JP5881752B2 - トランジスタアウトラインハウジング及びその製造方法 - Google Patents

トランジスタアウトラインハウジング及びその製造方法 Download PDF

Info

Publication number
JP5881752B2
JP5881752B2 JP2014006611A JP2014006611A JP5881752B2 JP 5881752 B2 JP5881752 B2 JP 5881752B2 JP 2014006611 A JP2014006611 A JP 2014006611A JP 2014006611 A JP2014006611 A JP 2014006611A JP 5881752 B2 JP5881752 B2 JP 5881752B2
Authority
JP
Japan
Prior art keywords
housing
passage
connecting lead
base
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014006611A
Other languages
English (en)
Other versions
JP2014138190A5 (ja
JP2014138190A (ja
Inventor
ヘトラー ロバート
ヘトラー ロバート
タン ケネス
タン ケネス
ミッターマイヤー ゲオルグ
ミッターマイヤー ゲオルグ
ドーゲムラー カーステン
ドーゲムラー カーステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of JP2014138190A publication Critical patent/JP2014138190A/ja
Publication of JP2014138190A5 publication Critical patent/JP2014138190A5/ja
Application granted granted Critical
Publication of JP5881752B2 publication Critical patent/JP5881752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Amplifiers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、高周波用途向けのトランジスタアウトライン（ＴＯ：Transistor Outline）ハウジング、及びその製造方法に関する。
様々な高周波用途向けのトランジスタアウトライン（ＴＯ）ハウジングが知られている。
特に文献ドイツ特許第１０２２１７０６Ｂ４号明細書に、高周波用途向けのＴＯハウジングが説明されている。
そのようなハウジングは通例、打抜き加工された（punched）金属部品として構成されている基部（base）を有している。
この基部は、高周波用途においては送信機ダイオード又は受信機ダイオードとして使用されるフォトダイオードを有するチップやレーザ・ダイオードを収容するために利用されるものである。
また通例、ＴＯハウジング上に、送信機ダイオードまたは受信機ダイオードのほかの電子コンポーネント、特に１つの増幅器アッセンブリが配置されている。
このチップは、該基部を貫通する複数の信号線を介して接続されている。
これらの信号又は接続線は、通例はガラス製であるシーリング化合物（compound）の中に埋め込まれており、それにより該基部に対して絶縁されるとともに、機械的に固定されている。
さらに、ＴＯハウジングは、このガラス製シーリング化合物により気密封止されている。
高度化の一途を辿る伝送性能に対する要求を受けて、そのようなＴＯハウジングを含んでいるパッケージには、可能な帯域幅を拡大することが求められている。
市販のＴＯハウジングを含む従来型のモジュールは、現在では、最大で毎秒１０ギガビットの伝送速度でデータの伝送を可能にする。
しかし将来的には、毎秒２０ギガビットを上回るデータ伝送速度、特に毎秒２５ギガビットから２８ギガビットまでのデータ伝送速度を達成できるようにすべきである。
これを可能にするためには、そのようなモジュールの信号伝送用素子のインピーダンスが、とりわけ重要な意味を持つ。
一般的に使用されているモジュールは、実際にはインピーダンスと呼ばれる、約５０Ωの電気的インピーダンスを有している。
言うまでもなく、インピーダンスは周波数の関数であるが、このインピーダンスは、本発明の文脈においては、それぞれの構成部品（デバイス）が通常動作される高周波数域におけるインピーダンスである。
この高周波域においては、インピーダンスの変化は、反射に起因する信号損失に影響を与えてしまう。このため、送信機モジュールまたは受信機モジュールの信号パスのインピーダンスを、これに接続されているモジュールのインピーダンスに同調させることが望まれる。
特に、０ＧＨｚから３０ＧＨｚまでの範囲内の伝送損失および反射損失は、可能な限り低く抑えられなければならない。
この文脈における問題は、ＴＯハウジングの接続線（connection leads）と送信機dダイオードまたは受信機ダイオードが配置されるチップとの間のボンディング・ワイヤー（bonding wire）にある。ボンディング・ワイヤー部が長いと、インダクタンスが発生し、それによりＴＯハウジングを含むモジュールの帯域幅が低減することになる。
さらに問題であるのは、ガラスによりシールされるパッセージ（passages）（リードスルー）にある。そこでは、ガラスの誘電率が比較的高い上に、パッセージ（passages）が比較的細長いものであるために、信号損失につながる一種のキャパシタンス特性が生じてしまうからである。
ドイツ特許第１０２２１７０６Ｂ４号明細書
本発明の課題は、帯域幅が拡大されることにより高周波域における使用に適している、１つの金属基部を備える従来型構造のＴＯ（Transistor Outline）ハウジングを提供することにある。
特に、毎秒１０ギガビットを大幅に上回るデータ伝送速度を可能にするものとする。
上述の発明の課題は、それぞれの独立請求項に記載されるＴＯハウジング、及びＴＯハウジングの製造方法により解決される。
本発明の好ましい実施形態および展開構成例は、それぞれの従属請求項から読み取ることができる。
本発明は、受信機ダイオードまたは送信機ダイオードを備えるデバイスを収容するためのベースを有している、高周波用途向けのＴＯハウジングに関するものである。
該モジュールは特に、複数の半導体デバイス、いわゆるチップ、１つのフォトダイオードおよび／またはレーザ・ダイオードから構成されているが、そこではこのチップに、さらに別の電子デバイスが、特に１つの増幅器アッセンブリが含まれている。
該基部は、金属製部品であり、特に実質的に円筒形状または矩形の構成部品として、構成されていると好適である。
受信機ダイオードおよび／または送信機ダイオードは、データを伝送するために使用される。これは当業者には知られており、それ以上解説するには及ばない。
送信機ダイオードまたは受信機ダイオードを備えるデバイス、又はこのデバイスに接続された増幅器ユニットは、複数のボンディング・ワイヤーを利用して、それぞれの接続リード線に接続されている。そこではこれらの接続リード線が、高周波技術を利用したデータ伝送に利用されるようになっている。
該デバイスは通常、該基部の上に置かれ、次に少なくとも２つのボンディング・ワイヤーを利用して接触（contact）、すなわちそれぞれの接続リード線に接続されるようになっている。
そのための様々な方法として、特に熱圧着ボンディング（thermo-compression bonding）、サーモソニック・ボール・ウェッジ・ボンディング（thermosonic ball-wedge bonding）、ならびに超音波ウェッジ・ウェッジ・ボンディング（ultrasonic wedge-wedge bonding）が、当業者には知られている。
該デバイスは、本発明においては、例えば、増幅器ユニットを備えるチップと、これに接続されている、特にＳＭＤデバイスとして構成された送信機ダイオードまたは受信機ダイオードとを含むモジュールとして、構成されるものであってもよい。
該接続リード線は、パッセージ（passage：通路）内で、該基部を通じてのびており、さらにシーリング・コンパウンドを利用して、該基部に対して絶縁されるとともに、該基部内に固定されている。
特に、ガラス・シーリング・コンパウンドが使用されるようになっている。誘電率が可能な限り低いガラス、特に硼珪酸ガラスが使用されると好適である。
特に、送信機ダイオードまたは受信機ダイオードの各々に対して、データ伝送のために２本の接続リード線が割り当てられている。
該接続リード線は、通例、該基部の上面または下面に対して実質的に垂直に、すなわち、これらのリード線が貫通するパッセージ（passage）の主たる延伸方向に対して平行に延びている。
本発明の実施形態の一例においては、１つのパッセージの内部に、２本の接続リード線が、並べて配置されている。これは、微分型または平衡型の伝導形態である。
本発明の別の実施形態においては、１つの接続リード線に対して１つのパッセージを提供し、さらに、該基部を介したリターン・パス（return path）を提供する。
本発明の核心を成す思想は、ボンディング・ワイヤー（bonding wires）の長さの短縮に関するものであるが、ここで、ボンディング・ワイヤーの長さは、本発明の主意においては、該ボンディング・ワイヤーが１つの接触点から別の接触点まで延びている間の距離を指す。
ボンディング・ワイヤーの長さを短縮するために、本発明にしたがって、様々な対策が考えられる。
第１に、少なくとも１本の接続リード線が、送信機ダイオードまたは受信機ダイオードを備えるデバイス側の断面積を、該パッセージの内部における断面積よりも拡大することが考えられる。
そのためには特に、この接続リード線に１つの板状もしくはきのこ形の部分が備えられるとよい。
断面積をこのように拡大することにより、接続リード線は、モジュールに隣接した部分が肥厚化され、ボンディング・ワイヤーのための接触点が、該モジュールの接触点により近いところに位置することになる。
さらにもう１つの可能性が、該パッセージ（passage）の内部における端子線の非対称な配置方式である。
すなわち一方では、端子線を該パッセージの内部中央に配置するのではなく、その位置を該モジュールに向かってずら（offset）して配置することが考えられる。
ほかにも該接続リード線を、該パッセージの内部に、それと共軸にではなく、斜めに差し込んで、該モジュールの接触点の方を指し示すようにすることも考えられる。
さらにもう１つの可能性が、アングル加工された（angled）構成形態であるが、そこでは該接続リード線の各アングル加工部が、該モジュールの方向を指し示すようになっている。
それ以外にも、受信機ダイオードまたは送信機ダイオードを備えるデバイス、すなわち特にチップを該パッセージの領域内に突出させるように構成することにより、ボンディング・ワイヤーの長さを短縮することができる。
すなわちこのチップは、上面図において該パッセージと少なくとも部分的に重なり合って、接続リード線の接触点に、より近接したものとなっている。
もっとも、ボンディング・ワイヤーの長さを短縮するための上述の様々な設計変更に随伴して、該パッセージの領域内では、接続リード線のキャパシタンスが、全長にわたり、または長さの一部にわたり、増大しかねないことが今では判明している。
インピーダンスＺは、高周波域においては、公然周知であるように、インダクタンスＬとキャパシタンスＣとの比の平方根として規定されている。
このときに該パッセージの領域内のキャパシタンスが増大すると、インピーダンスは低下するが、その結果、高周波伝送路には、信号反射による損失の増大を来すことになる。
ところが今では本発明の発明者により、少なくとも１本の接続リード線を、シーリング化合物をともなう基部におけるパッセージの領域から少なくとも部分的に突出させることにより、上述のキャパシタンスの増大を、補償できることが突き止められたのである。
しかしながらこの接続リード線のその際の突出量は、最も高い周波数スペクトルの波長の４分の１以下となっている。
この接続リード線の突出部（protruding portion）（または余分な長さ部分（excess length））は、好ましくは該接続リード線の一部であり、そこでは、該接続リード線が、露出する（即ち、空気により覆われる）ように延びており、この接続リード線が接続されている１つの回路基板と、シーリング・コンパウンドにより被覆されることになるパッセージとの間に位置している。つまり、この接続リード線の接続は、シーリング・コンパウンドから距離をおいたところで確立されている。しかし、該余分な長さ部分の範囲において、該接続リードは、該シーリング・コンパウンドよりも誘電率が低い材料で取り囲むようにすることもありえる。
回路技術面からも、本発明を記述することができる。
該接続リード線の考えられる長さは、通常、有効スペクトルの最も高い周波数の波長の４分の１よりも短いために、これらの線は、集中デバイス（concentrated devices）として計算することができる。
該チップを該接続リード線と接続するボンディング・ワイヤーは、それに関するインダクタンスＬｂを有している。
該パッセージ内に配置された接続リード線は、ガラス製シーリング・コンパウドの誘電率が高いために、キャパシタンスＣｄを規定する。
本発明は、追加のインダクタンスＬｕｅが、該接続リード線が空気により覆われている、ＴＯハウジングの下面における余分な長さ部分によって生じていることを提案する。
回路技術的には、前述のように導電性要素の等価回路の文脈において、ＬＢ−ＣＤ−ＬＵＥ回路がこの方法により規定される。
特に、該余分な長さ部分の寸法が適切に決定されることにより、信号パスのインピーダンスが適合化され、その結果、該インピーダンスは、反射を最小限化するように該回路上の導電パスのインピーダンスと一致される。
インダクタンスＬｕｅの大きさは、回路基板と基部間のスペースを通じて適合される。
このスペースを正確に維持するために、一実施形態は、ＴＯハウジングの下面に取り付けられているスペーサを提供し、該スペーサは、該回路基板に対する予め規定された距離を保障するように、隆起状に形成されている。
それにより、高周波域におけるインピーダンスを、３０Ωから８０Ωの間、好適には４０Ωから６０Ωの間に設定することができる。
インダクタンスＬｂは８０ｐＨから３００ｐＨの間、Ｃｄは０．０６５ｐＦから０．０２４ｐＦの間、および／またはＬｕｅは８０ｐＨから３００ｐＨの間であると好適である。
該余分な長さ部分の長さは、例えば次のようにして決定されるとよい。
まず最初に、該ボンディング・ワイヤーの長さに応じて、集中デバイスとして考えられる該ボンディング・ワイヤーのインダクタンスが決定される。例えば、ボンディング・ワイヤーの長さが８０μｍから３００μｍまでである場合は、該インダクタンスは、８０ｐＨから３００ｐＨの間となる。
続いて該余分な長さ部分が、スミス・チャートを使用して、例えば２０ＧＨｚの高周波数に基づき、決定もしくは推定されることができる。
またその際には、シーリング・コンパウンドの誘電率のせいで、シーリング・コンパウンドの中に埋め込まれた接続リード線が、通例は５０Ωである理想的な見かけのインピーダンスを有していない点に配慮するようにしている。その結果、スミス・チャートのインピーダンス・ポイントの位置が、誘導性の半部（inductive half）から容量性の半部（capacitive half）へシフトすることになる。
同様に集中デバイスであると看做される該パッセージの下側の該余分な長さ部分は、当業者にとっては公然周知である方法により計算することができるインピーダンスを規定する。さらに、該パッセージと該余分な長さ部分との間のインピーダンスの差は、結果的に、スミス・チャートの左側に向かうインピーダンスジャンプをもたらすことになる。
その後には、このスミス・チャートに基づいて、接続点における正規化インピーダンスが、このスミス・チャートの実軸と概ね符合するように、すなわち該インピーダンス・ポイントがスミス・チャートの容量性の半部へと上方にシフトするように、該余分な長さ部分の寸法を決定することができる。
この種のＴＯ−ＣＡＮは、回路基板、特に１つのリジッド・タイプ、フレックス・リジッド・タイプ、および／またはマルチレイヤー・タイプのプリント基板を利用して、接続されるようにするとよい。
送信機ダイオードまたは受信機ダイオードを実装したＴＯハウジングは、好ましくは、３０Ωから１２０Ωの間のインピーダンスを有する。
シーリング・コンパウンドにより充填されたパッセージから突出する部分の該接続リード線の長さは、０．１ｍｍ〜３ｍｍ、好ましくは０．１５ｍｍ〜１ｍｍである。
本発明の展開構成例においては、少なくとも１つの接続リード線の断面積は、電気接続のサイドにおける断面積が該パッセージ中の断面積に比べて拡大している。
すなわち、所望のインピーダンスを設定するために、該パッセージ内部に位置する接続リード線は、より小さくなっている。
送信性能（transmission performance）を向上するためには、ほかにも、少なくともその断面において、角張った、特に矩形の接続リード線を形成することが考えられる。
本発明の一実施形態においては、該パッセージの断面形状が、送信機ダイオードまたは受信機ダイオード側に向かって先細りするように、特にテーパ状に、または段付き形状に、構成されている。
該パッセージがこのように先細りすることによって、接続リード線が該ＴＯハウジングの内部に入り込む領域においては、該パッセージの断面積が小さくなるために、その結果、それ以外の設計上の対策を不要として、デバイスをさらに該接続リード線の近くに置くことができるようになる。
あるいはその代わりに、またはそれと組み合わせて、１つの補助的な基部を、特に金属基部を、接続リード線の脇に追加して備え、この基部の上に該デバイスを置くようにすることも考えられる。
ほかにも、該パッセージの領域に１つの開口部を有する中間プレートを設けた該ハウジングを提供し、該開口部から該接続リード線が該ハウジングの内部へと突出しするようにすることも考えられるが、そこではこの開口部は、該パッセージよりも小さい径を有する。
該デバイスは、該接続リード線に近いところで、該中間プレート上に配置されるようにしてもよい。
ボンディング・ワイヤーの長さは、１ｍｍ未満、非常に好ましくは０．５ｍｍ未満、特に極めて好ましくは０．２５ｍｍ未満であると、好適である。
本発明にしたがい送信機ダイオード又は受信機ダイオードを備えたＴＯハウジングは、毎秒２０ギガビットを上回る伝送速度でのデータ伝送に使用することができる。
本発明は、それ以外にもさらに、ＴＯハウジングの製造方法、特に上記で説明したようなＴＯハウジングの製造方法にも関している。
まず最初に、１つの送信機ダイオードまたは受信機ダイオードが備えられた１つのデバイスを収容するための１つの基部を準備する。
この基部は、特に金属打抜き部品として構成されたものであるとよい。
受信機ダイオードまたは送信機ダイオードを備えたこのデバイスは、ボンディング・ワイヤーを利用して、接続リード線に接続されている。
これらの接続リード線は、パッセージを通じて貫通し、シーリング・コンパウンド、特にガラス・シーリング・コンパウンドを利用して、基部の内部でシールされている。
本発明にしたがった方法においては、ボンディング・ワイヤーの長さを短縮するために、少なくとも１本の接続リード線が、パッセージ内部での断面積に対して、デバイス側で拡大された断面積を有するように形成され、もしくはパッセージにおいて非対称に配置され、又は接続リード線がアングル加工を施して形成される。
ほかにもこのデバイスは、その少なくとも一部をリードスルーの領域内に突出させるようにするとよい。
ゾーン毎に異なるキャパシタンスの増大を少なくとも部分的に補償するために、少なくとも１本の接続リード線を、端子側でシーリング・コンパウンドにより充填されたパッセージから突出させるようにしている。
一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るグラフである。 一実施形態に係るグラフである。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。 一実施形態に係るＴＯハウジングの概略構成図である。
以下では本発明の対象を、図１から図３２までの図面に基づき、概略的に描かれている幾つかの実施例を引き合いに出しながら、詳しく解説するものとする。
図１には、ＴＯハウジング１の概略的な断面図が示されている。このＴＯハウジング１は、金属製の基部２を有しているが、この図にはその一部が示されている。
基部２は、１つのデバイス５を収容するために利用されるものであるが、このデバイス５は、チップとして構成されて、１つの送信機ダイオードおよび／または受信機ダイオード（不図示）がこれに含まれている。
デバイス５は、信号リード線を接続するための接点を有しており、ボンディング・ワイヤー７を利用して、これらの信号リード線３に接続されるほかにも、それぞれの帰線を形成するために基部にも接続されている。
断面図に見られるように、信号リード線３は、基部２を通じるパッセージ８を通してのびており、このために、信号リード線３は、ガラスのシーリング・コンパウンド９中に埋め込まれている。
ＴＯハウジングの上側において、信号リード線３は、一種のプレート６として、もしくはきのこ形に構成されており、したがって信号リード線３の断面積は、該上側において拡大されている。
それにより、ボンディング・ワイヤー７のポイント・ツー・ポイント式接続のための接触点１３は、デバイス５により近い位置に位置することになる。したがってボンディング・ワイヤー７の長さを大幅に短縮することができる。
また下側において、接続リード線３は、マルチレイヤー・タイプのプリント基板として構成された回路基板１２に接続されている。
ほかにも該下側には、デバイス５への給電に利用されるさらに別のリード線４を確認することができる。
この種のＴＯハウジングには通例、ほかにもさらに複数の帰線および接地線が備えられるが、これらは基部を通じて形成されている。
電気端子１０の上方には、接続リード線３の付加的なインダクタンスを生成する余分な長さ部分１１がある。
この付加的なインダクタンスによって、プレート６により発生される付加的なキャパシタンスが少なくとも部分的に補償されることになり、その結果、本発明のＴＯハウジングは、１０ＧＨｚを大幅に上回る周波数域においても、十分な伝送パフォーマンスを可能にする。
この付加的なインダクタンスの大きさは、回路基板１２を基部２から離間させるために利用される余分な長さ部分１１の長さを通じて、調節することができる。この余分な長さ部分１１は、回路基板１２と基部２との間のエアギャップに起因して、付加的なインダクタンスを生成する。
図２は、チップの形態をとるデバイス５に実装されたＴＯハウジング１の概略的な透視図を示す。
この例示的実施形態においては、デバイス５は、シーリング・コンパウンド９により満たされているパッセージ８の領域へと突出している。さらに、接続リード線３は、その上端においてきのこ頭形状に構成されている。
図３の平面図に見られるように、これらの対策の結果、ボンディング・ワイヤー７の長さは非常に短くなっている。
図４および図５は、本発明のさらなる実施形態が示されているが、そこでは接続リード線３のきのこ形状の部分が、図２および図３に示される実施形態と比べ、かなり大きな直径を有しており、パッセージ８の周縁部にほぼ近接するところまで達している。
したがって、デバイス５は、ボンディング・ワイヤー７とほぼ同じくらい短い長さで、基部２の中心に向かってより近づくように配置されることができ、その結果、それはパッセージ８の領域内への突出量は少なくなるが、基部を介してのチップの放熱性が向上されることになる。
図６から図８を引き合いに出して、本発明のさらなる実施形態を解説する。
この実施形態においては、接続リード線３が、その上面がアングル加工されて、デバイス５の方を指し示している。
デバイス５は、放熱性を向上するために、パッセージ８の完全に外側に配置されている。
図８に示される詳細図においては、接続リード線３がデバイス５のところまで延びていることを確認することができるが、それにより、ボンディング・ワイヤーに求められるのは接触を確立することだけとなり、ボンディング・ワイヤーを長い距離にわたり張り渡すことは最早不要となる。
図９から図１１には、本発明のさらに別の実施形態が示されている。
そこでは接続リード線３が同様にアングル加工されている。
しかし接続リード線３のアングル加工部は、互いに向き合っている。
デバイス５は、パッセージ８の領域内へと突出している。
図１１に示される詳細図において確認することができるように、この実施形態によっても、ボンディング・ワイヤー７は短縮されることになる。
ここでは、接続リード線３のアングル加工部のボンディングを、側面側から行うことができる点が長所となっている。
図１２および図１３には、本発明のさらに別の実施形態が示されており、そこでは接続リード線３が、一旦デバイス５に向かって延びた後、さらにもう１つのアングル部によりそれぞれの端面同士が向き合うように、二重にアングル加工されている。
したがって、接続リード線３は、側方からの接触が可能である上に、同時にパッセージ８を架橋するようになっている。
図１４から図１６には、本発明のさらに別の実施形態が示されている。
図１４には、透視図が示される。この実施形態においては、それぞれの端部がきのこ形状に構成されている接続リード線３を確認することができる。
図１５には平面図が示される。特に、パッセージ８の領域内へと部分的に突出しているデバイス５を確認することができる。
図１６には、図１５の線Ａ−Ａに沿って切り取ったときの断面図が示される。
シーリング・コンパウンド９により満たされたパッセージ８が、その上端のところでテーパ状に構成されていることを確認することができる。
したがって、基部２は、この領域内に突出しており、その結果、デバイス５は、シーリング・コンパウンド９によりシールされることなく、接続リード線３に向かってさらに近接させて配置することが可能となる。
ボンディング・ワイヤー７の長さも同様に、非常に短いものとなっている。
図１７から図１９を引き合いに出して、本発明のさらに別の実施形態について解説するものとする。
図１７にはＴＯハウジングの透視図が示され、図１８にはその平面図が示される。
接続リード線３はきのこ形状の頭部を有し、また少なくとも送信機ダイオードまたは受信機ダイオードを備えたデバイスが、パッセージ８の領域内へと突出していることを確認することができる。
図１９は、図１８の線Ａ−Ａに沿って切り取ったときの断面図であり、図１９において確認することができるように、該パッセージは、プレート１４によりその上端を閉止されており、接続リード線３だけがこのプレート１４を貫通して突出している。シーリング・コンパウンド９は、このプレート１４の下側に配置されており、またこのプレート１４は、デバイス５用の担体（support）として利用されるようになっている。
図２０から図２２には、本発明のさらに別の実施形態が示されている。
図２０に示される透視図においても、また図２１に示される平面図においても、いずれも接続リード線が１本ずつ内部を貫通するように取り廻されている２つのパッセージを確認することができ、このパッセージの直径は、この図においては非常に小さくなっており、その結果、デバイス５をそれぞれの接続リード線３に近接させて配置することができるようになっている。
図２２は、図２１の線Ａ−Ａに沿って切り取ったときの断面図であり、この図のように、パッセージ８の領域内に段部（step）を有するように該基部を構成することによって、この構成形態が得られる。
したがって、図２１および図２２に示される２つのパッセージ８は、両方とも、この段部の下側で、シーリング・コンパウンド９により充填されている１つのリードスルー８に合併されている。
デバイス５は、この段部のおかげで、端子線３に直接接するように、簡単に置くことができる。
図２３から図２５には、本発明のさらに別の実施形態が示されている。
図２３および図２４において確認することができるように、同じく上側には、図２０および図２１と同様に、２つのパッセージ８を認めることができる。
図２４の線Ａ−Ａに沿って切り取ったときの断面図である図２５において確認することができるように、この実施形態においては、図２０から図２２に示される実施形態とは異なり、基部２の上に、それぞれの接続リード線３を通すための２つの小さな開口部を設けた中間プレート１５が配置されている。
デバイス５は、この中間プレート１５の上に、接続リード線３に直接隣接するように載せられている。
この中間プレート１５の下側では、接続リード線がシーリング・コンパウンド９により充填されている。
図２６から図２８の図には、本発明のさらに別の実施形態が示されている。
図２６および図２７に示される図においては、デバイス５がパッセージ８の領域内へと突出していることを確認することができる。
図２８は、図２７の線Ａ−Ａに沿って切り取ったときの断面図であり、この図では、接続リード線３に隣接して配置されている担持プレート１６が基部２に設けられており、該担持プレート１６は、該パッセージの領域内に部分的に突出しており、基部２内に部分的に突出している。デバイス５は、接続リード線３に直接隣接する該担持プレート１６上に配置されている。
図２９および図３０には、本発明のさらに別の実施形態が示されている。
この実施形態においては、きのこ形状を有する接続リード線３が非対称に配置されて、デバイス５に向かってオフセットされている。
それにより、ボンディング・ワイヤー７の長さを同様に低減することができる。
特に、この実施形態を、これまでの図に示されている様々な変形実施形態と組み合わせることが推奨される。
図３１に示される座標系には、実装済みの本発明にしたがったＴＯハウジングの、周波数に対する反射減衰量（return loss）がプロットされている。
Ｘ軸には周波数がＧＨｚ単位で、Ｙ軸には反射減衰量がｄＢ単位で示されている。
２０ＧＨｚから３０ＧＨｚまでの周波数域においては、反射減衰量が−１５ｄＢよりも小さくなることを確認することができる。
図３２には挿入減衰量が示されるが、そこではＸ軸に再び周波数がＧＨｚ単位で、Ｙ軸には挿入減衰量がｄＢ単位で記載されている。２５ＧＨｚまでは挿入減衰量が−１．５ｄＢよりも小さくなっている。
図３３および図３４には、完全に実装されたＴＯハウジングが示されている。
図３３において確認することができるように、このＴＯハウジング１には１つのデバイス５が含まれているが、このデバイス５は、送信機ダイオードまたは受信機ダイオードを有し、基部２上に搭載された２つのチップから成り、複数のボンディング・ワイヤー７を利用して接続リード線３に接続されている。
特に図３４においてはっきりと確認することができるように、この実施例においては、このデバイスが、一方のチップの上にはめ合わされている１つのフォトダイオード１８と、複数のボンディング・ワイヤー７を利用してそれぞれの端子線３に接続されている１つの増幅器アッセンブリ１７とから成っている。増幅器アッセンブリ１７およびフォトダイオード１８は、さらに別のボンディング・ワイヤー１９を利用して、互いに接続されている。
送信機ダイオードまたは受信機ダイオードが備えられたこのデバイスは、本発明の主意においては、互いに接続される複数のデバイス、特にチップから成るとよい。
図３５を引き合いに出しながら、本発明のさらにもう１つの実施形態について解説するものとするが、そこでは余分な長さ部分１１が空気に取り囲まれるようにはなっていない。
この変形実施形態においては、この余分な長さ部分１１の領域内に、シーリング・コンパウンド９よりも誘電率が低い材料２０が配置されている。
それによっても同様に、パッセージ８のキャパシタンスを補償するインダクタンスが形成されることになる。
言うまでもなく、材料２０の誘電率により、余分な長さ部分１１の寸法は異なってくる、特に余分な長さ部分１１は若干長くされることになる。
材料２０は、スプレーコートされるシーリング材であっても、また例えば回路基板１２の表面、またはＴＯハウジング１の表面に、接着されるか、または緩くはめ込まれるようになっている、小さな板であってもかまわない。
この材料２０は同時に、接続リード線３の電気接続１０が正しく位置決めされていることを保証するスペーサーとして利用することができる。
ほかにもこの材料２０は、ＴＯハウジング１の底の一部を占めるとよいが、それと並び、ＴＯハウジングの底全体を占めるようにしてもよい。
ここに図示される変形実施形態は、図１に示される変形実施形態に相当するものである。
しかし言うまでもないが、上述の誘電率が低い材料によるＴＯハウジングと回路基板間の充填は、本出願書類に説明される全ての変形実施形態において実施されるようにするとよい。
本発明により、高帯域幅用としても使用可能なＴＯ基部を簡単に構成することができる。そのような実装済みのＴＯ基部は、特に光ファイバー・イーサネット（登録商標）・ネットワークまたはファイバー・チャネル・ネットワーク用として使用することができる。
１ ＴＯハウジング
２ 基部
３ 接続リード線
４ さらに別の線
５ デバイス
６ プレート
７ ボンディング・ワイヤー
８ リードスルー
９ シーリング・コンパウンド
１０ 電気端子
１１ 突出部
１２ フレキシブル・プリント基板
１３ 接触点
１４ プレート
１５ 中間プレート
１６ 担持プレート
１７ 増幅器アッセンブリ
１８ フォトダイオード
１９ ボンディング・ワイヤー

Claims (11)

  1. データ伝送用の受信機ダイオードまたは送信機ダイオードを備えるデバイス（５）を収容するための基部（２）を具備し、
    前記デバイス（５）は、複数のボンディング・ワイヤー（７）を利用して、接続リード線（３）に接続されており、
    前記接続リード線（３）は、前記基部（２）を貫通するパッセージ（８）内を通り、前記基部（２）から絶縁され、シーリング・コンパウンド（９）により前記基部（２）内に保持されている、ＴＯハウジング（１）において、
    前記各ボンディング・ワイヤー（７）の長さを短縮するために、少なくとも１本の接続リード線（３）は、前記デバイス側において前記パッセージ（８）内における断面に対して拡大された断面を有し、もしくは、前記パッセージ（８）内で非対称に配置され、もしくは、アングル加工されており、または、前記受信機ダイオードもしくは前記送信機ダイオードを備えた前記デバイス（５）は、前記パッセージ（８）の領域内に突出しており、
    それにより生じるキャパシタンスの増大を少なくとも部分的に補償するために、少なくとも１本の接続リード線（３）が、電気的な接続側において、前記パッセージ（８）を越えてのびる余分な長さ部分を有しており、
    前記ボンディング・ワイヤー（７）は、それ自体に関するインダクタンスＬｂを有し、前記パッセージ（８）の内の前記接続リード線（３）は、それ自体に関するキャパシタンスＣｄを有し、
    前記パッセージ（８）を越えてのびる前記接続リード線（３）の余分な長さ部分（１１）により、それに関するインダクタンスＬｕを有し、Ｌｂ−Ｃｄ−Ｌｕ回路が規定されており、前記Ｌｂ−Ｃｄ−Ｌｕ回路は、高周波域において、３０Ωから８０Ωの間のインピーダンスを有し、Ｌｂが８０ｐＨから３００ｐＨの間、Ｃｄが０．０６５ｐＦから０．０２４ｐＦの間、およびＬｕが８０ｐＨから３００ｐＨの間である、ことを特徴とするＴＯハウジング（１）。
  2. 前記接続リード線に接続されている１つの回路基板（１２）が、前記基部（２）から離間されており、
    さらに前記接続リード線が、前記余分な長さ部分（１１）の領域においては、前記回路基板（１２）と前記基部との間のエア・ギャップ中に配置されている、請求項１に記載のＴＯハウジング（１）。
  3. 前記シーリング・コンパウンド（９）はガラス・シーリング・コンパウンドであり、かつ、前記受信機ダイオードまたは送信機ダイオードを備えた前記デバイス（５）はチップとして構成されていることを特徴する、請求項１または２に記載のＴＯハウジング（１）。
  4. 前記ＴＯハウジングに、受信機ダイオードまたは送信機ダイオードが実装されており、前記ＴＯハウジングは、３０Ωから１２０Ωの間のインピーダンスを有することを特徴とする、請求項１乃至３のいずれか１項に記載のＴＯハウジング（１）。
  5. 前記電気的な接続（１０）は１つのフレキシブル・プリント基板（１２）に接続されていることを特徴とする、請求項１乃至４のいずれか１項に記載のＴＯハウジング（１）。
  6. 前記少なくとも１本の接続リード線（３）は、０．１ｍｍから３ｍｍだけ前記パッセージ（８）を越えて突出していることを特徴とする、請求項１乃至５のいずれか１項に記載のＴＯハウジング（１）。
  7. 前記パッセージ（８）の前記断面の形状は、前記送信機ダイオードまたは受信機ダイオードに向かって、テーパ状または段付き形状に先細りしていることを特徴とする、請求項１乃至６のいずれか１項に記載のＴＯハウジング（１）。
  8. 前記ＴＯハウジングは、受信機ダイオードまたは送信機ダイオードを実装しており、前記ボンディング・ワイヤー（７）は、１ｍｍ未満の長さを有することを特徴とする、請求項１乃至７のいずれか１項に記載のＴＯハウジング（１）。
  9. 毎秒２０ギガビットを上回るデータ伝送速度でデータを伝送するように構成された、請求項１乃至８のいずれか１項に記載のＴＯハウジング（１）。
  10. 前記Ｌｂ−Ｃｄ−Ｌｕ回路は、高周波域において、４０Ωから６０Ωの間のインピーダンスを有することを特徴とする、請求項１乃至９のいずれか１項に記載のＴＯハウジング。
  11. ＴＯハウジング（１）の製造方法であって、
    データ伝送用の受信機ダイオードまたは送信機ダイオードを有するデバイス（５）を収容するための基部（２）を準備する工程と、
    前記受信機ダイオードまたは送信機ダイオードを有する前記デバイス（５）を、ボンディング・ワイヤー（７）を利用して接続リード線（３）に接続する工程とを具備し、
    前記接続リード線（３）は、前記基部（２）を貫通するパッセージ（８）を通じてのびており、シーリング・コンパウンド（９）により前記基部（２）内で密封されており、
    前記ボンディング・ワイヤー（７）の長さを短縮するために、少なくとも１本の接続リード線は、前記デバイス（５）側において、前記パッセージ（８）内における断面に対して拡大された断面を有し、もしくは、前記パッセージ（８）内で非対称に配置され、もしくは、アングル加工されており、または、前記デバイス（５）は、前記パッセージ（８）の領域内に突出するように配置されており、
    それにより生じるキャパシタンスの増大を少なくとも部分的に補償するために、少なくとも１本の接続リード線（３）が、前記パッセージ（８）を越えて伸びる余分な長さ部分を有するように設けられており、
    前記ボンディング・ワイヤー（７）は、それ自体に関するインダクタンスＬｂを有し、前記パッセージ（８）の内の前記接続リード線（３）は、それ自体に関するキャパシタンスＣｄを有し、
    前記パッセージ（８）を越えてのびる前記接続リード線（３）の余分な長さ部分（１１）により、それに関するインダクタンスＬｕを有し、Ｌｂ−Ｃｄ−Ｌｕ回路が規定されており、前記Ｌｂ−Ｃｄ−Ｌｕ回路は、高周波域において、３０Ωから８０Ωの間のインピーダンスを有し、Ｌｂが８０ｐＨから３００ｐＨの間、Ｃｄが０．０６５ｐＦから０．０２４ｐＦの間、およびＬｕが８０ｐＨから３００ｐＨの間である、ＴＯハウジングの製造方法。
JP2014006611A 2013-01-18 2014-01-17 トランジスタアウトラインハウジング及びその製造方法 Active JP5881752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013100510 2013-01-18
DE102013100510.1 2013-01-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016016990A Division JP2016103657A (ja) 2013-01-18 2016-02-01 トランジスタアウトラインハウジング及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014138190A JP2014138190A (ja) 2014-07-28
JP2014138190A5 JP2014138190A5 (ja) 2016-01-28
JP5881752B2 true JP5881752B2 (ja) 2016-03-09

Family

ID=51064363

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014006611A Active JP5881752B2 (ja) 2013-01-18 2014-01-17 トランジスタアウトラインハウジング及びその製造方法
JP2016016990A Pending JP2016103657A (ja) 2013-01-18 2016-02-01 トランジスタアウトラインハウジング及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016016990A Pending JP2016103657A (ja) 2013-01-18 2016-02-01 トランジスタアウトラインハウジング及びその製造方法

Country Status (6)

Country Link
US (1) US9159634B2 (ja)
JP (2) JP5881752B2 (ja)
KR (1) KR101640298B1 (ja)
CN (1) CN103943574B (ja)
DE (1) DE102013114547B4 (ja)
TW (1) TWI580003B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715601B2 (ja) * 2016-01-08 2020-07-01 新光電気工業株式会社 光半導体素子用パッケージ
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
JP6929113B2 (ja) 2017-04-24 2021-09-01 日本ルメンタム株式会社 光アセンブリ、光モジュール、及び光伝送装置
DE102017123342A1 (de) 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR20240015727A (ko) 2018-04-19 2024-02-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 레이저 구동 장치 및 그 제조 방법
JP7249745B2 (ja) * 2018-08-03 2023-03-31 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
JP7245620B2 (ja) * 2018-08-03 2023-03-24 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
DE102018120893B4 (de) 2018-08-27 2022-01-27 Schott Ag TO-Gehäuse mit einer Durchführung aus Glas
DE102018120895A1 (de) 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss
JP7240160B2 (ja) * 2018-12-11 2023-03-15 新光電気工業株式会社 ステム
CN112585743B (zh) * 2018-12-26 2023-10-13 京瓷株式会社 布线基体、电子部件收纳用封装以及电子装置
JP7398877B2 (ja) * 2019-04-18 2023-12-15 新光電気工業株式会社 半導体装置用ステム及び半導体装置
US11973312B2 (en) * 2019-07-02 2024-04-30 Mitsubishi Electric Corporation Semiconductor laser device
KR102495148B1 (ko) * 2020-11-30 2023-02-07 주식회사 오이솔루션 To-can 타입 반도체 패키지를 위한 임피던스 신호선의 구조

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951011A (en) 1986-07-24 1990-08-21 Harris Corporation Impedance matched plug-in package for high speed microwave integrated circuits
JPS64817A (en) 1987-03-11 1989-01-05 Fujitsu Ltd Logic circuit
JPH0287559A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体ケース
JPH05343117A (ja) * 1992-06-05 1993-12-24 Shinko Electric Ind Co Ltd 電子部品用ガラス端子
JPH11231173A (ja) 1998-02-12 1999-08-27 Fujitsu Ltd 高速動作可能な光デバイス
JP3509070B2 (ja) * 2000-08-11 2004-03-22 松下電器産業株式会社 パッケージを用いた電子装置
US7019335B2 (en) * 2001-04-17 2006-03-28 Nichia Corporation Light-emitting apparatus
DE10221706B4 (de) 2002-05-16 2006-04-20 Schott Ag TO-Gehäuse für Hochfrequenzanwendungen
US7061949B1 (en) * 2002-08-16 2006-06-13 Jds Uniphase Corporation Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth
JP3990674B2 (ja) * 2004-02-10 2007-10-17 日本オプネクスト株式会社 光送信機
KR101171186B1 (ko) * 2005-11-10 2012-08-06 삼성전자주식회사 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
JP4923542B2 (ja) * 2005-11-30 2012-04-25 三菱電機株式会社 光素子用ステムとこれを用いた光半導体装置
JP2007227724A (ja) 2006-02-24 2007-09-06 Mitsubishi Electric Corp 半導体発光装置
JP4970837B2 (ja) * 2006-04-25 2012-07-11 日本オプネクスト株式会社 受光素子モジュール
JP2008130834A (ja) 2006-11-21 2008-06-05 Mitsubishi Electric Corp 光モジュール
JP2009054982A (ja) * 2007-07-27 2009-03-12 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5380724B2 (ja) 2008-03-27 2014-01-08 新光電気工業株式会社 光半導体素子用パッケージ及びその製造方法
JP5409432B2 (ja) * 2010-02-23 2014-02-05 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5616178B2 (ja) 2010-09-16 2014-10-29 京セラ株式会社 電子部品搭載用パッケージおよび通信用モジュール
JP5703522B2 (ja) * 2010-09-30 2015-04-22 セイコーインスツル株式会社 パッケージ、パッケージ製造方法、圧電振動子

Also Published As

Publication number Publication date
DE102013114547B4 (de) 2020-01-16
TWI580003B (zh) 2017-04-21
JP2014138190A (ja) 2014-07-28
KR101640298B1 (ko) 2016-07-15
KR20140093623A (ko) 2014-07-28
CN103943574A (zh) 2014-07-23
TW201438184A (zh) 2014-10-01
JP2016103657A (ja) 2016-06-02
DE102013114547A1 (de) 2014-07-24
US20140217570A1 (en) 2014-08-07
US9159634B2 (en) 2015-10-13
CN103943574B (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
JP5881752B2 (ja) トランジスタアウトラインハウジング及びその製造方法
JP4923542B2 (ja) 光素子用ステムとこれを用いた光半導体装置
JP5104251B2 (ja) 光モジュール
KR101430634B1 (ko) 광 모듈
JP2007088233A (ja) 光モジュール
JP5504712B2 (ja) 高速伝送用回路基板の接続構造
JP2009152472A (ja) 光伝送モジュール
JP2019046922A (ja) 光モジュール及び光伝送装置
JP6272576B1 (ja) 光モジュール及びｃａｎパッケージ
US11503715B2 (en) Optical module
CN111766664A (zh) 一种光发射组件及光模块
US8008761B2 (en) Optical semiconductor apparatus
JP7057357B2 (ja) 光モジュール
JP4828103B2 (ja) 光送受信モジュール
JP4699138B2 (ja) 光半導体素子モジュール及びその製造方法
US5926308A (en) High-speed optical modulator module
JP6228560B2 (ja) 高周波伝送線路および光回路
JP2004335584A (ja) 半導体パッケージ
JP2005191347A (ja) 半導体光素子用チップキャリア、光モジュール、及び光送受信器
CN114556724B (zh) 光半导体装置
CN113540956B (zh) 一种同轴光电器件及其底座
US11398866B2 (en) Optical semiconductor device, optical transmission module, and optical transceiver
JP6008905B2 (ja) 光半導体装置
KR19980082579A (ko) 다중 채널 광송수신 모듈
CN111916419A (zh) 用于光电模块的电耦合配件和方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150903

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20151203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160202

R150 Certificate of patent or registration of utility model

Ref document number: 5881752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250