TWI580003B - To殼體及其製造方法 - Google Patents

To殼體及其製造方法 Download PDF

Info

Publication number
TWI580003B
TWI580003B TW103100633A TW103100633A TWI580003B TW I580003 B TWI580003 B TW I580003B TW 103100633 A TW103100633 A TW 103100633A TW 103100633 A TW103100633 A TW 103100633A TW I580003 B TWI580003 B TW I580003B
Authority
TW
Taiwan
Prior art keywords
feedthrough
base
connecting line
receiving
housing
Prior art date
Application number
TW103100633A
Other languages
English (en)
Other versions
TW201438184A (zh
Inventor
Robert Hettler
Kenneth Tan
Georg Mittermeyer
Karsten Droegemueller
Original Assignee
Schott Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Ag filed Critical Schott Ag
Publication of TW201438184A publication Critical patent/TW201438184A/zh
Application granted granted Critical
Publication of TWI580003B publication Critical patent/TWI580003B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Description

TO殼體及其製造方法
本發明涉及一種用於高頻應用的TO殼體及其製造方法。
用於高頻應用的TO殼體也就是電晶體外形殼體是公知的。
尤其在文獻DE 102 21 706 B4中說明了一種用於高頻應用的TO殼體。
這種殼體包括基座，該基座通常構造成衝壓的金屬件。
基座用於容納在高頻應用時用作發射或接收二極體的光電二極體或雷射二極體。
除了發射或接收二極體外，在此通常還在TO殼體上佈置有其它的電子部件，尤其是放大器組件。
晶片經由導引穿過基座的信號線路來接通。
聯接線路埋入通常由玻璃製成的填料中並相對於基座絕緣且機械地固定。
此外，殼體還通過玻璃填料氣密地密封。
隨著對越來越高的傳輸性能的要求，必須擴大包括這種TO殼體的組件的可能的帶寬。
傳統的包括形成類屬的TO殼體的組件目前能夠以 10Gbit/s的最大資料傳輸率傳輸。
但在將來，資料傳輸率應當能夠達到20GBit/s以上，尤其是達到25GBit/s至28GBit/s的資料傳輸率。
此外，為了實現這一點，這種組件的導引信號的元件的阻抗十分重要。
所使用的組件通常具有約50Ω的視在電阻，其在實踐中簡稱為阻抗。
當然，阻抗與頻率相關，且按照本發明，阻抗指的是各構件通常運行所在的高頻範圍內的視在電阻。
在高頻範圍內，阻抗變換基於反射而伴隨有信號損耗。因此期望的是：發射或接收組件的信號路徑的阻抗和與之連接的組件的阻抗相一致。
尤其應當將在0GHz至30GHz範圍內的傳送和反射損耗保持得盡可能小。
有問題的是在TO殼體的聯接線路和其上佈置有發射或接收二極體的晶片之間的焊線。長的鍵合連接產生了電感，該電感減小了包括TO殼體的組件的帶寬。
此外，還有問題的是用玻璃灌封的穿通部。基於玻璃的高介電常數和相對窄的穿通部，在此出現了電容特性，其同樣導致了信號損耗。
本發明所要解決的技術問題是：提供一種帶金屬基座的傳統構造形式的TO殼體，其適合使用在具有高帶寬的高頻範圍內。
尤其應當實現明顯高於10GBit/s的資料傳輸率。
本發明所要解決的技術問題已通過按獨立申請專利範圍之一所述的TO殼體以及用於製造TO殼體的方法解決。
本發明優選的實施形式和改進方案由各從屬申請專利範圍得出。
本發明涉及一種用於高頻應用的TO殼體，其包括用於容納器件的基座，該基座具有接收或發射二極體。
組件尤其由半導體器件也就是所謂的晶片、光電二極體和/或雷射二極體構成，其中，晶片包括其它電子器件，尤其是放大器組件。
基座優選由金屬構造，尤其是構造成基本上圓柱形的或矩形的構件。
資料可以通過接收和/或發射二極體傳輸。本領域技術人員公知這一點且無需對此作進一步闡釋。
包括發射或接收二極體的器件或與器件連接的放大器組件借助焊線與聯接線路連接。聯接線路在此用於借助高頻技術傳輸資料。
器件通常置放在基座上並且隨後借助至少兩條焊線接通，即與聯接線路連接。
為此，本領域技術人員公知各種方法變型，尤其是熱壓焊、熱超聲-球形-楔形焊以及超聲波-楔形-楔形焊。
按照本發明，器件也可以構造成如下的組件，即，其例如包括帶有放大器組件的晶片和與之連接的發射或接收二極體，該器件尤其也構造成SMD器件。
聯接線路在穿通部中導引穿過基座且借助填料相對於基座絕緣並保持在基座中。
尤其是使用玻璃填料。優選使用具有盡可能小的介電常數的玻璃，尤其是硼矽玻璃。
尤其是分別為兩條用於資料傳輸的聯接線路配屬有發射或接收二極體。
聯接線路在此通常基本上垂直於基座的上側和底地分佈，也就是說平行於穿通部的主延伸方向地延伸，聯接線路導引穿過該穿通部。
在本發明的一種實施形式中，各兩條聯接線路並排地佈置在一個穿通部中。在此涉及有差別的或平衡的線路形式。
本發明的其它的實施形式分別為聯接線路提供穿通部和通過基座的回線。
本發明的核心思想在於縮短焊線，其中，按照本發明，焊線的長度指的是焊線從一個接觸點延伸到另一個接觸點的那段距離。
按照本發明，各種用來縮短焊線的措施也是能設想的。
一方面能設想的是：至少一條聯接線路在包括發射或接收二極體的器件那側，在其橫截面上相比穿通部內的橫截面變大。
為此，聯接線路尤其可以具有板狀的或蘑菇狀的區段。
通過橫截面的變大，聯接線路接近於組件地加粗，從而用於焊線的接觸點更加靠近組件的接觸點。
另一個可行方案是聯接線路在穿通部內的不對稱佈置。
因此一方面能設想：將聯接線路不是居中地，而是朝著組件方向移動地佈置在穿通部中。
進一步能設想的是：聯接線路不是同軸地，而是傾斜地插入到穿通部中且在此向組件接觸點方向指向。
另一個可行方案是彎折的設計方案，其中，聯接線路的彎折的區段向組件方向指向。
此外，可以通過如下方式來縮短焊線的長度，即，使包括接收或發射二極體的器件，即尤其是晶片，伸入穿通部的區域中。
晶片在俯視圖中至少部分地與穿通部重疊且更為挪近聯接線路的接觸點。
但現在表明：隨前述為了縮短焊線的結構性改變而來的可能是聯接線路在穿通部的整個長度或部分長度的範圍內電容的提高。
阻抗Z在高頻範圍內以公知的方式定義為電感L和電容C的商的平方根。
若現在穿通部範圍內的電容提高，那麼阻抗則降低，這在高頻傳輸段中會導致由於信號反射的較高的損耗。
本發明現在發現：前述電容提高可以通過如下方式至少部分地均衡，即，使至少一條聯接線路凸出於具有填料的基座穿通部的區域。
但聯接線路在此並不多於最上方頻譜的波長的四分之 一地凸出。
凸出部優選是聯接線路的如下區段，在該區段中，聯接線路在印製電路板和穿通部之間自由地穿過，也就是說僅用空氣包封，其中，聯接線路與印製電路板連接，聯接線路在穿通部內用填料包套。這樣，聯接線路與填料相間隔地被接通。但也能設想的是：在凸出部的區域中用一種具有比填料更低的介電常數的材料包封聯接線路。
也可以從電路技術方面來說明本發明。
因為所觀察的線路長度通常要短於可用波譜的最上方頻率的波長的四分之一，所以線路也可以作為集中器件來計算。
為將晶片與聯接線路連接起來的焊線配屬有電感Lb。
在穿通部中存在的聯接線路基於玻璃填料的高介電常數而形成了電容Cd。
本發明規定：通過凸出部在TO殼體的底側產生了額外的電感Lü，在該TO殼體中，聯接線路與空氣鄰接。
按照前述線路元件的等效電路，在電路技術上存在一種LB-CD-LÜ電路。
當恰當地確定尤其是凸出部的規格時，可以這樣地調整信號路徑的阻抗，從而實現了與印製電路板上的線路的阻抗相匹配以及因而使反射最小化。
電感Lü的大小則通過印製電路板到基座的間距進行調整。
為了能夠精確地保持這個間距，在實施形式中，限位 器，尤其是構造成平臺形的隆起的限位器，安裝在TO殼體的底側，其確保了到印製電路板的限定的間距。
可以將視在電阻在高頻範圍內調整到30Ω和80Ω之間，優選調整到在40Ω和60之間。
電感Lb優選在80pH和300pH之間，Cd在0.065pF和0.024pF之間和/或Lü在80pH和300pH之間。
可以例如如下這樣來確定凸出部的長度： 首先根據焊線長度確定被視為集中器件的焊線的電感。這個電感例如當焊線長度在80μm至300μm時在80pH和300pH之間。
然後，凸出部的長度估算可以在史密斯圖的輔助下確定或估算。基於此的是例如20GHz的高頻。
在此考慮到的是：埋在填料中的聯接線路基於填料的介電常數而不具有通常為50Ω的理想的視在電阻。這一點在史密斯圖中導致阻抗點從電感的一半移動到電容的一半。
凸出部，同樣被視為集中器件，在穿通部下方形成阻抗，其可以以本領域技術人員公知的方式計算。此外，在史密斯圖中在穿通部和凸出部之間的阻抗差進一步導致了向左的阻抗躍變。
在史密斯圖的基礎上，現在可以這樣來確定凸出部的規格，即，使得在聯接點上的標準化的阻抗大致落在史密斯圖的實軸上，阻抗點在史密斯圖的電容的一半中向上移動。
類屬的TO殼體可以借助印製電路板，尤其是剛性、剛 性-撓性的和/或多層的印製電路板來聯接。
配備有發射或接收二極體的TO殼體優選具有在30Ω和120Ω之間的視在電阻。
聯接線路優選凸出於以填料填充的穿通部0.1mm-3mm，以及優選凸出0.15mm-1mm。
在本發明的改進方案中，至少一個聯接導體在電聯接接頭那側相對於穿通部在橫截面中變大。
為了調整出所期望的阻抗，聯接線路在穿通部之內較小。
為了改善傳輸性能，進一步能設想的是：聯接線路至少局部構造有有角的，尤其是矩形的橫截面。
在本發明的實施變型中，穿通部的橫截面在發射或接收二極體那側的方向上逐漸變小，尤其是錐形地或階梯形地構造。
由於穿通部逐漸變小，穿通部的橫截面在聯接線路穿入到殼體的區域中時較小，從而在沒有其他結構性措施的情況下，器件可以進一步朝著聯接線路方向置放。
作為備選或作為結合，如下也是能設想的：將附加的基座，尤其是金屬基座，安裝在聯接線路旁，器件置放在該基座上。
進一步能設想的是：殼體設有隔板，該隔板在穿通部的區域內具有孔，聯接線路通過該孔伸入殼體中，其中，孔具有比穿通部更小的直徑。
器件現在可以置放到隔板上並且具有到聯接線路更近 的間距。
焊線長度優選小於1mm，特別優選小於0.5mm以及尤其優選小於0.25mm。
按本發明的裝配有發射或接收二極體的TO殼體，可以用於以20GBit/s之上的資料傳輸率來傳輸資料。
本發明此外還涉及一種用於製造TO殼體，尤其是如前所述的TO殼體的方法。
首先提供基座，其用於容納包括發射或接收二極體的、用於傳輸資料的器件。
基座可以尤其構造成金屬衝壓件。
將包括接收或發射二極體的器件借助焊線與聯接線路連接。
將聯接線路在穿通部中導引穿過基座並借助填料，尤其是玻璃填料灌封在基座中。
按照本發明，為了縮短焊線的長度，將至少一個聯接線路在器件那側相對於穿通部中橫截面加粗地構造或者不對稱地佈置在穿通部中，或者將聯接線路彎折地構造。
此外，器件可以至少部分地伸入穿通部的區域中。
為了至少部分均衡局部的電容提高，在聯接接頭側，至少一個聯接線路可以凸出於用填料填充的穿通部。
1‧‧‧TO殼體
2‧‧‧基座
3‧‧‧聯接線路
4‧‧‧其它線路
5‧‧‧器件
6‧‧‧板
7‧‧‧焊線
8‧‧‧穿通部
9‧‧‧填料
10‧‧‧電聯接接頭
11‧‧‧凸出部
12‧‧‧柔性的印製電路板
13‧‧‧觸點
14‧‧‧板
15‧‧‧隔板
16‧‧‧承載板
17‧‧‧放大器組件
18‧‧‧光電二極體
19‧‧‧焊線
20‧‧‧材料
接下來參考借助附圖1至附圖35示意性示出的實施例來詳細闡釋本發明的主題。
其中，圖1至圖35示意性示出根據本發明的TO殼體的 不同實施方式。
圖1示出了TO殼體1的示意性剖視圖。TO殼體1包括由金屬製成的基座2，該基座在圖中局部地示出。
基座2用於容納器件5，器件構造成晶片並且包括發射和/或接收二極體(未示出)。
器件5包括用於聯接信號線路的觸頭且借助焊線7與信號線路3以及用於回線的基座連接。
在此，在剖視圖中可以看到的信號線路3在穿通部8中導引穿過基座2。為此，信號線路3埋入在由玻璃製成的填料9中。
在TO殼體的上側上，信號線路3構造成一種板6或蘑菇狀地構造成，因此，信號線路3的橫截面在上側增大。
用於焊線7的點連接的接觸點13因此靠近器件5。所以可以明顯縮短焊線7的長度。
聯接線路3與構造成多層印製電路板的印製電路板12在底側上相連。
在底側還可以看到其它的線路4，它們用於組件5的供電。
這種類屬的TO殼體通常還具有多條回線和接地線，它們構造在基座上方。
凸出部11位於電聯接接頭10的下方，該凸出部引起了聯接線路3的附加的電感。
通過這個附加的電感至少部分補償了由板6產生的附 加的電容並且按本發明的TO殼體也在明顯高於10GHz的頻率範圍內實現了足夠的傳送。
附加的電感的大小可以通過凸出部11的長度調整，印製電路板12通過該凸出部與基座2相間隔。凸出部11基於在印製電路板12和基座2之間的氣隙而形成了附加的電感。
圖2示出了TO殼體1的示意性立體視圖，TO殼體配備有形式為晶片的器件5。
在這種實施變型中，器件5局部地伸入穿通部8，穿通部用填料9填充。聯接線路3還附加地在上側蘑菇頭狀地構造。
如在圖3的俯視圖中看到的那樣，這些措施導致焊線7的長度很短。
圖4和圖5示出了本發明的另一個實施形式，在該實施形式中，相比在圖2和圖3中示出的實施形式，聯接線路3的蘑菇頭狀的區段具有明顯較大的直徑且幾乎直至達到穿通部8的邊緣。
因此，器件5在焊線大致一樣短時進一步朝著中央的方向偏移，亦即不那麼遠地伸入穿通部8的區域中，這使得晶片通過基座的散熱得到改善。
參考圖6至圖8闡釋本發明的另一個實施形式。
在這個實施形式中，聯接線路3在上側彎折並指向器件5的方向。
器件5為了改善散熱而完全安放在穿通部8外。
在按圖8的細節圖中可以看到，聯接線路3直至器件5地 分佈，從而借助焊線僅還需進行接通，而不必再跨越縱向距離。
圖9至圖11示出了本發明的另一個實施形式。
聯接線路3在此同樣被彎折。
但聯接線路3的彎折的區段彼此對置。
器件5伸入穿通部8的區域中。
如按圖11的細節圖可知，這個實施變型也導致了很短的焊線7。
在此有利的是：聯接線路3的彎折的區段能夠從旁側鍵合。
圖12和圖13示出了本發明的另一種實施變型，在該實施變型中，聯接線路3兩次彎折，從而聯接線路首先朝著器件5的方向分佈，然後基於再一次的彎折而以其端側彼此對置。
聯接線路3可以如此地從旁側接通並同時跨越穿通部8。
圖14至圖16示出了本發明的另一個實施形式。
圖14示出了立體視圖。可以看到焊線7，其在這個實施變型中在其端部蘑菇頭狀地構造。
圖15示出了俯視圖。尤其可以看到器件5，其部分地伸入穿通部8的區域中。
圖16示出了沿圖15中的線A-A的剖視圖。
可以看到，用填料9填充的穿通部8在上側錐形地構造。
因此，若基座2在這個區域中向前突出，那麼器件5就 可以進一步地朝著聯接線路3的方向挪動，而不用安放在填料9上。
焊線7的長度同樣特別短。
參考圖17至圖19應當闡釋本發明的另一個實施形式。
圖17示出了TO殼體的立體視圖且圖18示出了TO殼體的俯視圖。
可以看到，聯接線路3蘑菇頭狀地構造且包括至少一個發射或接收二極體的器件伸入穿通部8的區域中。
如在圖19中在沿圖18的線A-A的剖視圖中可以看到的那樣，穿通部在上側用板14封閉，僅聯接線路3伸過該板。填料9佈置在板14下方且板14用作器件5的承載件。
圖20至圖22示出了本發明的另一個實施形式。
在按圖20的立體視圖中以及在按圖21的俯視圖中可以看到兩個穿通部，各一個聯接線路導引穿過這些穿通部，其中，穿通部的直徑在這個視圖中很小，從而器件5可以靠近聯接線路3地置放。
在按圖22的沿圖21的線A-A的剖視圖中可以看到，由此達到這種設計方案，即，基座在穿通部8的區域中階梯狀地構造。
在圖21和圖22中看到的兩個穿通部8因此在階梯下方轉變成一個穿通部8，該穿通部用填料9填充。
器件5能夠基於階梯而以簡單的方式直接置放到聯接線路3處。
圖23至圖25示出了本發明的另一個實施形式。
如在圖23和圖24中可以看到的那樣，在上側同樣如在圖20和圖21中類似地可以看到兩個穿通部8。
如在圖25中在沿圖24的線A-A的剖視圖中可以看到的那樣，在這種不同於按圖20至圖22的實施變型的實施變型中，在基座2上置放隔板15，隔板具有兩個小孔以使聯接線路3穿過。
器件5在這塊隔板15上直接地安放在聯接線路3旁。
在隔板15的下方，穿通部用填料9填充。
在圖26至圖28中示出了本發明的另一個實施變型。
在按圖26和圖27的視圖中可以看到，器件5伸入穿通部8的區域中。
在按圖28的沿圖27的線A-A的剖視圖中可以看到，基座2設有承載板16，該承載板與聯接線路3相鄰且部分伸入穿通部的區域中並部分伸入基座2的區域中。器件5在承載板上直接置放在聯接線路3旁。
圖29和圖30示出了本發明的另一個實施變型。
在這個實施變型中，可以蘑菇狀地構造的聯接線路3非對稱地佈置且朝著器件5的方向偏移。
由此，同樣可以縮短焊線7的長度。
這種實施形式尤其適合與之前所示的實施變型結合起來。
在圖31所示的坐標系統中示出了裝備按本發明的TO殼體的反射損耗與頻率的對應關係。
x軸表示以GHz為單位的頻率且y軸表示以dB為單位的 反射損耗。
可以看到，在20GHz至30GHz的頻率範圍內，反射損耗小於-15dB。
圖32示出了插入損耗，其中，X軸又表示以GHz為單位的頻率且Y軸表示以dB為單位的插入損耗。直至25GHz時，插入損耗都小於-1.5dB。
圖33和圖34示出了完全裝備好的TO殼體。
如在圖33中可以看到的那樣，TO殼體1包括器件5，該器件包括發射或接收二極體且該器件由兩塊晶片組成，這些晶片安裝在基座2上並借助焊線7與聯接線路3連接。
如尤其清楚地在圖34中可以看到的那樣，器件在這個實施例中由安放在晶片上的光電二極體18和借助焊線7與聯接線路3連接的放大器組件17構成。放大器組件17和光電二極體18借助另外的焊線19彼此相連。
包括發射或接收二極體的器件按照本發明也可以由多個彼此相連的器件，尤其是晶片構成。
參考圖35應當詳細闡釋本發明的另一個實施形式，其中，凸出部11不由空氣包封。
在這個實施變型中，具有比填料9更低的介電常數的材料20佈置在凸出部11的區域中。
因此同樣形成了電感，其補償了穿通部8的電容。
當然，根據材料20的介電常數的不同，凸出部11可以有不一樣的尺寸設計，尤其是略長一些。
材料20既可以是噴塑的灌封材料，也可以是小型板， 該小型板例如粘貼到或僅鬆鬆地嵌入到印製電路板12上或TO殼體1上。
材料20可以同時用作限位器，其確保了聯接線路3的電聯接接頭10正確地定位。
此外，材料20可以佔據TO殼體1的底部的部分區域並且也可以佔據TO殼體的整個底部。
這裡示出的實施變型對應於在圖1中示出的實施變型。
當然，對在TO殼體和印製電路板之間的間隙用具有低介電常數的材料進行的前述填充都可以在所有於本申請中所描述的實施變型中實施。
本發明實現了TO基座的簡單的設計方案，其也可以應用於高帶寬。這種裝備好的TO基座尤其可以應用於纖維光學的乙太網或光纖通道網路。
1‧‧‧TO殼體
2‧‧‧基座
3‧‧‧聯接線路
4‧‧‧其它線路
5‧‧‧器件
8‧‧‧穿通部
9‧‧‧填料

Claims (14)

  1. 一種TO殼體，其包括基座，所述基座用於容納包括接收或發射二極體的、用於傳輸資料的器件，其中，所述器件借助焊線與聯接線路連接，所述聯接線路在穿通部中導引穿過所述基座並借助填料相對於所述基座絕緣且保持在所述基座內，其中，為了縮短所述焊線，至少一條聯接線路在所述器件那側相對於所述穿通部在橫截面上擴大、不對稱地佈置在所述穿通部中和/或彎折地構造和/或所述包括接收或發射二極體的器件伸入所述穿通部的區域中，其中，為了至少部分地均衡由此產生的電容提高，至少一條聯接線路在聯接接頭側凸出於所述穿通部，其中，為所述焊線配屬有電感Lb並為所述穿通部中的聯接線路配屬有電容Cd，其中，通過所述聯接線路超出所述穿通部的配屬有電感Lü的凸出部形成了Lb-Cd-Lü電路，其中，Lb在80pH和300pH之間，Cd在0.065pF和0.024pF之間，及Lü在80pH和300pH之間，及其中，所述Lb-Cd-Lü電路具有高頻範圍內在30Ω和80Ω之間的視在電阻。
  2. 如請求項1所述的TO殼體，其中，與所述聯接線路連接 的印製電路板與所述基座相間隔，並且其中，所述聯接線路在凸出部的區域中佈置在所述印製電路板和所述基座之間的氣隙內。
  3. 如請求項2所述的TO殼體，其中，所述填料是玻璃填料，並且所述包括接收或發射二極體的器件構造成晶片。
  4. 如請求項1所述的TO殼體，其中，電聯接接頭與柔性的印製電路板連接。
  5. 如請求項1所述的TO殼體，其中，所述聯接線路凸出所述穿通部0.1mm至3mm，優選0.125mm至2mm，特別優選0.15mm至1mm。
  6. 如請求項1所述的TO殼體，其中，所述穿通部的橫截面朝著發射或接收二極體那側的方向逐漸變小。
  7. 如請求項1所述的TO殼體，其中，所述殼體配備有接收或發射二極體，其中，所述焊線長度小於1mm，優選小於0.5mm，特別優選小於0.25mm。
  8. 一種TO殼體，其包括基座，所述基座用於容納包括接收或發射二極體的、用於傳輸資料的器件，其中，所述器件借助焊線與聯接線路連接，所述聯接線路在穿通部中導引穿過所述基座並借助填料相對於所述基座絕緣且保持在所述基座中，其中，為所述焊線配屬有電感Lb並為所述穿通部中的聯接線路配屬有電容Cd，其中，通過所述聯接線路超出所述穿通部的配屬有電感Lü的凸出部(11)形成了Lb-Cd-Lü電路，其中，Lb在80pH和300pH之間，Cd在0.065pF和 0.024pF之間，及Lü在80pH和300pH之間，及其中，所述Lb-Cd-Lü電路具有高頻範圍內在30Ω和80Ω之間的視在電阻。
  9. 如請求項8所述的TO殼體，其中，所述Lb-Cd-Lü電路具有高頻範圍內在30Ω和80Ω之間，優選在40Ω和60Ω之間的視在電阻。
  10. 一種用於製造TO殼體的方法，其包括下列步驟：提供用於容納包括接收或發射二極體的、用於傳輸資料的器件的基座；借助焊線將包括接收或發射二極體的器件與聯接線路連接；其中，將所述聯接線路在穿通部中導引穿過所述基座並借助填料灌封在所述基座中，其中，為了縮短所述焊線，將至少一條聯接線路在所述器件那側相對於所述穿通部在橫截面上擴大、不對稱地佈置在所述穿通部中和/或彎折地構造和/或將所述器件伸入所述穿通部的區域中地佈置，其中，為了至少部分地均衡由此產生的電容提高，使至少一條聯接線路在聯接接頭側凸出於所述穿通部，其中，為所述焊線配屬有電感Lb並為所述穿通部中的聯接線路配屬有電容Cd，其中，通過所述聯接線路超出所述穿通部的配屬有電感Lü的凸出部形成了Lb-Cd-Lü電路， 其中，Lb在80pH和300pH之間，Cd在0.065pF和0.024pF之間，及Lü在80pH和300pH之間，及其中，所述Lb-Cd-Lü電路具有高頻範圍內在30Ω和80Ω之間的視在電阻。
  11. 一種TO殼體，其包括基座，所述基座用於容納包括接收或發射二極體的、用於傳輸資料的器件，其中，所述器件借助焊線與聯接線路連接，所述聯接線路在穿通部中導引穿過所述基座並借助填料相對於所述基座絕緣且保持在所述基座內，其中，為了縮短所述焊線，至少一條聯接線路在所述穿通部中不對稱地佈置。
  12. 一種TO殼體，其包括基座，所述基座用於容納包括接收或發射二極體的、用於傳輸資料的器件，其中，所述器件借助焊線與聯接線路連接，所述聯接線路在穿通部中導引穿過所述基座並借助填料相對於所述基座絕緣且保持在所述基座內，其中，為了縮短所述焊線，所述器件包括接收或發射二極體伸入所述穿通部的區域中。
  13. 如請求項12所述的TO殼體，其中，所述基座包含位於所述穿通部的區域中的一階部。
  14. 一種TO殼體，其包括基座，所述基座用於容納包括接收或發射二極體的、用於傳輸資料的器件，其中，所述器件借助焊線與聯接線路連接，所述聯接線路在穿通部中導引穿過所述基座並借助填料相對於所述基座絕緣且 保持在所述基座內，其中，所述基座包含位於所述穿通部的區域中的一階部，及其中所述穿通部在所述階部下方填充有所述填料。
TW103100633A 2013-01-18 2014-01-08 To殼體及其製造方法 TWI580003B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013100510 2013-01-18

Publications (2)

Publication Number Publication Date
TW201438184A TW201438184A (zh) 2014-10-01
TWI580003B true TWI580003B (zh) 2017-04-21

Family

ID=51064363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100633A TWI580003B (zh) 2013-01-18 2014-01-08 To殼體及其製造方法

Country Status (6)

Country Link
US (1) US9159634B2 (zh)
JP (2) JP5881752B2 (zh)
KR (1) KR101640298B1 (zh)
CN (1) CN103943574B (zh)
DE (1) DE102013114547B4 (zh)
TW (1) TWI580003B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715601B2 (ja) * 2016-01-08 2020-07-01 新光電気工業株式会社 光半導体素子用パッケージ
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
JP6929113B2 (ja) * 2017-04-24 2021-09-01 日本ルメンタム株式会社 光アセンブリ、光モジュール、及び光伝送装置
DE102017123342A1 (de) 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR102629637B1 (ko) 2018-04-19 2024-01-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 레이저 구동 장치 및 그 제조 방법
JP7249745B2 (ja) * 2018-08-03 2023-03-31 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
JP7245620B2 (ja) * 2018-08-03 2023-03-24 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
DE102018120893B4 (de) * 2018-08-27 2022-01-27 Schott Ag TO-Gehäuse mit einer Durchführung aus Glas
DE102018120895A1 (de) * 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss
JP7240160B2 (ja) * 2018-12-11 2023-03-15 新光電気工業株式会社 ステム
WO2020138209A1 (ja) * 2018-12-26 2020-07-02 京セラ株式会社 配線基体、電子部品収納用パッケージおよび電子装置
JP7398877B2 (ja) * 2019-04-18 2023-12-15 新光電気工業株式会社 半導体装置用ステム及び半導体装置
JP7209837B2 (ja) * 2019-07-02 2023-01-20 三菱電機株式会社 半導体レーザ装置
KR102495148B1 (ko) * 2020-11-30 2023-02-07 주식회사 오이솔루션 To-can 타입 반도체 패키지를 위한 임피던스 신호선의 구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194601A1 (en) * 2001-04-17 2005-09-08 Ryoma Suenaga Light emitting device
US20060192221A1 (en) * 2002-08-16 2006-08-31 Jds Uniphase Corporation Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth
JP2007227724A (ja) * 2006-02-24 2007-09-06 Mitsubishi Electric Corp 半導体発光装置
JP2008130834A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 光モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951011A (en) 1986-07-24 1990-08-21 Harris Corporation Impedance matched plug-in package for high speed microwave integrated circuits
JPH0287559A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体ケース
JPH05343117A (ja) * 1992-06-05 1993-12-24 Shinko Electric Ind Co Ltd 電子部品用ガラス端子
JPH11231173A (ja) 1998-02-12 1999-08-27 Fujitsu Ltd 高速動作可能な光デバイス
JP3509070B2 (ja) * 2000-08-11 2004-03-22 松下電器産業株式会社 パッケージを用いた電子装置
DE10221706B4 (de) 2002-05-16 2006-04-20 Schott Ag TO-Gehäuse für Hochfrequenzanwendungen
JP3990674B2 (ja) * 2004-02-10 2007-10-17 日本オプネクスト株式会社 光送信機
KR101171186B1 (ko) * 2005-11-10 2012-08-06 삼성전자주식회사 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
JP4923542B2 (ja) * 2005-11-30 2012-04-25 三菱電機株式会社 光素子用ステムとこれを用いた光半導体装置
JP4970837B2 (ja) * 2006-04-25 2012-07-11 日本オプネクスト株式会社 受光素子モジュール
JP2009054982A (ja) * 2007-07-27 2009-03-12 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5380724B2 (ja) 2008-03-27 2014-01-08 新光電気工業株式会社 光半導体素子用パッケージ及びその製造方法
JP5409432B2 (ja) * 2010-02-23 2014-02-05 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5616178B2 (ja) 2010-09-16 2014-10-29 京セラ株式会社 電子部品搭載用パッケージおよび通信用モジュール
JP5703522B2 (ja) * 2010-09-30 2015-04-22 セイコーインスツル株式会社 パッケージ、パッケージ製造方法、圧電振動子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194601A1 (en) * 2001-04-17 2005-09-08 Ryoma Suenaga Light emitting device
US20060192221A1 (en) * 2002-08-16 2006-08-31 Jds Uniphase Corporation Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth
JP2007227724A (ja) * 2006-02-24 2007-09-06 Mitsubishi Electric Corp 半導体発光装置
JP2008130834A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 光モジュール

Also Published As

Publication number Publication date
JP2014138190A (ja) 2014-07-28
US20140217570A1 (en) 2014-08-07
DE102013114547B4 (de) 2020-01-16
KR20140093623A (ko) 2014-07-28
JP2016103657A (ja) 2016-06-02
KR101640298B1 (ko) 2016-07-15
DE102013114547A1 (de) 2014-07-24
US9159634B2 (en) 2015-10-13
TW201438184A (zh) 2014-10-01
JP5881752B2 (ja) 2016-03-09
CN103943574A (zh) 2014-07-23
CN103943574B (zh) 2017-11-17

Similar Documents

Publication Publication Date Title
TWI580003B (zh) To殼體及其製造方法
US10334717B2 (en) Optical subassembly, optical module, and optical transmission equipment
US9980379B2 (en) Optical module
US10470307B2 (en) Circuit substrate with embedded heat sink
US7306377B2 (en) Integrated optical sub-assembly having epoxy chip package
US8723283B2 (en) Optical module
US10624204B2 (en) Optical module and optical transmission equipment
US9900991B2 (en) Flexible printed circuit board for optical module
US20160365700A1 (en) Optical module
JP2007088233A (ja) 光モジュール
CN102736195A (zh) 光模块、光模块的制造方法及光通信装置
JP7249745B2 (ja) 光サブアッセンブリ及び光モジュール
JP7245620B2 (ja) 光サブアッセンブリ及び光モジュール
JP2021027136A (ja) 光モジュール
JP2008226988A (ja) 光電変換モジュール
JP2007042756A (ja) 光デバイスと光通信装置
US8008761B2 (en) Optical semiconductor apparatus
JP2007287767A (ja) 光サブアセンブリ
JP7294948B2 (ja) 光モジュール
JP2022099537A (ja) 光モジュール
JP2004335584A (ja) 半導体パッケージ
JP2007042757A (ja) 光デバイスとその製造方法および光通信装置
JP2020112613A (ja) 光モジュール及び光モジュールの製造方法
US11102884B2 (en) Optical module
JP2005228874A (ja) 光通信モジュール用パッケージ