CN103943574A - To壳体及其制造方法 - Google Patents

To壳体及其制造方法 Download PDF

Info

Publication number
CN103943574A
CN103943574A CN201410022616.9A CN201410022616A CN103943574A CN 103943574 A CN103943574 A CN 103943574A CN 201410022616 A CN201410022616 A CN 201410022616A CN 103943574 A CN103943574 A CN 103943574A
Authority
CN
China
Prior art keywords
housing
penetrating part
pedestal
circuit
connection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410022616.9A
Other languages
English (en)
Other versions
CN103943574B (zh
Inventor
罗伯特·黑特勒
肯尼斯·谭
格奥尔格·米特迈尔
卡斯滕·德勒格米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of CN103943574A publication Critical patent/CN103943574A/zh
Application granted granted Critical
Publication of CN103943574B publication Critical patent/CN103943574B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Amplifiers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种TO壳体及其制造方法，在该壳体中，在上侧，焊线的长度缩短并且联接线路在与联接接头对置的一侧上具有凸出部。

Description

TO壳体及其制造方法
技术领域
本发明涉及一种用于高频应用的TO壳体及其制造方法。
背景技术
用于高频应用的TO壳体也就是晶体管外形壳体是公知的。
尤其在文献DE10221706B4中说明了一种用于高频应用的TO壳体。
这种壳体包括基座，该基座通常构造成冲压的金属件。
基座用于容纳在高频应用时用作发射或接收二极管的光电二极管或激光二极管。
除了发射或接收二极管外，在此通常还在TO壳体上布置有其它的电子部件，尤其是放大器组件。
芯片经由导引穿过基座的信号线路来接通。
联接线路埋入通常由玻璃制成的填料中并相对于基座绝缘且机械地固定。
此外，壳体还通过玻璃填料气密地密封。
随着对越来越高的传输性能的要求，必须扩大包括这种TO壳体的组件的可能的带宽。
传统的包括形成类属的TO壳体的组件目前能够以10Gbit/s的最大数据传输率传输。
但在将来，数据传输率应当能够达到20GBit/s以上，尤其是达到25GBit/s至28GBit/s的数据传输率。
此外，为了实现这一点，这种组件的导引信号的元件的阻抗十分重要。
所使用的组件通常具有约50Ω的视在电阻，其在实践中简称为阻抗。
当然，阻抗与频率相关，且按照本发明，阻抗指的是各构件通常运行所在的高频范围内的视在电阻。
在高频范围内，阻抗变换基于反射而伴随有信号损耗。因此期望的是：发射或接收组件的信号路径的阻抗和与之连接的组件的阻抗相一致。
尤其应当将在0GHz至30GHz范围内的传送和反射损耗保持得尽可能小。
有问题的是在TO壳体的联接线路和其上布置有发射或接收二极管的芯片之间的焊线。长的键合连接产生了电感，该电感减小了包括TO壳体的组件的带宽。
此外，还有问题的是用玻璃灌封的穿通部。基于玻璃的高介电常数和相对窄的穿通部，在此出现了电容特性，其同样导致了信号损耗。发明内容
本发明所要解决的技术问题是：提供一种带金属基座的传统构造形式的TO壳体，其适合使用在具有高带宽的高频范围内。
尤其应当实现明显高于10GBit/s的数据传输率。
本发明所要解决的技术问题已通过按独立权利要求之一所述的TO壳体以及用于制造TO壳体的方法解决。
本发明优选的实施形式和改进方案由各从属权利要求得出。
本发明涉及一种用于高频应用的TO壳体，其包括用于容纳器件的基座，该基座具有接收或发射二极管。
组件尤其由半导体器件也就是所谓的芯片、光电二极管和/或激光二极管构成，其中，芯片包括其它电子器件，尤其是放大器组件。
基座优选由金属构造，尤其是构造成基本上圆柱形的或矩形的构件。
数据可以通过接收和/或发射二极管传输。本领域技术人员公知这一点且无需对此作进一步阐释。
包括发射或接收二极管的器件或与器件连接的放大器组件借助焊线与联接线路连接。联接线路在此用于借助高频技术传输数据。
器件通常置放在基座上并且随后借助至少两条焊线接通，即与联接线路连接。
为此，本领域技术人员公知各种方法变型，尤其是热压焊、热超声-球形-楔形焊以及超声波-楔形-楔形焊。
按照本发明，器件也可以构造成如下的组件，即，其例如包括带有放大器组件的芯片和与之连接的发射或接收二极管，该器件尤其也构造成SMD器件。
联接线路在穿通部中导引穿过基座且借助填料相对于基座绝缘并保持在基座中。
尤其是使用玻璃填料。优选使用具有尽可能小的介电常数的玻璃，尤其是硼硅玻璃。
尤其是分别为两条用于数据传输的联接线路配属有发射或接收二极管。
联接线路在此通常基本上垂直于基座的上侧和底地分布，也就是说平行于穿通部的主延伸方向地延伸，联接线路导引穿过该穿通部。
在本发明的一种实施形式中，各两条联接线路并排地布置在一个穿通部中。在此涉及有差别的或平衡的线路形式。
本发明的其它的实施形式分别为联接线路提供穿通部和通过基座的回线。
本发明的核心思想在于缩短焊线，其中，按照本发明，焊线的长度指的是焊线从一个接触点延伸到另一个接触点的那段距离。
按照本发明，各种用来缩短焊线的措施也是能设想的。
一方面能设想的是：至少一条联接线路在包括发射或接收二极管的器件那侧，在其横截面上相比穿通部内的横截面变大。
为此，联接线路尤其可以具有板状的或蘑菇状的区段。
通过横截面的变大，联接线路接近于组件地加粗，从而用于焊线的接触点更加靠近组件的接触点。
另一个可行方案是联接线路在穿通部内的不对称布置。
因此一方面能设想：将联接线路不是居中地，而是朝着组件方向移动地布置在穿通部中。
进一步能设想的是：联接线路不是同轴地，而是倾斜地插入到穿通部中且在此向组件接触点方向指向。
另一个可行方案是弯折的设计方案，其中，联接线路的弯折的区段向组件方向指向。
此外，可以通过如下方式来缩短焊线的长度，即，使包括接收或发射二极管的器件，即尤其是芯片，伸入穿通部的区域中。
芯片在俯视图中至少部分地与穿通部重叠且更为挪近联接线路的接触点。
但现在表明：随前述为了缩短焊线的结构性改变而来的可能是联接线路在穿通部的整个长度或部分长度的范围内电容的提高。
阻抗Z在高频范围内以公知的方式定义为电感L和电容C的商的平方根。
若现在穿通部范围内的电容提高，那么阻抗则降低，这在高频传输段中会导致由于信号反射的较高的损耗。
本发明现在发现：前述电容提高可以通过如下方式至少部分地均衡，即，使至少一条联接线路凸出于具有填料的基座穿通部的区域。
但联接线路在此并不多于最上方频谱的波长的四分之一地凸出。
凸出部优选是联接线路的如下区段，在该区段中，联接线路在印制电路板和穿通部之间自由地穿过，也就是说仅用空气包封，其中，联接线路与印制电路板连接，联接线路在穿通部内用填料包套。这样，联接线路与填料相间隔地被接通。但也能设想的是：在凸出部的区域中用一种具有比填料更低的介电常数的材料包封联接线路。
也可以从电路技术方面来说明本发明。
因为所观察的线路长度通常要短于可用波谱的最上方频率的波长的四分之一，所以线路也可以作为集中器件来计算。
为将芯片与联接线路连接起来的焊线配属有电感Lb。
在穿通部中存在的联接线路基于玻璃填料的高介电常数而形成了电容Cd。
本发明规定：通过凸出部在TO壳体的底侧产生了额外的电感Lü，在该TO壳体中，联接线路与空气邻接。
按照前述线路元件的等效电路，在电路技术上存在一种LB-CD-Lü电路。
当恰当地确定尤其是凸出部的规格时，可以这样地调整信号路径的阻抗，从而实现了与印制电路板上的线路的阻抗相匹配以及因而使反射最小化。
电感Lü的大小则通过印制电路板到基座的间距进行调整。
为了能够精确地保持这个间距，在实施形式中，限位器，尤其是构造成平台形的隆起的限位器，安装在TO壳体的底侧，其确保了到印制电路板的限定的间距。
可以将视在电阻在高频范围内调整到30Ω和80Ω之间，优选调整到在40Ω和60之间。
电感Lb优选在80pH和300pH之间，Cd在0.065pF和0.024pF之间和/或Lü在80pH和300pH之间。
可以例如如下这样来确定凸出部的长度：
首先根据焊线长度确定被视为集中器件的焊线的电感。这个电感例如当焊线长度在80μm至300μm时在80pH和300pH之间。
然后，凸出部的长度估算可以在史密斯图的辅助下确定或估算。基于此的是例如20GHz的高频。
在此考虑到的是：埋在填料中的联接线路基于填料的介电常数而不具有通常为50Ω的理想的视在电阻。这一点在史密斯图中导致阻抗点从电感的一半移动到电容的一半。
凸出部，同样被视为集中器件，在穿通部下方形成阻抗，其可以以本领域技术人员公知的方式计算。此外，在史密斯图中在穿通部和凸出部之间的阻抗差进一步导致了向左的阻抗跃变。
在史密斯图的基础上，现在可以这样来确定凸出部的规格，即，使得在联接点上的标准化的阻抗大致落在史密斯图的实轴上，阻抗点在史密斯图的电容的一半中向上移动。
类属的TO壳体可以借助印制电路板，尤其是刚性、刚性-挠性的和/或多层的印制电路板来联接。
配备有发射或接收二极管的TO壳体优选具有在30Ω和120Ω之间的视在电阻。
联接线路优选凸出于以填料填充的穿通部0.1mm-3mm，以及优选凸出0.15mm-1mm。
在本发明的改进方案中，至少一个联接导体在电联接接头那侧相对于穿通部在横截面中变大。
为了调整出所期望的阻抗，联接线路在穿通部之内较小。
为了改善传输性能，进一步能设想的是：联接线路至少局部构造有有角的，尤其是矩形的横截面。
在本发明的实施变型中，穿通部的横截面在发射或接收二极管那侧的方向上逐渐变小，尤其是锥形地或阶梯形地构造。
由于穿通部逐渐变小，穿通部的横截面在联接线路穿入到壳体的区域中时较小，从而在没有其他结构性措施的情况下，器件可以进一步朝着联接线路方向置放。
作为备选或作为结合，如下也是能设想的：将附加的基座，尤其是金属基座，安装在联接线路旁，器件置放在该基座上。
进一步能设想的是：壳体设有隔板，该隔板在穿通部的区域内具有孔，联接线路通过该孔伸入壳体中，其中，孔具有比穿通部更小的直径。
器件现在可以置放到隔板上并且具有到联接线路更近的间距。
焊线长度优选小于1mm，特别优选小于0.5mm以及尤其优选小于0.25mm。
按本发明的装配有发射或接收二极管的TO壳体，可以用于以20GBit/s之上的数据传输率来传输数据。
本发明此外还涉及一种用于制造TO壳体，尤其是如前所述的TO壳体的方法。
首先提供基座，其用于容纳包括发射或接收二极管的、用于传输数据的器件。
基座可以尤其构造成金属冲压件。
将包括接收或发射二极管的器件借助焊线与联接线路连接。
将联接线路在穿通部中导引穿过基座并借助填料，尤其是玻璃填料灌封在基座中。
按照本发明，为了缩短焊线的长度，将至少一个联接线路在器件那侧相对于穿通部中横截面加粗地构造或者不对称地布置在穿通部中，或者将联接线路弯折地构造。
此外，器件可以至少部分地伸入穿通部的区域中。
为了至少部分均衡局部的电容提高，在联接接头侧，至少一个联接线路可以凸出于用填料填充的穿通部。
附图说明
接下来参考借助附图1至附图35示意性示出的实施例来详细阐释本发明的主题。
其中，图1至图35示意性示出根据本发明的TO壳体的不同实施方式。
具体实施方式
图1示出了TO壳体1的示意性剖视图。TO壳体1包括由金属制成的基座2，该基座在图中局部地示出。
基座2用于容纳器件5，器件构造成芯片并且包括发射和/或接收二极管（未示出）。
器件5包括用于联接信号线路的触头且借助焊线7与信号线路3以及用于回线的基座连接。
在此，在剖视图中可以看到的信号线路3在穿通部8中导引穿过基座2。为此，信号线路3埋入在由玻璃制成的填料9中。
在TO壳体的上侧上，信号线路3构造成一种板6或蘑菇状地构造成，因此，信号线路3的横截面在上侧增大。
用于焊线7的点连接的接触点13因此靠近器件5。所以可以明显缩短焊线7的长度。
联接线路3与构造成多层印制电路板的印制电路板12在底侧上相连。
在底侧还可以看到其它的线路4，它们用于组件5的供电。
这种类属的TO壳体通常还具有多条回线和接地线，它们构造在基座上方。
凸出部11位于电联接接头10的下方，该凸出部引起了联接线路3的附加的电感。
通过这个附加的电感至少部分补偿了由板6产生的附加的电容并且按本发明的TO壳体也在明显高于10GHz的频率范围内实现了足够的传送。
附加的电感的大小可以通过凸出部11的长度调整，印制电路板12通过该凸出部与基座2相间隔。凸出部11基于在印制电路板12和基座2之间的气隙而形成了附加的电感。
图2示出了TO壳体1的示意性立体视图，TO壳体配备有形式为芯片的器件5。
在这种实施变型中，器件5局部地伸入穿通部8，穿通部用填料9填充。联接线路3还附加地在上侧蘑菇头状地构造。
如在图3的俯视图中看到的那样，这些措施导致焊线7的长度很短。
图4和图5示出了本发明的另一个实施形式，在该实施形式中，相比在图2和图3中示出的实施形式，联接线路3的蘑菇头状的区段具有明显较大的直径且几乎直至达到穿通部8的边缘。
因此，器件5在焊线大致一样短时进一步朝着中央的方向偏移，亦即不那么远地伸入穿通部8的区域中，这使得芯片通过基座的散热得到改善。
参考图6至图8阐释本发明的另一个实施形式。
在这个实施形式中，联接线路3在上侧弯折并指向器件5的方向。
器件5为了改善散热而完全安放在穿通部8外。
在按图8的细节图中可以看到，联接线路3直至器件5地分布，从而借助焊线仅还需进行接通，而不必再跨越纵向距离。
图9至图11示出了本发明的另一个实施形式。
联接线路3在此同样被弯折。
但联接线路3的弯折的区段彼此对置。
器件5伸入穿通部8的区域中。
如按图11的细节图可知，这个实施变型也导致了很短的焊线7。
在此有利的是：联接线路3的弯折的区段能够从旁侧键合。
图12和图13示出了本发明的另一种实施变型，在该实施变型中，联接线路3两次弯折，从而联接线路首先朝着器件5的方向分布，然后基于再一次的弯折而以其端侧彼此对置。
联接线路3可以如此地从旁侧接通并同时跨越穿通部8。
图14至图16示出了本发明的另一个实施形式。
图14示出了立体视图。可以看到焊线7，其在这个实施变型中在其端部蘑菇头状地构造。
图15示出了俯视图。尤其可以看到器件5，其部分地伸入穿通部8的区域中。
图16示出了沿图15中的线A-A的剖视图。
可以看到，用填料9填充的穿通部8在上侧锥形地构造。
因此，若基座2在这个区域中向前突出，那么器件5就可以进一步地朝着联接线路3的方向挪动，而不用安放在填料9上。
焊线7的长度同样特别短。
参考图17至图19应当阐释本发明的另一个实施形式。
图17示出了TO壳体的立体视图且图18示出了TO壳体的俯视图。
可以看到，联接线路3蘑菇头状地构造且包括至少一个发射或接收二极管的器件伸入穿通部8的区域中。
如在图19中在沿图18的线A-A的剖视图中可以看到的那样，穿通部在上侧用板14封闭，仅联接线路3伸过该板。填料9布置在板14下方且板14用作器件5的承载件。
图20至图22示出了本发明的另一个实施形式。
在按图20的立体视图中以及在按图21的俯视图中可以看到两个穿通部，各一个联接线路导引穿过这些穿通部，其中，穿通部的直径在这个视图中很小，从而器件5可以靠近联接线路3地置放。
在按图22的沿图21的线A-A的剖视图中可以看到，由此达到这种设计方案，即，基座在穿通部8的区域中阶梯状地构造。
在图21和图22中看到的两个穿通部8因此在阶梯下方转变成一个穿通部8，该穿通部用填料9填充。
器件5能够基于阶梯而以简单的方式直接置放到联接线路3处。
图23至图25示出了本发明的另一个实施形式。
如在图23和图24中可以看到的那样，在上侧同样如在图20和图21中类似地可以看到两个穿通部8。
如在图25中在沿图24的线A-A的剖视图中可以看到的那样，在这种不同于按图20至图22的实施变型的实施变型中，在基座2上置放隔板15，隔板具有两个小孔以使联接线路3穿过。
器件5在这块隔板15上直接地安放在联接线路3旁。
在隔板15的下方，穿通部用填料9填充。
在图26至图28中示出了本发明的另一个实施变型。
在按图26和图27的视图中可以看到，器件5伸入穿通部8的区域中。
在按图28的沿图27的线A-A的剖视图中可以看到，基座2设有承载板16，该承载板与联接线路3相邻且部分伸入穿通部的区域中并部分伸入基座2的区域中。器件5在承载板上直接置放在联接线路3旁。
图29和图30示出了本发明的另一个实施变型。
在这个实施变型中，可以蘑菇状地构造的联接线路3非对称地布置且朝着器件5的方向偏移。
由此，同样可以缩短焊线7的长度。
这种实施形式尤其适合与之前所示的实施变型结合起来。
在图31所示的坐标系统中示出了装备按本发明的TO壳体的反射损耗与频率的对应关系。
x轴表示以GHz为单位的频率且y轴表示以dB为单位的反射损耗。
可以看到，在20GHz至30GHz的频率范围内，反射损耗小于-15dB。
图32示出了插入损耗，其中，X轴又表示以GHz为单位的频率且Y轴表示以dB为单位的插入损耗。直至25GHz时，插入损耗都小于-1.5dB。
图33和图34示出了完全装备好的TO壳体。
如在图33中可以看到的那样，TO壳体1包括器件5，该器件包括发射或接收二极管且该器件由两块芯片组成，这些芯片安装在基座2上并借助焊线7与联接线路3连接。
如尤其清楚地在图34中可以看到的那样，器件在这个实施例中由安放在芯片上的光电二极管18和借助焊线7与联接线路3连接的放大器组件17构成。放大器组件17和光电二极管18借助另外的焊线19彼此相连。
包括发射或接收二极管的器件按照本发明也可以由多个彼此相连的器件，尤其是芯片构成。
参考图35应当详细阐释本发明的另一个实施形式，其中，凸出部11不由空气包封。
在这个实施变型中，具有比填料9更低的介电常数的材料20布置在凸出部11的区域中。
因此同样形成了电感，其补偿了穿通部8的电容。
当然，根据材料20的介电常数的不同，凸出部11可以有不一样的尺寸设计，尤其是略长一些。
材料20既可以是喷塑的灌封材料，也可以是小型板，该小型板例如粘贴到或仅松松地嵌入到印制电路板12上或TO壳体1上。
材料20可以同时用作限位器，其确保了联接线路3的电联接接头10正确地定位。
此外，材料20可以占据TO壳体1的底部的部分区域并且也可以占据TO壳体的整个底部。
这里示出的实施变型对应于在图1中示出的实施变型。
当然，对在TO壳体和印制电路板之间的间隙用具有低介电常数的材料进行的前述填充都可以在所有于本申请中所描述的实施变型中实施。
本发明实现了TO基座的简单的设计方案，其也可以应用于高带宽。这种装备好的TO基座尤其可以应用于纤维光学的以太网或光纤通道网络。
附图标记列表
1  TO壳体
2  基座
3  联接线路
4  其它线路
5  器件
6  板
7  焊线
8  穿通部
9  填料
10  电联接接头
11  凸出部
12  柔性的印制电路板
13  触点
14  板
15  隔板
16  承载板
17  放大器组件
18  光电二极管
19  焊线

Claims (15)

1.一种TO壳体（1），其包括基座（2），所述基座用于容纳包括接收或发射二极管的、用于传输数据的器件（5），其中，所述器件（5）借助焊线（7）与联接线路（3）连接，所述联接线路在穿通部（8）中导引穿过所述基座（2）并借助填料（9）相对于所述基座（2）绝缘且保持在所述基座（2）内，
其特征在于，为了缩短所述焊线（7），至少一条联接线路（3）在所述器件那侧
相对于所述穿通部（8）在横截面上扩大、不对称地布置在所述穿通部（8）中和/或弯折地构造
和/或所述包括接收或发射二极管的器件（5）伸入所述穿通部（8）的区域中，
其中，为了至少部分地均衡由此产生的电容提高，至少一条联接线路（3）在联接接头侧凸出于所述穿通部（8）。
2.按权利要求1所述的TO壳体（1），其中，与所述联接线路连接的印制电路板（12）与所述基座（2）相间隔，并且其中，所述联接线路在凸出部（11）的区域中布置在所述印制电路板（12）和所述基座之间的气隙内。
3.按权利要求2所述的TO壳体（1），其特征在于，所述填料（9）是玻璃填料，并且所述包括接收或发射二极管的器件（5）构造成芯片。
4.按前述权利要求任一项所述的TO壳体（1），其特征在于，所述TO壳体配备有接收或发射二极管且具有在30Ω和120Ω之间的视在电阻。
5.按前述权利要求任一项所述的TO壳体（1），其特征在于，电联接接头（10）与柔性的印制电路板（12）连接。
6.按前述权利要求任一项所述的TO壳体（1），其特征在于，所述联接线路（3）凸出所述穿通部（8）0.1mm至3mm，优选0.125mm至2mm，特别优选0.15mm至1mm。
7.按前述权利要求任一项所述的TO壳体，其特征在于，所述TO壳体具有在0.5mm和2mm之间的高度。
8.按前述权利要求任一项所述的TO壳体（1），其特征在于，所述穿通部（8）的横截面朝着发射或接收二极管那侧的方向逐渐变小，尤其是锥形地或阶梯状地逐渐变小。
9.按前述权利要求任一项所述的TO壳体（1），其特征在于，所述壳体配备有接收或发射二极管，其中，所述焊线（7）长度小于1mm，优选小于0.5mm，特别优选小于0.25mm。
10.按前述权利要求任一项所述的已装备好的TO壳体（1）的用于以20GBit/s之上的数据传输率传输数据的应用。
11.一种TO壳体（1），尤其是按前述权利要求任一项所述的TO壳体，其包括基座（2），所述基座用于容纳包括接收或发射二极管的、用于传输数据的器件（5），其中，所述器件（5）借助焊线（7）与联接线路（3）连接，所述联接线路在穿通部（8）中导引穿过所述基座（2）并借助填料（9）相对于所述基座（2）绝缘且保持在所述基座（2）中，其中，为所述焊线配属有电感Lb并为所述穿通部（8）中的联接线路配属有电容Cd，
其特征在于，通过所述联接线路超出所述穿通部（8）的配属有电感Lü的凸出部（11）形成了Lb-Cd-Lü电路。
12.按权利要求11所述的TO壳体，其特征在于，所述Lb-Cd-Lü电路具有高频范围内在30Ω和80Ω之间，优选在40Ω和60Ω之间的视在电阻。
13.按权利要求12所述的TO壳体，其特征在于，Lb在80pH和300pH之间，Cd在0.065pF和0.024pF之间和/或Lü在80pH和300pH之间。
14.一种用于制造TO壳体（1），尤其是按前述权利要求任一项所述的TO壳体的方法，其包括下列步骤：
提供用于容纳包括接收或发射二极管的、用于传输数据的器件（5）的基座（2）；
借助焊线（7）将包括接收或发射二极管的器件（5）与联接线路（3）连接；
其中，将所述联接线路（3）在穿通部（8）中导引穿过所述基座（2）并借助填料（9）灌封在所述基座（2）中，
其特征在于，为了缩短所述焊线（7），将至少一条联接线路在所述器件（5）那侧相对于所述穿通部（8）在横截面上扩大、不对称地布置在所述穿通部（8）中和/或弯折地构造
和/或将所述器件（5）伸入所述穿通部（8）的区域中地布置，
其中，为了至少部分地均衡由此产生的电容提高，使至少一条联接线路（3）在联接接头侧凸出于所述穿通部（8）。
15.一种TO壳体（1），其包括基座（2），所述基座用于容纳包括接收或发射二极管的、用于传输数据的器件（5），其中，所述器件（5）借助焊线（7）与联接线路（3）连接，所述联接线路在穿通部（8）中导引穿过所述基座（2）并借助填料（9）相对于所述基座（2）绝缘且保持在所述基座（2）内，
其特征在于，为了缩短所述焊线（7），至少一条联接线路（3）在所述器件那侧
相对于所述穿通部（8）在横截面上扩大、不对称地布置在所述穿通部（8）中和/或弯折地构造
和/或所述包括接收或发射二极管的器件（5）伸入所述穿通部（8）的区域中。
CN201410022616.9A 2013-01-18 2014-01-17 To壳体及其制造方法 Active CN103943574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013100510.1 2013-01-18
DE102013100510 2013-01-18

Publications (2)

Publication Number Publication Date
CN103943574A true CN103943574A (zh) 2014-07-23
CN103943574B CN103943574B (zh) 2017-11-17

Family

ID=51064363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410022616.9A Active CN103943574B (zh) 2013-01-18 2014-01-17 To壳体及其制造方法

Country Status (6)

Country Link
US (1) US9159634B2 (zh)
JP (2) JP5881752B2 (zh)
KR (1) KR101640298B1 (zh)
CN (1) CN103943574B (zh)
DE (1) DE102013114547B4 (zh)
TW (1) TWI580003B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732691A (zh) * 2017-04-24 2018-11-02 日本奥兰若株式会社 光组件、光模块、以及光传输装置
CN110867722A (zh) * 2018-08-27 2020-03-06 肖特股份有限公司 具有由玻璃制成的馈通件的to封装件
CN112005455A (zh) * 2018-04-19 2020-11-27 索尼半导体解决方案公司 半导体激光驱动装置及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715601B2 (ja) * 2016-01-08 2020-07-01 新光電気工業株式会社 光半導体素子用パッケージ
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
DE102017123342A1 (de) 2017-10-09 2019-04-11 Schott Ag TO-Gehäuse mit hoher Reflexionsdämpfung
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
JP7245620B2 (ja) * 2018-08-03 2023-03-24 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
JP7249745B2 (ja) * 2018-08-03 2023-03-31 日本ルメンタム株式会社 光サブアッセンブリ及び光モジュール
DE102018120895A1 (de) * 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss
JP7240160B2 (ja) * 2018-12-11 2023-03-15 新光電気工業株式会社 ステム
JP7027578B2 (ja) * 2018-12-26 2022-03-01 京セラ株式会社 配線基体、電子部品収納用パッケージおよび電子装置
JP7398877B2 (ja) * 2019-04-18 2023-12-15 新光電気工業株式会社 半導体装置用ステム及び半導体装置
JP7209837B2 (ja) * 2019-07-02 2023-01-20 三菱電機株式会社 半導体レーザ装置
DE102021104885A1 (de) 2020-03-04 2021-09-09 Schott Ag Sockel und Gehäuse mit integriertem Kühler für elektronische Bauelemente
KR102495148B1 (ko) * 2020-11-30 2023-02-07 주식회사 오이솔루션 To-can 타입 반도체 패키지를 위한 임피던스 신호선의 구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194601A1 (en) * 2001-04-17 2005-09-08 Ryoma Suenaga Light emitting device
US20060192221A1 (en) * 2002-08-16 2006-08-31 Jds Uniphase Corporation Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth
CN1983590A (zh) * 2005-11-10 2007-06-20 三星电子株式会社 高亮度发光二极管和使用其的液晶显示装置
JP2007227724A (ja) * 2006-02-24 2007-09-06 Mitsubishi Electric Corp 半導体発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951011A (en) 1986-07-24 1990-08-21 Harris Corporation Impedance matched plug-in package for high speed microwave integrated circuits
JPH0287559A (ja) * 1988-09-26 1990-03-28 Hitachi Ltd 半導体ケース
JPH05343117A (ja) * 1992-06-05 1993-12-24 Shinko Electric Ind Co Ltd 電子部品用ガラス端子
JPH11231173A (ja) 1998-02-12 1999-08-27 Fujitsu Ltd 高速動作可能な光デバイス
JP3509070B2 (ja) * 2000-08-11 2004-03-22 松下電器産業株式会社 パッケージを用いた電子装置
DE10221706B4 (de) 2002-05-16 2006-04-20 Schott Ag TO-Gehäuse für Hochfrequenzanwendungen
JP3990674B2 (ja) * 2004-02-10 2007-10-17 日本オプネクスト株式会社 光送信機
JP4923542B2 (ja) * 2005-11-30 2012-04-25 三菱電機株式会社 光素子用ステムとこれを用いた光半導体装置
JP4970837B2 (ja) * 2006-04-25 2012-07-11 日本オプネクスト株式会社 受光素子モジュール
JP2008130834A (ja) 2006-11-21 2008-06-05 Mitsubishi Electric Corp 光モジュール
JP2009054982A (ja) * 2007-07-27 2009-03-12 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5380724B2 (ja) 2008-03-27 2014-01-08 新光電気工業株式会社 光半導体素子用パッケージ及びその製造方法
JP5409432B2 (ja) * 2010-02-23 2014-02-05 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5616178B2 (ja) 2010-09-16 2014-10-29 京セラ株式会社 電子部品搭載用パッケージおよび通信用モジュール
JP5703522B2 (ja) * 2010-09-30 2015-04-22 セイコーインスツル株式会社 パッケージ、パッケージ製造方法、圧電振動子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194601A1 (en) * 2001-04-17 2005-09-08 Ryoma Suenaga Light emitting device
US20060192221A1 (en) * 2002-08-16 2006-08-31 Jds Uniphase Corporation Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth
CN1983590A (zh) * 2005-11-10 2007-06-20 三星电子株式会社 高亮度发光二极管和使用其的液晶显示装置
JP2007227724A (ja) * 2006-02-24 2007-09-06 Mitsubishi Electric Corp 半導体発光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108732691A (zh) * 2017-04-24 2018-11-02 日本奥兰若株式会社 光组件、光模块、以及光传输装置
CN112005455A (zh) * 2018-04-19 2020-11-27 索尼半导体解决方案公司 半导体激光驱动装置及其制造方法
US11962123B2 (en) 2018-04-19 2024-04-16 Sony Semiconductor Solutions Corporation Semiconductor laser drive device and method of manufacturing the same
CN112005455B (zh) * 2018-04-19 2024-06-04 索尼半导体解决方案公司 半导体激光驱动装置及其制造方法
CN110867722A (zh) * 2018-08-27 2020-03-06 肖特股份有限公司 具有由玻璃制成的馈通件的to封装件
CN110867722B (zh) * 2018-08-27 2021-08-17 肖特股份有限公司 具有由玻璃制成的馈通件的to封装件

Also Published As

Publication number Publication date
KR20140093623A (ko) 2014-07-28
JP5881752B2 (ja) 2016-03-09
TWI580003B (zh) 2017-04-21
US20140217570A1 (en) 2014-08-07
DE102013114547A1 (de) 2014-07-24
JP2014138190A (ja) 2014-07-28
TW201438184A (zh) 2014-10-01
DE102013114547B4 (de) 2020-01-16
KR101640298B1 (ko) 2016-07-15
JP2016103657A (ja) 2016-06-02
CN103943574B (zh) 2017-11-17
US9159634B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
CN103943574A (zh) To壳体及其制造方法
US9980379B2 (en) Optical module
TWI606778B (zh) 具有電氣隔離且具有介電傳輸媒介的ｅｈｆ通訊
US10277271B2 (en) Optical module
US11456393B2 (en) Optical module
US8558645B2 (en) Apparatus for improving transmission bandwidth
US9900991B2 (en) Flexible printed circuit board for optical module
KR102041645B1 (ko) 전력반도체 모듈
US9588313B2 (en) Optical device package and optical device apparatus
US9502745B2 (en) Flexible substrate having a microstrip line connected to a connection portion with a specified conductor pattern
JP2009004460A (ja) 光通信モジュールおよび配線パタンの形成方法
EP3279938A1 (en) Semiconductor device
US8008761B2 (en) Optical semiconductor apparatus
US11317513B2 (en) Optical module
CN217484550U (zh) 一种光模块及激光组件
US6832049B1 (en) Optical Module
CN115933070A (zh) 一种光模块及激光组件
CN205723534U (zh) 电子器件
US9431568B2 (en) Optical receiver method and apparatus
CN103730446B (zh) 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法
CN218957705U (zh) 晶体管外形壳体
WO2024093058A1 (zh) 光模块
CN115933069A (zh) 一种光模块及激光组件
CN118033828A (zh) 一种光模块
JP2002057266A (ja) プラスチックのパッケージングを有する電気構成部品または光電気構成部品、およびそのような構成部品の端末リード線のインピーダンスを変更するための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant