JPWO2004082019A1 - プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール - Google Patents
プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール Download PDFInfo
- Publication number
- JPWO2004082019A1 JPWO2004082019A1 JP2005503493A JP2005503493A JPWO2004082019A1 JP WO2004082019 A1 JPWO2004082019 A1 JP WO2004082019A1 JP 2005503493 A JP2005503493 A JP 2005503493A JP 2005503493 A JP2005503493 A JP 2005503493A JP WO2004082019 A1 JPWO2004082019 A1 JP WO2004082019A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor plate
- conductor
- electrode
- ground
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 223
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 267
- 210000002105 tongue Anatomy 0.000 claims description 198
- 239000004065 semiconductor Substances 0.000 claims description 118
- 239000013307 optical fiber Substances 0.000 claims description 28
- 229920003002 synthetic resin Polymers 0.000 claims description 27
- 239000000057 synthetic resin Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 238000010292 electrical insulation Methods 0.000 claims description 4
- 230000000762 glandular Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 description 28
- 230000006866 deterioration Effects 0.000 description 16
- 238000007747 plating Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 150000002843 nonmetals Chemical class 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007526 fusion splicing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4277—Protection against electromagnetic interference [EMI], e.g. shielding means
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/38—Mechanical coupling means having fibre to fibre mating means
- G02B6/3807—Dismountable connectors, i.e. comprising plugs
- G02B6/3873—Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
- G02B6/3885—Multicore or multichannel optical connectors, i.e. one single ferrule containing more than one fibre, e.g. ribbon type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09754—Connector integrally incorporated in the PCB or in housing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10121—Optical component, e.g. opto-electronic component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Dispersion Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板（１０ａ）と、複数の導体板上及び／又は複数の導体板を跨いで形成された絶縁層（１０ｂ）と、絶縁層上に形成された複数の配線パターン（１０ｄ）とを有し、複数の導体板の少なくとも１つの導体板が、複数の配線パターンの少なくとも１つとビアホール（１１ａ）によって電気的に接続されているプリント配線基板（１０）、その製造方法、プリント配線基板を用いたリードフレームパッケージおよび光モジュール。
Description
この発明は、プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュールに関するものである。
従来、半導体装置には、搭載した半導体素子と配線パターンとの間をボンディングワイヤで接続し、樹脂封止したものが知られている（例えば、特許第２５２８１９２号公報参照。）。また、フィルム本体の表面に形成された配線パターンの端部がフィルム本体から突出してコンタクトピンとされるコンタクトプローブにおいては、フォトレジスト層を形成して配線パターンを形成すること、配線パターンとコンタクトピンをビアホールで電気的に接続すること、ビアホールを設けるスペースを確保することが知られている（例えば、特開２００１−１９４３８７号公報参照。）。
このような半導体装置のうち、例えば、第２２図に示す光モジュール１は、リードフレームパッケージ５、中間部材７ａ及び搭載ブロック８を有し、これらの構成部品をボンディングワイヤＷで接続した後、電気絶縁性の合成樹脂で封止し、光ファイバ９ａを有するフェルール９と一体化して製品とされる。
このとき、リードフレームパッケージ５は、プリント配線基板（ＰＷＢ：Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）２とリードフレーム３とが合成樹脂４でモールドされている。一方、プリント配線基板２は、所定形状に成形された導体板２ａ上に絶縁層２ｂと導体層からなる微細な配線パターン２ｄとを順次形成したマイクロストリップライン構造を有し、搭載した半導体素子（電子回路素子）６と配線パターン２ｄとの間がボンディングワイヤＷで接続されている。また、搭載ブロック８には、シリコン基板８ａ上に基板面に対して垂直方向に光が入出射する光半導体素子８ｂ、例えば、プレーナ型の受発光素子（ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ），プレーナＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ））が設けられている。プリント配線基板２は、マイクロストリップライン構造を採用することによって、光モジュール１におけるインピーダンス整合を図り、信号伝送特性の劣化を抑えるようにしている。
ところで、光モジュール１において構成部品の間をボンディングワイヤＷで接続すると、マイクロストリップライン構造のプリント配線基板２を用いているにも拘わらず、ボンディングワイヤＷの長さに起因したインダクタンスの影響により高周波信号の伝送特性が劣化する上、加工工数が多くなるという問題があった。また、リードフレームパッケージ５を構成するプリント配線基板２とリードフレーム３、及びリードフレームパッケージ５と共に用いられる中間部材７ａを、個々に製造してから組立てられていることから製造コストが嵩み、光モジュール１も高価になってしまうという問題があった。
また、従来の光モジュール１においては、プレーナ型の受発光素子８ｂが搭載ブロック８の第１の面８ａ１に固定され、第１の面８ａ１と垂直な面８ａ２において、中間部材７ａ上に固定されている。導体板７ｂの先端部は、搭載ブロック８の第１の面８ａ１との間でワイヤボンディングの作業を容易にするため、中間部材７ａの端面に沿って下方に垂直に折り曲げられ、この曲げられた部分に、ボンディングワイヤＷの一端がボンディングされている。このため、中間部材７ａの製造コストが高くなるという問題もあった。
この発明は、上述した問題点を解消するため、ワイヤボンディングの個所を少なくしてボンディングワイヤの長さに起因した信号伝送特性の劣化を抑え、また、搭載されるプレーナ型の光半導体素子との間のワイヤボンディング作業を容易に行うことができ、かつ、安価に製造可能なプリント配線基板、その製造方法、リードフレームパッケージおよび光モジュールを提供することを目的とする。
このような半導体装置のうち、例えば、第２２図に示す光モジュール１は、リードフレームパッケージ５、中間部材７ａ及び搭載ブロック８を有し、これらの構成部品をボンディングワイヤＷで接続した後、電気絶縁性の合成樹脂で封止し、光ファイバ９ａを有するフェルール９と一体化して製品とされる。
このとき、リードフレームパッケージ５は、プリント配線基板（ＰＷＢ：Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ）２とリードフレーム３とが合成樹脂４でモールドされている。一方、プリント配線基板２は、所定形状に成形された導体板２ａ上に絶縁層２ｂと導体層からなる微細な配線パターン２ｄとを順次形成したマイクロストリップライン構造を有し、搭載した半導体素子（電子回路素子）６と配線パターン２ｄとの間がボンディングワイヤＷで接続されている。また、搭載ブロック８には、シリコン基板８ａ上に基板面に対して垂直方向に光が入出射する光半導体素子８ｂ、例えば、プレーナ型の受発光素子（ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ），プレーナＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ））が設けられている。プリント配線基板２は、マイクロストリップライン構造を採用することによって、光モジュール１におけるインピーダンス整合を図り、信号伝送特性の劣化を抑えるようにしている。
ところで、光モジュール１において構成部品の間をボンディングワイヤＷで接続すると、マイクロストリップライン構造のプリント配線基板２を用いているにも拘わらず、ボンディングワイヤＷの長さに起因したインダクタンスの影響により高周波信号の伝送特性が劣化する上、加工工数が多くなるという問題があった。また、リードフレームパッケージ５を構成するプリント配線基板２とリードフレーム３、及びリードフレームパッケージ５と共に用いられる中間部材７ａを、個々に製造してから組立てられていることから製造コストが嵩み、光モジュール１も高価になってしまうという問題があった。
また、従来の光モジュール１においては、プレーナ型の受発光素子８ｂが搭載ブロック８の第１の面８ａ１に固定され、第１の面８ａ１と垂直な面８ａ２において、中間部材７ａ上に固定されている。導体板７ｂの先端部は、搭載ブロック８の第１の面８ａ１との間でワイヤボンディングの作業を容易にするため、中間部材７ａの端面に沿って下方に垂直に折り曲げられ、この曲げられた部分に、ボンディングワイヤＷの一端がボンディングされている。このため、中間部材７ａの製造コストが高くなるという問題もあった。
この発明は、上述した問題点を解消するため、ワイヤボンディングの個所を少なくしてボンディングワイヤの長さに起因した信号伝送特性の劣化を抑え、また、搭載されるプレーナ型の光半導体素子との間のワイヤボンディング作業を容易に行うことができ、かつ、安価に製造可能なプリント配線基板、その製造方法、リードフレームパッケージおよび光モジュールを提供することを目的とする。
本発明にかかるプリント配線基板は、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層と、前記絶縁層上に形成された複数の配線パターンと、を有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されていることを特徴とする。
この発明によれば、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難く、かつ、安価に製造可能なプリント配線基板が提供される。ここにおいて、複数の配線パターンは、複数の導体板の１つの導体板をグランドとして有するマイクロストリップラインとして形成されたものであっても、あるいは複数の導体板の１つの導体板をグランドとして有し、このグランドに接続されたグランド用配線パターンが２つの信号伝送路間に配置されたグランド付きコプレーナ型の伝送路であってもよい。
また、本発明にかかるプリント配線基板は、上記の発明において、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含むことを特徴とする。
また、本発明にかかるプリント配線基板は、上記の発明において、前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されていることを特徴とする。
また、本発明にかかるプリント配線基板は、上記の発明において、前記リード部は、隣接する２つの信号用リードの間に少なくとも１つのグランド用リードが配置され、前記少なくとも１つのグランド用リードは、前記配線部の導体板から一体的に形成され、かつ、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続されていることを特徴とする。
これにより、プリント配線基板は、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に遮蔽される。このため、プリント配線基板は、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるプリント配線基板は、上記の発明において、前記プリント配線基板は、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されていることを特徴とする。
これにより、プリント配線基板は、配線部の配線パターンと、外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難く、かつ、マルチチャンネル光半導体素子（例えば、アレイレーザダイオード，アレイフォトダイオード等）を使用する場合における各チャンネル毎の配線パターンを、各チャンネルに対応した電極舌片として、外部回路接続用のリードと同時に作製することができるため、安価に製造可能なプリント配線基板が提供される。ここにおいて、複数の配線パターンは、配線部の導体板をグランドとして有するマイクロストリップラインとして形成されたものであっても、あるいは配線部の導体板をグランドとして有し、このグランドに接続されたグランド用配線パターンが２つの信号伝送路間に配置されたグランド付きコプレーナ型の伝送路であってもよい。
また、本発明にかかるプリント配線基板は、上記の発明において、前記搭載部は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に少なくとも一つのグランド用電極舌片が配置され、この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、プリント配線基板は、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に遮蔽される。このため、プリント配線基板は、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるプリント配線基板の製造方法は、導体板と、この導体板上に積層された絶縁層と、この絶縁層上に形成された導体層とからなる基板を準備する第１の工程と、少なくとも前記導体層の所定部をエッチング又は／及びレーザ加工して前記複数の配線パターンを形成する第２の工程と、前記導体板をエッチングして複数の導体板に分離し、分離された前記複数の導体板を跨ぐ位置に前記絶縁層と配線パターンとを残す第３の工程と、前記複数の配線パターンの少なくとも１つを、分離された前記複数の導体板の少なくとも１つの導体板とビアホールを介して電気的に接続する第４の工程と、を有することを特徴とする。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記導体板を複数に分離することにより、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを形成することを特徴とする。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記リード部の導体板を、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離し、前記所定数の信号用リードを、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続する工程を含むことを特徴とする。
これにより、プリント配線基板の製造方法は、導体板とこの導体板上に積層された絶縁層とこの絶縁層上に形成された導体層とからなる基板から、所定の配線パターンを形成したプリント配線基板を、外部回路接続用のリードと同時に、かつ、単一の基板から形成することができる。また、リードと各配線パターンとがビアホールを介して接続されるので、これらの間のワイヤボンディングが不要となり、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難いプリント配線基板が提供される。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、隣接する２つの信号用リードの間に配置され、前記配線部の導体板から形成すると共に、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続される少なくとも１つのグランド用リードを形成する工程を含むことを特徴とする。
これにより、プリント配線基板の製造方法は、プリント配線基板に信号用リードとグランド用リードとを同時に形成することができる。また、隣接する信号用リード間に、配線部側の第２の部分からリード部側の第１の部分に連続して延びる導体板からなるグランド用リードを一体的に形成することができるため、プリント配線基板は、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に電磁遮蔽される。このため、本発明によって製造されたプリント配線基板は、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記リード部及び配線部と共に、分離された前記複数の導体板の更に他の１つを有し、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を形成し、該搭載部の導体板を、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離して対応する電極パターンと共に前記複数の信号用電極舌片とする共に、前記信号用導体板舌片を、ビアホールによってそれぞれ対応する前記電極パターンと電気的に接続する工程を含むことを特徴とする。
これにより、プリント配線基板の製造方法は、マルチチャンネル光半導体素子に電気的に接続される各チャンネル毎の電極パターンを、各チャンネルに対応して分離された電極舌片上に形成し、また、この電極舌片を、外部回路接続用のリードと同時に作製することができるため、マルチチャンネル光半導体素子を使用する場合におけるプリント配線基板が安価に製造できる。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に配置される少なくとも一つのグランド用電極舌片を形成する工程を含み、この少なくとも一つのグランド用電極舌片は、エッチング又は／及びレーザ加工によって形成され、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、プリント配線基板の製造方法は、プリント配線基板に信号用電極舌片とグランド用電極舌片とを同時に形成することができる。また、信号用電極舌片間に、配線部側の第２の部分から搭載部側の第３の部分に連続して延びる導体板からなるグランド用電極舌片を一体的に形成することができるため、プリント配線基板は、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に電磁遮蔽される。このため、製造されたプリント配線基板は、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるリードフレームパッケージは、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層と、前記絶縁層上に形成された複数の配線パターンと、前記複数の導体板の少なくとも１つの導体板の下面をモールドする電気絶縁性の合成樹脂と、を有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されていることを特徴とする。
また、本発明にかかるリードフレームパッケージは、上記の発明において、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含むことを特徴とする。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、配線部の配線パターンと、外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受け難く、かつ、安価に製造可能なリードフレームパッケージが提供される。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記リード部は、隣接する２つの信号用リードの間に少なくとも１つのグランド用リードが配置され、前記少なくとも１つのグランド用リードは、前記配線部の導体板から一体的に形成され、かつ、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、信号用リード間に、配線部側からリード部側に連続して延びる導体板から一体的に形成されたグランド用リードが配置されているため、リードフレームパッケージは、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に電磁遮蔽される。このため、リードフレームパッケージは、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となる。このため、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難く、かつ、マルチチャンネル光半導体素子（例えば、アレイレーザダイオード，アレイフォトダイオード等）を使用する場合における各チャンネル毎の配線パターンを、各チャンネルに対応した電極舌片として、外部回路接続用のリードと一体的に作製することができるので、安価に製造可能なリードフレームパッケージが提供される。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に配置される少なくとも一つのグランド用電極舌片を有し、この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、信号用電極舌片間に、配線部側から搭載部側に連続して延びる導体板から一体的に形成されたグランド用電極舌片が配置されているため、リードフレームパッケージは、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に電磁遮蔽される。このため、リードフレームパッケージは、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層及び前記絶縁層上に形成された複数の配線パターンを有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されているプリント配線基板と、前記複数の導体板の少なくとも１つの導体板の下面を被包する電気絶縁性の合成樹脂モールドケースと、前記配線パターンに電気的に接続された光半導体素子と、前記光半導体素子に光結合した光ファイバと、を有することを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記プリント配線基板は、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含むことを特徴とする。
これにより、光モジュールは、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となる。このため、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受け難く、かつ、安価に製造可能な光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されていることを特徴とする。
これにより、光モジュールは、信号用リード間に、配線部側からリード部側に連続して延びる導体板から一体的に形成されたグランド用リードが配置されているため、光モジュールは、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に電磁遮蔽される。従って、光モジュールは、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、上記の発明において、前記配線部もしくはグランド部に少なくとも一つの電子回路素子が実装され、この電子回路素子と前記配線部もしくはグランド部がワイヤボンディングにより接続されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記配線部に少なくとも一つの電子回路素子が固定或いは接続されていることを特徴とし、前記電子回路素子は、前記配線部にフリップチップボンディングにより固定或いは接続されていることを特徴とする。
これにより、電子回路素子との間にワイヤボンディングを使用する必要がなく、信号伝送特性の劣化が抑制又は防止可能な光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記プリント配線基板は、前記リード部と所定の前記配線パターンとが電気的に接続され、前記光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されていることを特徴とする。
これにより、光モジュールは、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受け難く、かつ、マルチチャンネル光半導体素子（例えば、アレイレーザダイオード，アレイフォトダイオード等）を使用する場合における各チャンネル毎の配線パターンを、各チャンネルに対応した電極舌片として、外部回路接続用のリードと一体的に作製することができる。このため、マルチチャンネル光半導体素子を実装するための中間部材を別途準備する必要がなくなり、安価に製造可能な光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記搭載部は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に少なくとも一つのグランド用電極舌片が配置され、この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、光モジュールは、信号用電極舌片間に、配線部側から搭載部側に連続して延びる導体板から一体的に形成されたグランド用電極舌片が配置されているため、光モジュールは、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に電磁遮蔽される。このため、光モジュールは、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、上記の発明において、前記マルチチャンネル光半導体素子はプレーナ型であって、搭載ブロックの第１の面に固定され、この搭載ブロックは、前記第１の面と交差する第２の面を有し、該第２の面が前記プリント配線基板に向かい合うように接合された状態で前記プリント配線基板上部に固定されており、前記マルチチャンネル光半導体素子の各チャンネルは、対応する前記電極舌片の導体板の端面に直接ボンディングされた少なくとも１本のワイヤを介して対応する前記電極舌片に電気的に接続されていることを特徴とする。
これにより、光モジュールは、プレーナ型のマルチチャンネル光半導体素子と配線パターンとのワイヤボンディングによる接続を容易に行うことができる光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記マルチチャンネル光半導体素子はプレーナ型であって、搭載ブロックの第１の面に固定され、この搭載ブロックは、前記第１の面と交差する第２の面及び前記第１の面と前記第２の面とに連続して形成された配線パターンを有し、該搭載ブロックの第２の面の配線パターンが、前記プリント配線基板の搭載部の配線パターンと接触した状態で前記プリント配線基板に固定されていることを特徴とする。
これにより、ワイヤボンディングの個所を少なくした光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記配線部に少なくとも一つの電子回路素子が固定或いは接続されていることを特徴とし、前記電子回路素子は、前記配線部にフリップチップボンディングにより固定或いは接続されていることを特徴とする。
これにより、光モジュールは、電子回路素子とプリント配線基板との間にワイヤボンディングを使用する必要がなく、信号伝送特性の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、上記の発明において、前記光半導体素子は、所定位置に２次元方向に複数配置されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記電子回路素子と少なくとも１つの前記光半導体素子とを有し、前記電子回路素子の少なくとも１つの電極と、所定の前記配線パターンとが半田バンプを介して電気的に接続されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層及び前記絶縁層上に形成された複数の配線パターンとを有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されているプリント配線基板と、前記複数の導体板の少なくとも１つの導体板が固定され、前記複数の導体板と少なくとも電気的に接する個所が電気絶縁性を有する固定部材と、前記配線パターンに電気的に接続された光半導体素子と、前記光半導体素子に光結合した光ファイバと、を有することを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記固定部材を設置する底板を有し、前記固定部材と前記底板との間には温度制御素子が配置されることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記光半導体素子は、所定位置に２次元方向に複数配置されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記電子回路素子と少なくとも１つの前記光半導体素子とを有し、前記電子回路素子の少なくとも１つの電極と、所定の前記配線パターンとが半田バンプを介して電気的に接続されていることを特徴とする。
この発明によれば、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難く、かつ、安価に製造可能なプリント配線基板が提供される。ここにおいて、複数の配線パターンは、複数の導体板の１つの導体板をグランドとして有するマイクロストリップラインとして形成されたものであっても、あるいは複数の導体板の１つの導体板をグランドとして有し、このグランドに接続されたグランド用配線パターンが２つの信号伝送路間に配置されたグランド付きコプレーナ型の伝送路であってもよい。
また、本発明にかかるプリント配線基板は、上記の発明において、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含むことを特徴とする。
また、本発明にかかるプリント配線基板は、上記の発明において、前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されていることを特徴とする。
また、本発明にかかるプリント配線基板は、上記の発明において、前記リード部は、隣接する２つの信号用リードの間に少なくとも１つのグランド用リードが配置され、前記少なくとも１つのグランド用リードは、前記配線部の導体板から一体的に形成され、かつ、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続されていることを特徴とする。
これにより、プリント配線基板は、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に遮蔽される。このため、プリント配線基板は、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるプリント配線基板は、上記の発明において、前記プリント配線基板は、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されていることを特徴とする。
これにより、プリント配線基板は、配線部の配線パターンと、外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難く、かつ、マルチチャンネル光半導体素子（例えば、アレイレーザダイオード，アレイフォトダイオード等）を使用する場合における各チャンネル毎の配線パターンを、各チャンネルに対応した電極舌片として、外部回路接続用のリードと同時に作製することができるため、安価に製造可能なプリント配線基板が提供される。ここにおいて、複数の配線パターンは、配線部の導体板をグランドとして有するマイクロストリップラインとして形成されたものであっても、あるいは配線部の導体板をグランドとして有し、このグランドに接続されたグランド用配線パターンが２つの信号伝送路間に配置されたグランド付きコプレーナ型の伝送路であってもよい。
また、本発明にかかるプリント配線基板は、上記の発明において、前記搭載部は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に少なくとも一つのグランド用電極舌片が配置され、この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、プリント配線基板は、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に遮蔽される。このため、プリント配線基板は、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるプリント配線基板の製造方法は、導体板と、この導体板上に積層された絶縁層と、この絶縁層上に形成された導体層とからなる基板を準備する第１の工程と、少なくとも前記導体層の所定部をエッチング又は／及びレーザ加工して前記複数の配線パターンを形成する第２の工程と、前記導体板をエッチングして複数の導体板に分離し、分離された前記複数の導体板を跨ぐ位置に前記絶縁層と配線パターンとを残す第３の工程と、前記複数の配線パターンの少なくとも１つを、分離された前記複数の導体板の少なくとも１つの導体板とビアホールを介して電気的に接続する第４の工程と、を有することを特徴とする。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記導体板を複数に分離することにより、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを形成することを特徴とする。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記リード部の導体板を、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離し、前記所定数の信号用リードを、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続する工程を含むことを特徴とする。
これにより、プリント配線基板の製造方法は、導体板とこの導体板上に積層された絶縁層とこの絶縁層上に形成された導体層とからなる基板から、所定の配線パターンを形成したプリント配線基板を、外部回路接続用のリードと同時に、かつ、単一の基板から形成することができる。また、リードと各配線パターンとがビアホールを介して接続されるので、これらの間のワイヤボンディングが不要となり、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難いプリント配線基板が提供される。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、隣接する２つの信号用リードの間に配置され、前記配線部の導体板から形成すると共に、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続される少なくとも１つのグランド用リードを形成する工程を含むことを特徴とする。
これにより、プリント配線基板の製造方法は、プリント配線基板に信号用リードとグランド用リードとを同時に形成することができる。また、隣接する信号用リード間に、配線部側の第２の部分からリード部側の第１の部分に連続して延びる導体板からなるグランド用リードを一体的に形成することができるため、プリント配線基板は、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に電磁遮蔽される。このため、本発明によって製造されたプリント配線基板は、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記リード部及び配線部と共に、分離された前記複数の導体板の更に他の１つを有し、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を形成し、該搭載部の導体板を、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離して対応する電極パターンと共に前記複数の信号用電極舌片とする共に、前記信号用導体板舌片を、ビアホールによってそれぞれ対応する前記電極パターンと電気的に接続する工程を含むことを特徴とする。
これにより、プリント配線基板の製造方法は、マルチチャンネル光半導体素子に電気的に接続される各チャンネル毎の電極パターンを、各チャンネルに対応して分離された電極舌片上に形成し、また、この電極舌片を、外部回路接続用のリードと同時に作製することができるため、マルチチャンネル光半導体素子を使用する場合におけるプリント配線基板が安価に製造できる。
また、本発明にかかるプリント配線基板の製造方法は、上記の発明において、前記第３の工程は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に配置される少なくとも一つのグランド用電極舌片を形成する工程を含み、この少なくとも一つのグランド用電極舌片は、エッチング又は／及びレーザ加工によって形成され、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、プリント配線基板の製造方法は、プリント配線基板に信号用電極舌片とグランド用電極舌片とを同時に形成することができる。また、信号用電極舌片間に、配線部側の第２の部分から搭載部側の第３の部分に連続して延びる導体板からなるグランド用電極舌片を一体的に形成することができるため、プリント配線基板は、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に電磁遮蔽される。このため、製造されたプリント配線基板は、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるリードフレームパッケージは、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層と、前記絶縁層上に形成された複数の配線パターンと、前記複数の導体板の少なくとも１つの導体板の下面をモールドする電気絶縁性の合成樹脂と、を有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されていることを特徴とする。
また、本発明にかかるリードフレームパッケージは、上記の発明において、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含むことを特徴とする。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、配線部の配線パターンと、外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受け難く、かつ、安価に製造可能なリードフレームパッケージが提供される。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記リード部は、隣接する２つの信号用リードの間に少なくとも１つのグランド用リードが配置され、前記少なくとも１つのグランド用リードは、前記配線部の導体板から一体的に形成され、かつ、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、信号用リード間に、配線部側からリード部側に連続して延びる導体板から一体的に形成されたグランド用リードが配置されているため、リードフレームパッケージは、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に電磁遮蔽される。このため、リードフレームパッケージは、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となる。このため、ボンディングワイヤの長さに起因した信号伝送特性の制限を受け難く、かつ、マルチチャンネル光半導体素子（例えば、アレイレーザダイオード，アレイフォトダイオード等）を使用する場合における各チャンネル毎の配線パターンを、各チャンネルに対応した電極舌片として、外部回路接続用のリードと一体的に作製することができるので、安価に製造可能なリードフレームパッケージが提供される。
また、本発明にかかるリードフレームパッケージは、上記の発明において、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に配置される少なくとも一つのグランド用電極舌片を有し、この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、リードフレームパッケージは、信号用電極舌片間に、配線部側から搭載部側に連続して延びる導体板から一体的に形成されたグランド用電極舌片が配置されているため、リードフレームパッケージは、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に電磁遮蔽される。このため、リードフレームパッケージは、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層及び前記絶縁層上に形成された複数の配線パターンを有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されているプリント配線基板と、前記複数の導体板の少なくとも１つの導体板の下面を被包する電気絶縁性の合成樹脂モールドケースと、前記配線パターンに電気的に接続された光半導体素子と、前記光半導体素子に光結合した光ファイバと、を有することを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記プリント配線基板は、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含むことを特徴とする。
これにより、光モジュールは、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となる。このため、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受け難く、かつ、安価に製造可能な光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されていることを特徴とする。
これにより、光モジュールは、信号用リード間に、配線部側からリード部側に連続して延びる導体板から一体的に形成されたグランド用リードが配置されているため、光モジュールは、グランド用リードの接地電位が安定化し、隣接する信号用リード間が効果的に電磁遮蔽される。従って、光モジュールは、信号用リード間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、上記の発明において、前記配線部もしくはグランド部に少なくとも一つの電子回路素子が実装され、この電子回路素子と前記配線部もしくはグランド部がワイヤボンディングにより接続されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記配線部に少なくとも一つの電子回路素子が固定或いは接続されていることを特徴とし、前記電子回路素子は、前記配線部にフリップチップボンディングにより固定或いは接続されていることを特徴とする。
これにより、電子回路素子との間にワイヤボンディングを使用する必要がなく、信号伝送特性の劣化が抑制又は防止可能な光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記プリント配線基板は、前記リード部と所定の前記配線パターンとが電気的に接続され、前記光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されていることを特徴とする。
これにより、光モジュールは、配線部の配線パターンと，外部回路接続用のリードとの間のワイヤボンドが不要となるため、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受け難く、かつ、マルチチャンネル光半導体素子（例えば、アレイレーザダイオード，アレイフォトダイオード等）を使用する場合における各チャンネル毎の配線パターンを、各チャンネルに対応した電極舌片として、外部回路接続用のリードと一体的に作製することができる。このため、マルチチャンネル光半導体素子を実装するための中間部材を別途準備する必要がなくなり、安価に製造可能な光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記搭載部は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に少なくとも一つのグランド用電極舌片が配置され、この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されていることを特徴とする。
これにより、光モジュールは、信号用電極舌片間に、配線部側から搭載部側に連続して延びる導体板から一体的に形成されたグランド用電極舌片が配置されているため、光モジュールは、グランド用電極舌片の接地電位が安定化し、隣接する信号用電極舌片間が効果的に電磁遮蔽される。このため、光モジュールは、信号用電極舌片間の電磁干渉（クロストーク）の発生が効果的に抑制又は防止され、マルチチャンネル光半導体素子に、又はマルチチャンネル光半導体素子からの信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、上記の発明において、前記マルチチャンネル光半導体素子はプレーナ型であって、搭載ブロックの第１の面に固定され、この搭載ブロックは、前記第１の面と交差する第２の面を有し、該第２の面が前記プリント配線基板に向かい合うように接合された状態で前記プリント配線基板上部に固定されており、前記マルチチャンネル光半導体素子の各チャンネルは、対応する前記電極舌片の導体板の端面に直接ボンディングされた少なくとも１本のワイヤを介して対応する前記電極舌片に電気的に接続されていることを特徴とする。
これにより、光モジュールは、プレーナ型のマルチチャンネル光半導体素子と配線パターンとのワイヤボンディングによる接続を容易に行うことができる光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記マルチチャンネル光半導体素子はプレーナ型であって、搭載ブロックの第１の面に固定され、この搭載ブロックは、前記第１の面と交差する第２の面及び前記第１の面と前記第２の面とに連続して形成された配線パターンを有し、該搭載ブロックの第２の面の配線パターンが、前記プリント配線基板の搭載部の配線パターンと接触した状態で前記プリント配線基板に固定されていることを特徴とする。
これにより、ワイヤボンディングの個所を少なくした光モジュールが提供される。
また、本発明にかかる光モジュールは、上記の発明において、前記配線部に少なくとも一つの電子回路素子が固定或いは接続されていることを特徴とし、前記電子回路素子は、前記配線部にフリップチップボンディングにより固定或いは接続されていることを特徴とする。
これにより、光モジュールは、電子回路素子とプリント配線基板との間にワイヤボンディングを使用する必要がなく、信号伝送特性の劣化が抑制又は防止される。
また、本発明にかかる光モジュールは、上記の発明において、前記光半導体素子は、所定位置に２次元方向に複数配置されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記電子回路素子と少なくとも１つの前記光半導体素子とを有し、前記電子回路素子の少なくとも１つの電極と、所定の前記配線パターンとが半田バンプを介して電気的に接続されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層及び前記絶縁層上に形成された複数の配線パターンとを有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されているプリント配線基板と、前記複数の導体板の少なくとも１つの導体板が固定され、前記複数の導体板と少なくとも電気的に接する個所が電気絶縁性を有する固定部材と、前記配線パターンに電気的に接続された光半導体素子と、前記光半導体素子に光結合した光ファイバと、を有することを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記固定部材を設置する底板を有し、前記固定部材と前記底板との間には温度制御素子が配置されることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記光半導体素子は、所定位置に２次元方向に複数配置されていることを特徴とする。
また、本発明にかかる光モジュールは、上記の発明において、前記電子回路素子と少なくとも１つの前記光半導体素子とを有し、前記電子回路素子の少なくとも１つの電極と、所定の前記配線パターンとが半田バンプを介して電気的に接続されていることを特徴とする。
第１図は、本発明の第１の実施形態であるプリント配線基板を示す断面図であり、第２図は、本発明の第１の実施形態であるプリント配線基板の製造に使用する基板の断面図であり、第３図は、本発明の第１の実施形態であるプリント配線基板の製造方法を示し、基板の導体層をエッチングして配線パターンを形成した状態の断面図であり、第４図は、本発明の第１の実施形態であるプリント配線基板の製造方法を示し、基板の絶縁層をエッチング及び／又はレーザ加工により除去してビアホール用の凹部を形成した状態の断面図であり、第５図は、本発明の第１の実施形態であるプリント配線基板の製造方法を示し、基板の導体板をエッチングして配線部グランドと複数のリード及び複数の電極舌片に分離した状態の断面図であり、第６図は、本発明の第２の実施形態であるリードフレームパッケージの製造方法を示し、第１図のプリント配線基板を合成樹脂でモールドした状態の断面図であり、第７図は、合成樹脂でモールドされたプリント配線基板からリード及び導体板舌片を所望長さに切断してリードフレームパッケージとする様子を示す断面図であり、第８図は、本発明の第３の実施形態である光モジュールを示す斜視図であり、第９図は、第７図に示すリードフレームパッケージにマルチチャンネル光半導体素子及び駆動用の電子回路部品（半導体素子）を搭載した断面図であり、第１０図は、電気絶縁性の合成樹脂で封止したリードフレームパッケージとフェルールとを接合して構成される光モジュールの断面図であり、第１１Ａ図は、合成樹脂で封止した第１０図のリードフレームパッケージにおいて、リードを折り曲げ加工して製造した光モジュールの断面図であり、第１１Ｂ図は、第１１Ａ図の光モジュールにおける幅方向に沿った断面図であり、第１２Ａ図は、第１１図に示す光モジュールの使用態様を示す斜視図であり、第１２Ｂ図は、光モジュールの別の態様を示す斜視図であり、第１３図は、第３の実施の形態例の光モジュールにおいて、封止した合成樹脂及びめっき層を除いてプリント配線基板、電子回路部品、ボンディングワイヤ、リード及び電極舌片を示した斜視図であり、第１４図は、第１３図において搭載部を下面側から見た底面図であり、第１５Ａ図は、第１３図のグランド電極舌片に沿った断面図、第１５Ｂ図は、信号用電極舌片に沿った断面図であり、第１６図は、第３の実施の形態例の光モジュールの変形例を示す斜視図であり、第１７図は、配線部とリード部のみを備えたプリント配線基板における端面発光型光半導体素子の搭載例を示す断面図であり、第１８Ａ図は、光モジュールにおいてボンディングワイヤを使用しないように構成した例を示す断面図であり、第１８Ｂ図は、第１８Ａ図の電子回路部品（半導体素子）における電極とビアホールとの接続状態を示す断面図であり、第１８Ｃ図は、電子回路部品（半導体素子）における電極と配線パターンとなる導体層との固定位置の例を示す平面図であり、第１９Ａ図は、搭載部の他の形態を示した図であり、第１９Ｂ図は、搭載部の更に他の形態を示した図であり、第２０図は、第１３図における搭載部ＰＭを上方から見た拡大図であり、第２１図は、本発明の第４の実施形態である光モジュールを示す断面図であり、第２２図は、従来の光モジュールの構成を示す断面図である。
以下、図面を参照して、この発明に係るプリント配線基板、その製造方法、リードフレームパッケージおよび光モジュールの好適な実施の形態について説明する。
（第１の実施形態）
まず、本発明の第１の実施形態であるプリント配線基板について説明する。第１図は、プリント配線基板を示す断面図である。第２図は、プリント配線基板の製造に使用する基板の断面図である。第３図〜第５図は、プリント配線基板の製造方法を示す断面図である。
なお、第１図〜第５図では、プリント配線基板の１単位の断面が図示されている。実際にプリント配線基板が製造される場合には、これらの図に示された１単位が、複数単位に亘って平面的に繰り返されたもの（図では左右及び／又は表裏方向に連なったもの）について、下記で説明する処理が一括して行われる。
プリント配線基板１０は、第１図に示すように、導体板１０ａの上面に絶縁層１０ｂを介して導体層からなるマイクロストリップライン構造の複数の配線パターン１０ｄが形成された配線部ＰＷ、リード部ＰＬ及び搭載部ＰＭを備えている。プリント配線基板１０は、導体板１０ａ上に絶縁層１０ｂを介して導体層１０ｃが一体に形成された第２図に示す基板Ｂをエッチング及び／又はレーザにより加工して製造され、導体板１０ａは、エッチング及び／又はレーザ加工によって配線部グランド１０ｅと複数のリード１０ｆ及び導体板舌片１０ｈとに分離されている。一方、複数の配線パターン１０ｄには、所望の配線パターン１０ｄに形成しためっき層１１によってリード１０ｆ及び導体板舌片１０ｈと接続されるビアホール１１ａが形成されている。このとき、ビアホール１１ａに代えてスルーホールを用い、例えば、リード１０ｆと導体板舌片１０ｈとを電気的に接続してもよい。
ここで、基板Ｂは、銅，銅合金あるいは４２アロイ等の鉄−ニッケル合金からなる導体板１０ａと、弾性体や固体又はこれらの複合体等からなる絶縁体、例えば、ポリイミドシートからなる絶縁層１０ｂと、導体、例えば、銅箔からなる導体層１０ｃとを接着剤を使用することなくプレスによって圧着したもので、それぞれ導体板１０ａは厚さ約０．２ｍｍ、絶縁層１０ｂは厚さ３０μｍ、及び導体層１０ｃは厚さ２０μｍである。但し、導体板１０ａ，絶縁層１０ｂ及び導体層１０ｃの各厚さは、所望の特性インピーダンスや絶縁層１０ｂの誘電率等を考慮して適宜変更される。
本発明のプリント配線基板１０の製造に際しては、先ず、導体板１０ａの下面および側面の全体と、後に配線パターン１０ｄとなる導体層１０ｃの表面に、フォトレジストマスクを形成し、露出部分の導体層１０ｃをエッチング溶液でエッチングする。これにより、基板Ｂは、第３図に示す配線パターン１０ｄが形成されると共に、部分的に絶縁層１０ｂが露出する。次に、露出した絶縁層１０ｂに、ビアホールを形成する部分を除いてフォトレジストマスクを形成し、絶縁層１０ｂをヒドラジンを用いたエッチングもしくはレーザアブレーションにより除去する。これにより、基板Ｂは、第４図に示すように、絶縁層１０ｂに導体板１０ａに至る凹部１０ｇが形成される。なお、エッチング溶液は、対象とする金属種、エッチング処理温度や時間等により任意に選択するものである。例えば、金属が、銅や銅合金の場合には、塩化第二鉄溶液等が挙げられる。また、エッチング溶液は、数種類を使い分けて基板Ｂの所定部をエッチングしてもよい。ここで、エッチングは、ドライエッチングでもよい。
次いで、導体板１０ａの配線パターン１０ｄを形成した上面全体及び下面の適宜個所をフォトレジストでマスクし、エッチング溶液で導体板１０ａの下面をエッチングする。これにより、第５図に示すように、導体板１０ａは、リード部ＰＬ側の第１の部分と、配線部ＰＷ側の第２の部分と、搭載部ＰＭ側の第３の部分とに分離される。このとき、リード部ＰＬ側の第１の部分では、隣接するリード１０ｆ間も同時にエッチング除去されて複数のリード１０ｆが形成され、また、搭載部ＰＭ側の第３の部分でも、複数の導体板舌片１０ｈが形成される。この後、基板Ｂの所望の配線パターン１０ｄ及び凹部１０ｇに銅のめっき層１１を形成し、配線パターン１０ｄとリード１０ｆ、又は配線パターン（電極パターン）１０ｄと導体板舌片１０ｈとを電気的に接続するビアホール１１ａを形成する。このようにして第１図に示すプリント配線基板１０が製造される。
このように、本発明のプリント配線基板１０は、導体板１０ａ上に絶縁層１０ｂを介して導体層１０ｃが一体に形成された基板Ｂをエッチング又はレーザ加工して製造され、複数のリード１０ｆが形成されたリード部ＰＬと、マイクロストリップラインからなる複数の配線パターン１０ｄを有する配線部ＰＷと、導体板舌片１０ｈ及びこの上部の絶縁層１０ｂと配線パターン（電極パターン）１０ｄとからなる複数の電極舌片１０ｉを有する搭載部ＰＭとを含み、リード１０ｆとこれに対応する配線パターン（電極パターン）１０ｄ及び導体板舌片１０ｈとこれに対応する配線パターン（電極パターン）１０ｄとがビアホール１１ａによって電気的に接続されている。このため、プリント配線基板１０は、リード１０ｆと配線パターン１０ｄ又は導体板舌片１０ｈと配線パターン（電極パターン）１０ｄとの間のワイヤボンディングが不要となることから、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受けず、かつ、配線部ＰＷとリード部ＰＬ、搭載部ＰＭとを、単一の基板から同時に形成することができるので、安価である。
なお、上記第１の実施の形態例に係るプリント配線基板１０においては、複数の配線パターン１０ｄは、配線部グランド（第２の部分）１０ｅを有するマイクロストリップラインとして形成されたものであるが、複数の配線パターン１０ｄを、配線部グランド１０ｅを有し、配線部グランド１０ｅに接続されたグランド用配線パターンが２つの信号伝送路間に配置されてなるグランド付コプレーナ型の伝送路として形成してもよい。
（第２の実施形態）
次に、本発明の第２の実施形態であるリードフレームパッケージについて説明する。第６図は、本発明の第２の実施形態であるリードフレームパッケージの製造方法を示し、プリント配線基板１０を合成樹脂でモールドした状態の断面図である。第７図は、合成樹脂でモールドされたプリント配線基板１０からリード１０ｆ及び導体板舌片１０ｈを所望長さに切断してリードフレームパッケージとする様子を示す断面図である。
本発明の第２の実施形態であるリードフレームパッケージ２０は、第１の実施形態で示したリード部ＰＬ及び搭載部ＰＭを有するプリント配線基板１０から製造される。先ず、電気絶縁性及び熱可塑性を有するポリフェニレンスルフィド（ＰＰＳ）樹脂やポリブチレンテレフタレート（ＰＢＴ）樹脂あるいは電気絶縁性及び熱硬化性を有するエポキシ樹脂等の合成樹脂２１によって、第６図に示すように、プリント配線基板１０の導体板１０ａ下面及び搭載部ＰＭをインサートモールドによって被包する。このとき、合成樹脂２１によってプリント配線基板１０の搭載部ＰＭ上部に後述の搭載ブロックを搭載する段部２１ａを形成する。
そして、第７図に点線で示すように、合成樹脂２１から延出した複数のリード１０ｆ及び導体板舌片１０ｈを所望長さに切断した後、これらの切断端面を研磨すると共にＡｕめっきをして、リードフレームパッケージ２０とする。
このように、リードフレームパッケージ２０は、第１の実施形態のプリント配線基板１０を合成樹脂２１でモールドし、リード１０ｆ及び導体板舌片１０ｈを所望長さに切断して切断端面を研磨，めっき処理して製造される。このため、リードフレームパッケージ２０は、加工が容易で、安価に製造することができるうえ、ワイヤボンディング個所が少なくできるので、インピーダンス特性も安定している。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第８図は、この発明の第３の実施形態を示す光モジュール３０の斜視図である。第９図は、第７図に示すリードフレームパッケージ２０にマルチチャンネルの光半導体素子３２及び駆動用の電子回路部品（半導体素子）３３を搭載した断面図である。第１０図は、電気絶縁性の合成樹脂で封止したリードフレームパッケージ２０とフェルール３５とを接合して構成される光モジュール３０の断面図である。
光モジュール３０は、横一列に配置される光半導体素子３２を４個有しており、第８図に示すように、合成樹脂ケース３４ａで封止されたリードフレームパッケージ２０とフェルール３５とが接合され、側方へ延出した複数のリード１０ｆが曲げ加工されている。フェルール３５は、本体３５ａにガイドピン３５ｂと、横一列に４つ配置された光半導体素子３２に対応して４本の光ファイバ３５ｃが横一列に設けられている。
光半導体素子３２としては、その基板面に対して垂直方向に光が入射あるいは出射するプレーナ型の受発光素子アレイ（ＶＣＳＥＬ，ＰＤ）等が用いられる。光モジュール３０の製造に際しては、先ず、第９図に示すように、リードフレームパッケージ２０の段部２１ａに設置する搭載ブロック（シリコン基板）３１の第１の面３１ａに、光半導体素子３２を横一列に４個固定し、この面と垂直な第２の面３１ｂと段部２１ａとを対向させて固定する。これにより、各光半導体素子３２の基板面は、導体板１０ａの上面と垂直となる。また、配線部ＰＷのめっき層１１上に、ＩＣ等の駆動用電子回路部品３３を設ける。そして、搭載ブロック３１と各光半導体素子３２との間、搭載ブロック３１と導体板舌片１０ｈとの間、電子回路部品３３と２箇所のめっき層１１との間を、それぞれボンディングワイヤＷで接続する。
なお、図示されていないが、搭載ブロック３１の第１の面３１ａには、光半導体素子３２との電気的接続を行うために必要な配線パターンが形成されており、各光半導体素子３２と導体板舌片１０ｈとの電気的接続は、この配線パターンを介して行われる。そして、搭載ブロック３１の第１の面３１ａ上の配線パターンと導体板舌片１０ｈとを接続するボンディングワイヤは、導体板舌片１０ｈ側においては、搭載ブロック３１の第１の面３１ａと略平行な端面１０ｊに接続されている。
次に、第１０図に示すように、リードフレームパッケージ２０上に固定された光半導体素子３２及び電子回路部品３３を合成樹脂ケース３４ａで囲繞し、４個の光半導体素子３２の各チャンネルに対応した複数の光ファイバ３５ｃを固定したフェルール３５を、各光ファイバ３５ｃが４個の光半導体素子３２の各チャンネル光結合するように合成樹脂ケース３４ａと接合する。このとき、リードフレームパッケージ２０のリード部ＰＬの複数のリード１０ｆは、合成樹脂ケース３４ａから所定長さ延出される。そして、合成樹脂ケース３４ａとリードフレームパッケージ２０とで囲まれる内部の空間に合成樹脂３４ｂが充填される。なお、フェルール３５は、多芯コネクタ４２（第１２Ａ図参照）との位置合わせのための２本のガイドピン３５ｂを本体３５ａに有している。
次いで、第１０図の長手方向に沿った断面である第１１Ａ図及び幅方向に沿った断面である第１１Ｂ図に示すように、合成樹脂ケース３４ａから延出しているリード１０ｆを予め設定された位置で折り曲げ加工して光モジュール３０の製造が完了する。このようにして製造された光モジュール３０は、第１２Ａ図に示すように、所定の回路が形成された回路基板４０に搭載され、各リード１０ｆを介して所定の回路と電気的に接続され、また、ガイドピン３５ｂを利用して多芯コネクタ４２と接続される。これにより、光モジュール３０は、４個の光半導体素子３２とリボン型光ファイバ４３の対応する光ファイバとが光学的に接続される。
また、光モジュールの別の態様は、第１２Ｂ図に示す光モジュール３０のように、リード１０ｆを折り曲げ加工した形状が略Ｌ字状であって、回路基板４０の所定位置に設けられたスルーホールに挿通固定され、各リード１０ｆを介して所定の回路と電気的に接続されるものである。また、第１２Ｂ図に示す光モジュール３０は、所定位置の平面内に複数の光半導体素子３２が２次元方向に配置されている。即ち、第１２Ｂ図に示す光モジュール３０は、横一列に４個配置される光半導体素子３２を上下に２列有している。このため、フェルール３５は、上下２列の光半導体素子３２に対応して、第１２Ｂ図に示すように、本体３５ａに、４本の光ファイバ３５ｃが横一列に上下２列設けられている。
また、複数の光半導体素子３２は、例えば、縦方向に２個、横方向に６個の合計１２個、縦方向に３個、横方向に３個の合計９個、或いはそれ以上の個数が、それぞれ２次元方向に配置されたものであってもよい。
なお、リード１０ｆは、折り曲げ加工せず、回路基板４０の板面と平行なものであってもよい。例えば、光モジュールを収容可能な孔を回路基板４０の所定位置に設け、リード１０ｆと回路基板４０の配線とを電気的に接続可能な位置まで光モジュールを移動させれば、リード１０ｆは折り曲げ加工しなくともよい。また、回路基板４０の所定位置にリード１０ｆと回路基板４０の配線とを電気的に接続可能な位置まで配線する、例えば、配線台を設けることにより、リード１０ｆは折り曲げ加工しなくともよい。このように、リード１０ｆの形状は任意に設計可能である。
これにより、光モジュール３０は、例えば、光半導体素子３２がＶＣＳＥＬである場合には、第１１Ａ図に示すように、回路基板４０側から入力された駆動電流が、右端のリード１０ｆ→ビアホール１１ａ→ボンディングワイヤＷ→電子回路部品３３→ボンディングワイヤＷ→ビアホール１１ａ→導体板舌片１０ｈ→ボンディングワイヤＷ→搭載ブロック３１→ボンディングワイヤＷ→光半導体素子３２と流れ、光半導体素子３２から出射された光が多芯コネクタ４２に取り付けたリボン型光ファイバ４３によって伝送されてゆく。
また、光半導体素子３２がプレーナＰＤである場合には、上記とは逆の経路を辿って、光半導体素子３２で生じた光信号電流が外部回路に導かれる。
このように、光モジュール３０は、導体板１０ａ上に絶縁層１０ｂを介して導体層１０ｃが一体に形成された基板Ｂをエッチング及び／又はレーザ加工して配線部ＰＷとリード部ＰＬ及び／又は搭載部ＰＭとが同時に形成され、これら各部がビアホール１１ａによって電気的に接続される。このため、光モジュール３０は、従来の光モジュールに比べてワイヤボンディングの個所が少なくなるので、ボンディングワイヤＷの長さのばらつき等に起因したインダクタンスのばらつき影響が減少し、また、配線パターン１０ｄを高精度にばらつきなく形成することができるので、インピーダンス特性も安定し、信号伝送特性の劣化が抑えられる。また、光モジュール３０は、加工が容易であることから安価に製造することができるという利点がある。
また、プレーナ型の光半導体素子３２は、搭載ブロック３１の第１の面３１ａに固定され、この面に垂直な第２の面３１ｂにおいて段部２１ａに接合されることにより、その基板面が導体板１０ａの上面と垂直となる。このため、光ファイバ３５ｃへの光の入出射方向とプレーナ型の光半導体素子３２の光の入出射方向が合わせられる。そして、同時に、プレーナ型の光半導体素子３２と、導体板舌片１０ｈとを電気的に接続するボンディングワイヤＷの両端が、搭載ブロック３１の第１の面３１ａと、これに略平行な導体板舌片１０ｈの端面１０ｊにボンディングされているので、ワイヤボンディングの作業を効率よく行うことができる。
ここで、第１３図は、光モジュール３０において、プリント配線基板１０、電子回路部品３３並びにボンディングワイヤＷを示したもので、リード部ＰＬの複数のリード１０ｆが曲げ加工されている。但し、第１３図においては、めっき層１１の図示は省略されている。また、第１４図は、第１３図の搭載部ＰＭを下面側から見た図、第１５Ａ図は、第１３図に示す複数の電極舌片におけるグランド用電極舌片１０ｉ（Ｇ）に沿った断面図、第１５Ｂ図は、信号用電極舌片１０ｉ（Ｓ）に沿った断面図である。
第１４図，第１５Ａ図，第１５Ｂ図に示すように、搭載部ＰＭの隣接する信号用電極舌片１０ｉ（Ｓ）の間には、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）から搭載部ＰＭに向かって連続して延びるグランド用導体板舌片１０ｈ（Ｇ）と、このグランド用導体板舌片１０ｈ（Ｇ）上で搭載部ＰＭと配線部ＰＷとに跨って積層された絶縁層１０ｂと、この絶縁層１０ｂ上に形成された配線パターン（グランド用電極パターン）１０ｄとからなるグランド用電極舌片１０ｉ（Ｇ）が配設されている。このようにして、各信号用電極舌片１０ｉ（Ｓ）がグランド用電極舌片１０ｉ（Ｇ）に挟まれて交互に配列され、複数の電極舌片１０ｉが構成されている。なお、図では簡単のため信号用電極舌片１０ｉ（Ｓ）は２本だけ示した。
そして、グランド用電極舌片１０ｉ（Ｇ）のグランド用導体板舌片１０ｈ（Ｇ）は、第１５Ａ図に示すように、ビアホール１１ａを介して、配線部ＰＷに繋がる配線パターン（グランド用電極パターン）１０ｄと電気的に接続される。また、信号用電極舌片１０ｉ（Ｓ）の信号用導体板舌片１０ｈ（Ｓ）は、第１５Ｂ図に示すように、ビアホール１１ａを介して、配線部ＰＷに繋がる配線パターン（信号用電極パターン）１０ｄと電気的に接続される。これにより、グランド用電極舌片１０ｉ（Ｇ）においては、グランド用導体板舌片１０ｈ（Ｇ）とこの上に形成される配線パターン（グランド用電極パターン）１０ｄがともに配線部グランド１０ｅに電気的に接続される。一方、信号用電極舌片１０ｉ（Ｓ）においては、信号用導体板舌片１０ｈ（Ｓ）とこの上に形成される配線パターン（信号用電極パターン）１０ｄは、配線部グランド１０ｅに電気的に接続されることなく、配線部ＰＷの配線パターン１０ｄにつながることとなる。
このようにして、プリント配線基板１０では、第１３図〜第１５図に示したように、グランド用電極舌片１０ｉ（Ｇ）が、配線部グランド１０ｅと連続して一体に形成されたグランド用導体板舌片１０ｈ（Ｇ）を有するので、その接地電位が安定する。したがって、グランド用電極舌片１０ｉ（Ｇ）の間に信号用電極舌片１０ｉ（Ｓ）が配置されることにより、複数の信号用電極舌片１０ｉ（Ｓ）間が効果的に電磁遮蔽される。このため、プリント配線基板１０を用いた光モジュール３０では、信号用電極舌片１０ｉ（Ｓ）間の電磁干渉が効果的に抑制されるので、チャンネル間のクロストークが効果的に抑えられ、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
このようなグランド用電極舌片１０ｉ（Ｇ）は、プリント配線基板１０を作製する際に、信号用電極舌片１０ｉ（Ｓ）と同時に形成することができる。すなわち、搭載部ＰＭを、導体板１０ａのエッチングによって複数の電極舌片に１０ｉに分離するに際し、グランド用導体板舌片１０ｈ（Ｇ）となる部分が、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）から分離しないように、即ち、配線部ＰＷ側にある第２の部分と搭載部ＰＭ側にある第３の部分とに分離しないようにエッチングマスクを形成すればよい。このように、グランド用電極舌片１０ｉ（Ｇ）は、非常に簡易な方法によって形成することができる。
なお、上記においては、搭載部ＰＭにおける電極舌片１０ｉにグランド用電極舌片１０ｉ（Ｇ）を形成することについて説明したが、同様にして、リード部ＰＬにおけるリード１０ｆについても、信号用リード１０ｆ（Ｓ）間に配線部グランド１０ｅと連続して一体的に形成されたグランド用リード１０ｆ（Ｇ）を配設することができる。このような構成によれば、光モジュール３０は、グランド用リード１０ｆ（Ｇ）の接地電位が安定となり、隣接する信号用リード１０ｆ（Ｓ）間をグランド用リード１０ｆ（Ｇ）で効果的に電磁遮蔽することができる。従って、光モジュール３０は、第１２Ａ図に示す回路基板４０から伝送される信号が、リード部ＰＬにて電磁干渉を起こすことが効果的に抑制又は防止されるので、チャンネル間のクロストークが抑えられ、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
この場合、グランド用リード１０ｆ（Ｇ）は、グランド用電極舌片１０ｉ（Ｇ）と同様、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）からリード部ＰＬに向かって連続して延びる導体板１０ａによって構成され、プリント配線基板１０を作製する際に、信号用リード１０ｆ（Ｓ）と同時に形成することができる。即ち、搭載部ＰＭを、導体板１０ａのエッチングによって複数のリード１０ｆに分離するに際し、グランド用リード１０ｆ（Ｇ）となる部分が、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）から分離しないように、配線部ＰＷ側にある第２の部分と、リード部ＰＬ側にある第１の部分とに分離しないようにエッチングマスクを形成すればよい。
ここで、第２０図は、第１３図における搭載部ＰＭの一例を上方から見た拡大図である。第２０図に示されるように、搭載部ＰＭの複数の電極舌片１０ｉにおいては、配線パターン１０ｄと導体板舌片１０ｈとを電気的に接続するビアホール１１ａは、隣接する電極舌片１０ｉ間で、電極舌片１０ｉの長手方向の位置が異なるように形成されている。配線パターン１０ｄと導体板舌片１０ｈとの電気的接続を確実にするためには、ビアホール１１ａにはある程度の大きさが必要となり、その直径は配線パターン１０ｄ及び導体板舌片１０ｈの幅よりも大きくなる。このため、このように大径のビアホールを電極舌片１０ｉの長手方向において同一の位置に並べると、各電極舌片１０ｉ間のピッチが大きくなり、通常採用される光ファイバアレイのピッチ（例えば、２５０μｍ）に合わせて作製されるマルチチャンネルの光半導体素子におけるチャンネル間ピッチと整合しなくなる。そこで、隣接する電極舌片１０ｉ間でビアホール１１ａの位置をずらすことによって、かかる問題を回避し、電極舌片１０ｉ間のピッチを狭くすることを可能としたものである。これにより、本発明のプリント配線基板１０を用いて、小型の光モジュール３０を作製することを可能としたものである。なお、光ファイバアレイのピッチは、光ファイバの種類、例えば、太さや形状（断面形状、また光ケーブルやリボン状等の多心型）等によって任意のピッチに設計することができる。
なお、光モジュール３０は、幅方向両側並びにガイドピン３５ｂを設けた前部に対して背面側となる後部の三方に複数のリード１０ｆが延出する構成であったが、用途や設計によっては、第１６図に示すように、幅方向両側のみに複数のリード１０ｆが延出する構成であってもよい。また、リード１０ｆは、幅方向片側のみ、あるいは光モジュール３０の下面からのみ延出するものでもよい。
また、第１８Ａ図に示すように、光モジュール３０では、光半導体素子３２を固定した搭載ブロック３１の第１の面３１ａと、これに垂直な第２の面３１ｂとに連続して光半導体素子３２と配線パターン１０ｄとの間を接続する配線パターン３１ｃを形成し、搭載ブロック３１の第２の面３１ｂの配線パターン３１ｃが、プリント配線基板１０の搭載部ＰＭの配線パターン１０ｄ（めっき層１１）に接触した状態で、搭載ブロック３１をプリント配線基板１０上に固定してもよい。
なお、電子回路部品３３が、平面上に配置される複数の電極を介して配線パターン１０ｄとなる導電層１０ｃと平面内で接続されるとき、第１８Ｂ図に示すように、電極に対応する半田バンプ３６を介して導電層１０ｃと接続する。
このとき、第１８Ｃ図に示すように、複数の電極と複数の導電層１０ｃとのそれぞれの接続位置Ｌ１１〜Ｌ３３が、縦３つ×横３つ、あるいはそれ以上あるときには、それぞれの接続位置Ｌ１１〜Ｌ３３に導電層１０ｃが存在することになる。このため、周囲を他の接続位置Ｌ１１〜Ｌ３３によって囲まれている接続位置Ｌ２２は、スペース上の制約によって導電層１０ｃを設けることが困難になる。従って、電子回路部品３３が、他の接続位置Ｌ１１〜Ｌ３３によって囲まれた接続位置Ｌ２２を有するとき、接続位置Ｌ２２においては、第１８Ｂ図に示すように、ビアホール３７を介して導体層１０ｋと接続する。これにより、電子回路部品３３においては、接続位置Ｌ２２にある電極が、半田バンプ３６，ビアホール３７，導体層１０ｋを介して配線パターン１０ｄ（導電層１０ｃ）と接続される。
このとき、ビアホール３７に代えてスルーホールを用いて接続してもよいし、半田バンプ３６と導体層１０ｋとを直接接続してもよい。このようにすると、電子回路部品３３は、電極の数が増え、周囲を他の接続位置によって囲まれている接続位置が生じても、導体層との接続が可能となる。また、導電層１０ｋは、それ自身が配線パターン１０ｄのように所望の配線を可能に配線パターンを形成していてもよいし、ビアホール１１ａ等、所定の配線パターンと電気的に接続されていてもよい。
さらに、プレーナ型の光半導体素子３２の表面における反射光の影響を抑制するため、第１９Ａ図に示されるように、段部２１ａを導体板１０ａの上面に対して３°〜１０°、好ましくは６°〜９°程度の傾角を持った斜面に形成することによって、搭載ブロック３１の第１の面３１ａに固定されたプレーナ型の光半導体素子３２の基板面が導体板１０ａの上面に対して非垂直となるようにしてもよい。また、第１９Ｂ図に示されるように、搭載ブロック３１の第１の面３１ａと第２の面３１ｂとが直角ではない角度で交差するように搭載ブロック３１を構成し、第２の面３１ｂを導体板１０ａの上面に対して平行に形成された段部２１ａに固定することによって、プレーナ型の光半導体素子３２に関する基板面が導体板１０ａの上面に対して非垂直となるようにしてもよい。さらに、図示しないが、搭載ブロック３１を導体板１０ａの上面に垂直な軸の周りに３°〜１０°、好ましくは６°〜９°程度回転させた位置で段部２１ａに固定したり、または光ファイバ３５ｃの入出射端面を斜めに加工してもよい。上記のような構成によれば、光モジュール３０は、プレーナ型の光半導体素子３２の入出射面（基板面に平行）と光ファイバ３５ｃの入出射端面とが非平行となるため、反射光による悪影響が抑制又は防止される。
さらに、光モジュール３０では、配線部ＰＷに、光半導体素子３２の駆動用のＩＣ等の電子回路部品３３をフリップチップボンディングによって固定してもよい。このような構成によれば、電子回路部品３３とプリント配線基板１０の配線部ＰＷの配線パターン１０ｄとを接続するボンディングワイヤを更に少なくすることができるので、光モジュール３０は、信号伝送特性の低下を一層抑えることができる。
なお、本発明の光モジュール３０においては、電子回路部品３３はなくてもよく、リード部ＰＬのリード１０ｆと搭載部ＰＭに搭載される光半導体素子３２とが、電子回路部品３３を介することなく接続されていてもよい。また、プリント配線基板１０において、搭載部ＰＭは必須ではなく、配線部ＰＷとリード部ＰＬのみを備えていてもよい。この場合には、第１７図に示すように、配線部ＰＷのめっき層１１上に、端面出射型の半導体レーザダイオードや導波路型（端面受光型）フォトダイオード等の光半導体素子３２を固定し、配線パターン１０ｄとの間をボンディングワイヤＷで接続すればよい。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第２１図は、この発明の第４の実施形態を示す光モジュール５０の断面図である。第３の実施形態の光モジュール３０は、光半導体素子３２及び駆動用の電子回路部品（半導体素子）３３を搭載したリードフレームパッケージ２０を電気絶縁性の合成樹脂で封止した。これに対し、光モジュール５０は、光半導体素子３２及び駆動用の電子回路部品３３を搭載したリードフレームパッケージ２０が、蓋５１、側壁５２、底板５４及びフェルール５５によって封止されている。光モジュール５０の内部は、例えば、窒素ガス（Ｎ２）等や水分量等が管理された気体によって封止されていることが望ましい。
光モジュール５０は、図２１に示すように、導体板１０ｅ，１０ｆ，１０ｈを上方に固定した固定部材５３が、底板５４に固定され、導体板１０ｆが絶縁体５６を介して側壁５２から外部へ延出している。このとき、光モジュール５０は、横一列に複数個配列された光半導体素子３２を有している。また、電子回路部品３３は、複数のリード３３ａと導電層１０ｃとが半田によって接合されている。このため、フェルール５５は、光半導体素子３２の数に対応した複数の光ファイバ５５ｃを有し、各光ファイバ５５ｃは各光半導体素子３２のチャンネルと光結合されている。光モジュール５０は、フェルール５５の本体５５ａに設けたガイドピン５５ｂを利用して多芯コネクタ（図示せず）と接続され、光半導体素子３２が光ファイバ５５ｃを介して前記多芯コネクタの光ファイバと光学的に接続される。
このとき、固定部材５３は、少なくとも導体板１０ｅ，１０ｆ，１０ｈと接する部分が電気絶縁性と熱伝導性を有することが望ましい。固定部材５３が熱伝導性を有すると、光モジュール５０は、底板５４を介して放熱や加熱が可能となる。また、固定部材５３は、少なくとも導体板１０ｅ，１０ｆ，１０ｈと接する部分に電気絶縁層を形成した金属や、熱伝導性の合成樹脂，アルミナ（Ａｌ２Ｏ３），窒化アルミニウム（ＡｌＮ）等の非金属を使用する。一方、底板５４は、銅，銅合金等の金属、熱伝導性の合成樹脂，アルミナ（Ａｌ２Ｏ３），窒化アルミニウム（ＡｌＮ）等の非金属を使用することができる。
また、光モジュール５０は、固定部材５３と底板５４との間に温度制御素子を入れ、外部から、例えば、温度変化に伴い光半導体素子３２や電子回路部品３３を所望の温度に制御することができる。更に、光モジュール５０内部の所定位置に温度検知センサを設けると、より正確に温度を制御することができる。
尚、本発明の光モジュールは、フェルールが有する光ファイバによって光半導体素子の各チャンネルと光結合され、前記フェルールによって外部の光コネクタ等の光部品と結合される。しかし、本発明の光モジュールにおいては、例えば、フェルールが有する光ファイバを長尺なものとし、この光ファイバが光半導体素子の各チャンネルと光結合されると共に、外部へ導出されるものであってもよい。このとき、外部へ導出された光ファイバは、端部に設けた光コネクタによって他の光ファイバと光結合されるか、或いは他の光ファイバと融着接続によって光結合される。
更に、発光素子と受光素子を備えた光モジュールの場合には、発光素子を発光させる電気の発光信号の大きさ比べ、受光素子が受光して電気に変換された受光信号が小さいことから、発光信号と受光信号との間で電磁干渉（クロストーク）が発生することがある。このため、このような光モジュールにおいては、例えば、発光素子のグランドと受光素子のグランドとが分離されるように、複数の導体板を構成してもよい。
（第１の実施形態）
まず、本発明の第１の実施形態であるプリント配線基板について説明する。第１図は、プリント配線基板を示す断面図である。第２図は、プリント配線基板の製造に使用する基板の断面図である。第３図〜第５図は、プリント配線基板の製造方法を示す断面図である。
なお、第１図〜第５図では、プリント配線基板の１単位の断面が図示されている。実際にプリント配線基板が製造される場合には、これらの図に示された１単位が、複数単位に亘って平面的に繰り返されたもの（図では左右及び／又は表裏方向に連なったもの）について、下記で説明する処理が一括して行われる。
プリント配線基板１０は、第１図に示すように、導体板１０ａの上面に絶縁層１０ｂを介して導体層からなるマイクロストリップライン構造の複数の配線パターン１０ｄが形成された配線部ＰＷ、リード部ＰＬ及び搭載部ＰＭを備えている。プリント配線基板１０は、導体板１０ａ上に絶縁層１０ｂを介して導体層１０ｃが一体に形成された第２図に示す基板Ｂをエッチング及び／又はレーザにより加工して製造され、導体板１０ａは、エッチング及び／又はレーザ加工によって配線部グランド１０ｅと複数のリード１０ｆ及び導体板舌片１０ｈとに分離されている。一方、複数の配線パターン１０ｄには、所望の配線パターン１０ｄに形成しためっき層１１によってリード１０ｆ及び導体板舌片１０ｈと接続されるビアホール１１ａが形成されている。このとき、ビアホール１１ａに代えてスルーホールを用い、例えば、リード１０ｆと導体板舌片１０ｈとを電気的に接続してもよい。
ここで、基板Ｂは、銅，銅合金あるいは４２アロイ等の鉄−ニッケル合金からなる導体板１０ａと、弾性体や固体又はこれらの複合体等からなる絶縁体、例えば、ポリイミドシートからなる絶縁層１０ｂと、導体、例えば、銅箔からなる導体層１０ｃとを接着剤を使用することなくプレスによって圧着したもので、それぞれ導体板１０ａは厚さ約０．２ｍｍ、絶縁層１０ｂは厚さ３０μｍ、及び導体層１０ｃは厚さ２０μｍである。但し、導体板１０ａ，絶縁層１０ｂ及び導体層１０ｃの各厚さは、所望の特性インピーダンスや絶縁層１０ｂの誘電率等を考慮して適宜変更される。
本発明のプリント配線基板１０の製造に際しては、先ず、導体板１０ａの下面および側面の全体と、後に配線パターン１０ｄとなる導体層１０ｃの表面に、フォトレジストマスクを形成し、露出部分の導体層１０ｃをエッチング溶液でエッチングする。これにより、基板Ｂは、第３図に示す配線パターン１０ｄが形成されると共に、部分的に絶縁層１０ｂが露出する。次に、露出した絶縁層１０ｂに、ビアホールを形成する部分を除いてフォトレジストマスクを形成し、絶縁層１０ｂをヒドラジンを用いたエッチングもしくはレーザアブレーションにより除去する。これにより、基板Ｂは、第４図に示すように、絶縁層１０ｂに導体板１０ａに至る凹部１０ｇが形成される。なお、エッチング溶液は、対象とする金属種、エッチング処理温度や時間等により任意に選択するものである。例えば、金属が、銅や銅合金の場合には、塩化第二鉄溶液等が挙げられる。また、エッチング溶液は、数種類を使い分けて基板Ｂの所定部をエッチングしてもよい。ここで、エッチングは、ドライエッチングでもよい。
次いで、導体板１０ａの配線パターン１０ｄを形成した上面全体及び下面の適宜個所をフォトレジストでマスクし、エッチング溶液で導体板１０ａの下面をエッチングする。これにより、第５図に示すように、導体板１０ａは、リード部ＰＬ側の第１の部分と、配線部ＰＷ側の第２の部分と、搭載部ＰＭ側の第３の部分とに分離される。このとき、リード部ＰＬ側の第１の部分では、隣接するリード１０ｆ間も同時にエッチング除去されて複数のリード１０ｆが形成され、また、搭載部ＰＭ側の第３の部分でも、複数の導体板舌片１０ｈが形成される。この後、基板Ｂの所望の配線パターン１０ｄ及び凹部１０ｇに銅のめっき層１１を形成し、配線パターン１０ｄとリード１０ｆ、又は配線パターン（電極パターン）１０ｄと導体板舌片１０ｈとを電気的に接続するビアホール１１ａを形成する。このようにして第１図に示すプリント配線基板１０が製造される。
このように、本発明のプリント配線基板１０は、導体板１０ａ上に絶縁層１０ｂを介して導体層１０ｃが一体に形成された基板Ｂをエッチング又はレーザ加工して製造され、複数のリード１０ｆが形成されたリード部ＰＬと、マイクロストリップラインからなる複数の配線パターン１０ｄを有する配線部ＰＷと、導体板舌片１０ｈ及びこの上部の絶縁層１０ｂと配線パターン（電極パターン）１０ｄとからなる複数の電極舌片１０ｉを有する搭載部ＰＭとを含み、リード１０ｆとこれに対応する配線パターン（電極パターン）１０ｄ及び導体板舌片１０ｈとこれに対応する配線パターン（電極パターン）１０ｄとがビアホール１１ａによって電気的に接続されている。このため、プリント配線基板１０は、リード１０ｆと配線パターン１０ｄ又は導体板舌片１０ｈと配線パターン（電極パターン）１０ｄとの間のワイヤボンディングが不要となることから、ボンディングワイヤの長さのばらつき等に起因した信号伝送特性の制限を受けず、かつ、配線部ＰＷとリード部ＰＬ、搭載部ＰＭとを、単一の基板から同時に形成することができるので、安価である。
なお、上記第１の実施の形態例に係るプリント配線基板１０においては、複数の配線パターン１０ｄは、配線部グランド（第２の部分）１０ｅを有するマイクロストリップラインとして形成されたものであるが、複数の配線パターン１０ｄを、配線部グランド１０ｅを有し、配線部グランド１０ｅに接続されたグランド用配線パターンが２つの信号伝送路間に配置されてなるグランド付コプレーナ型の伝送路として形成してもよい。
（第２の実施形態）
次に、本発明の第２の実施形態であるリードフレームパッケージについて説明する。第６図は、本発明の第２の実施形態であるリードフレームパッケージの製造方法を示し、プリント配線基板１０を合成樹脂でモールドした状態の断面図である。第７図は、合成樹脂でモールドされたプリント配線基板１０からリード１０ｆ及び導体板舌片１０ｈを所望長さに切断してリードフレームパッケージとする様子を示す断面図である。
本発明の第２の実施形態であるリードフレームパッケージ２０は、第１の実施形態で示したリード部ＰＬ及び搭載部ＰＭを有するプリント配線基板１０から製造される。先ず、電気絶縁性及び熱可塑性を有するポリフェニレンスルフィド（ＰＰＳ）樹脂やポリブチレンテレフタレート（ＰＢＴ）樹脂あるいは電気絶縁性及び熱硬化性を有するエポキシ樹脂等の合成樹脂２１によって、第６図に示すように、プリント配線基板１０の導体板１０ａ下面及び搭載部ＰＭをインサートモールドによって被包する。このとき、合成樹脂２１によってプリント配線基板１０の搭載部ＰＭ上部に後述の搭載ブロックを搭載する段部２１ａを形成する。
そして、第７図に点線で示すように、合成樹脂２１から延出した複数のリード１０ｆ及び導体板舌片１０ｈを所望長さに切断した後、これらの切断端面を研磨すると共にＡｕめっきをして、リードフレームパッケージ２０とする。
このように、リードフレームパッケージ２０は、第１の実施形態のプリント配線基板１０を合成樹脂２１でモールドし、リード１０ｆ及び導体板舌片１０ｈを所望長さに切断して切断端面を研磨，めっき処理して製造される。このため、リードフレームパッケージ２０は、加工が容易で、安価に製造することができるうえ、ワイヤボンディング個所が少なくできるので、インピーダンス特性も安定している。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第８図は、この発明の第３の実施形態を示す光モジュール３０の斜視図である。第９図は、第７図に示すリードフレームパッケージ２０にマルチチャンネルの光半導体素子３２及び駆動用の電子回路部品（半導体素子）３３を搭載した断面図である。第１０図は、電気絶縁性の合成樹脂で封止したリードフレームパッケージ２０とフェルール３５とを接合して構成される光モジュール３０の断面図である。
光モジュール３０は、横一列に配置される光半導体素子３２を４個有しており、第８図に示すように、合成樹脂ケース３４ａで封止されたリードフレームパッケージ２０とフェルール３５とが接合され、側方へ延出した複数のリード１０ｆが曲げ加工されている。フェルール３５は、本体３５ａにガイドピン３５ｂと、横一列に４つ配置された光半導体素子３２に対応して４本の光ファイバ３５ｃが横一列に設けられている。
光半導体素子３２としては、その基板面に対して垂直方向に光が入射あるいは出射するプレーナ型の受発光素子アレイ（ＶＣＳＥＬ，ＰＤ）等が用いられる。光モジュール３０の製造に際しては、先ず、第９図に示すように、リードフレームパッケージ２０の段部２１ａに設置する搭載ブロック（シリコン基板）３１の第１の面３１ａに、光半導体素子３２を横一列に４個固定し、この面と垂直な第２の面３１ｂと段部２１ａとを対向させて固定する。これにより、各光半導体素子３２の基板面は、導体板１０ａの上面と垂直となる。また、配線部ＰＷのめっき層１１上に、ＩＣ等の駆動用電子回路部品３３を設ける。そして、搭載ブロック３１と各光半導体素子３２との間、搭載ブロック３１と導体板舌片１０ｈとの間、電子回路部品３３と２箇所のめっき層１１との間を、それぞれボンディングワイヤＷで接続する。
なお、図示されていないが、搭載ブロック３１の第１の面３１ａには、光半導体素子３２との電気的接続を行うために必要な配線パターンが形成されており、各光半導体素子３２と導体板舌片１０ｈとの電気的接続は、この配線パターンを介して行われる。そして、搭載ブロック３１の第１の面３１ａ上の配線パターンと導体板舌片１０ｈとを接続するボンディングワイヤは、導体板舌片１０ｈ側においては、搭載ブロック３１の第１の面３１ａと略平行な端面１０ｊに接続されている。
次に、第１０図に示すように、リードフレームパッケージ２０上に固定された光半導体素子３２及び電子回路部品３３を合成樹脂ケース３４ａで囲繞し、４個の光半導体素子３２の各チャンネルに対応した複数の光ファイバ３５ｃを固定したフェルール３５を、各光ファイバ３５ｃが４個の光半導体素子３２の各チャンネル光結合するように合成樹脂ケース３４ａと接合する。このとき、リードフレームパッケージ２０のリード部ＰＬの複数のリード１０ｆは、合成樹脂ケース３４ａから所定長さ延出される。そして、合成樹脂ケース３４ａとリードフレームパッケージ２０とで囲まれる内部の空間に合成樹脂３４ｂが充填される。なお、フェルール３５は、多芯コネクタ４２（第１２Ａ図参照）との位置合わせのための２本のガイドピン３５ｂを本体３５ａに有している。
次いで、第１０図の長手方向に沿った断面である第１１Ａ図及び幅方向に沿った断面である第１１Ｂ図に示すように、合成樹脂ケース３４ａから延出しているリード１０ｆを予め設定された位置で折り曲げ加工して光モジュール３０の製造が完了する。このようにして製造された光モジュール３０は、第１２Ａ図に示すように、所定の回路が形成された回路基板４０に搭載され、各リード１０ｆを介して所定の回路と電気的に接続され、また、ガイドピン３５ｂを利用して多芯コネクタ４２と接続される。これにより、光モジュール３０は、４個の光半導体素子３２とリボン型光ファイバ４３の対応する光ファイバとが光学的に接続される。
また、光モジュールの別の態様は、第１２Ｂ図に示す光モジュール３０のように、リード１０ｆを折り曲げ加工した形状が略Ｌ字状であって、回路基板４０の所定位置に設けられたスルーホールに挿通固定され、各リード１０ｆを介して所定の回路と電気的に接続されるものである。また、第１２Ｂ図に示す光モジュール３０は、所定位置の平面内に複数の光半導体素子３２が２次元方向に配置されている。即ち、第１２Ｂ図に示す光モジュール３０は、横一列に４個配置される光半導体素子３２を上下に２列有している。このため、フェルール３５は、上下２列の光半導体素子３２に対応して、第１２Ｂ図に示すように、本体３５ａに、４本の光ファイバ３５ｃが横一列に上下２列設けられている。
また、複数の光半導体素子３２は、例えば、縦方向に２個、横方向に６個の合計１２個、縦方向に３個、横方向に３個の合計９個、或いはそれ以上の個数が、それぞれ２次元方向に配置されたものであってもよい。
なお、リード１０ｆは、折り曲げ加工せず、回路基板４０の板面と平行なものであってもよい。例えば、光モジュールを収容可能な孔を回路基板４０の所定位置に設け、リード１０ｆと回路基板４０の配線とを電気的に接続可能な位置まで光モジュールを移動させれば、リード１０ｆは折り曲げ加工しなくともよい。また、回路基板４０の所定位置にリード１０ｆと回路基板４０の配線とを電気的に接続可能な位置まで配線する、例えば、配線台を設けることにより、リード１０ｆは折り曲げ加工しなくともよい。このように、リード１０ｆの形状は任意に設計可能である。
これにより、光モジュール３０は、例えば、光半導体素子３２がＶＣＳＥＬである場合には、第１１Ａ図に示すように、回路基板４０側から入力された駆動電流が、右端のリード１０ｆ→ビアホール１１ａ→ボンディングワイヤＷ→電子回路部品３３→ボンディングワイヤＷ→ビアホール１１ａ→導体板舌片１０ｈ→ボンディングワイヤＷ→搭載ブロック３１→ボンディングワイヤＷ→光半導体素子３２と流れ、光半導体素子３２から出射された光が多芯コネクタ４２に取り付けたリボン型光ファイバ４３によって伝送されてゆく。
また、光半導体素子３２がプレーナＰＤである場合には、上記とは逆の経路を辿って、光半導体素子３２で生じた光信号電流が外部回路に導かれる。
このように、光モジュール３０は、導体板１０ａ上に絶縁層１０ｂを介して導体層１０ｃが一体に形成された基板Ｂをエッチング及び／又はレーザ加工して配線部ＰＷとリード部ＰＬ及び／又は搭載部ＰＭとが同時に形成され、これら各部がビアホール１１ａによって電気的に接続される。このため、光モジュール３０は、従来の光モジュールに比べてワイヤボンディングの個所が少なくなるので、ボンディングワイヤＷの長さのばらつき等に起因したインダクタンスのばらつき影響が減少し、また、配線パターン１０ｄを高精度にばらつきなく形成することができるので、インピーダンス特性も安定し、信号伝送特性の劣化が抑えられる。また、光モジュール３０は、加工が容易であることから安価に製造することができるという利点がある。
また、プレーナ型の光半導体素子３２は、搭載ブロック３１の第１の面３１ａに固定され、この面に垂直な第２の面３１ｂにおいて段部２１ａに接合されることにより、その基板面が導体板１０ａの上面と垂直となる。このため、光ファイバ３５ｃへの光の入出射方向とプレーナ型の光半導体素子３２の光の入出射方向が合わせられる。そして、同時に、プレーナ型の光半導体素子３２と、導体板舌片１０ｈとを電気的に接続するボンディングワイヤＷの両端が、搭載ブロック３１の第１の面３１ａと、これに略平行な導体板舌片１０ｈの端面１０ｊにボンディングされているので、ワイヤボンディングの作業を効率よく行うことができる。
ここで、第１３図は、光モジュール３０において、プリント配線基板１０、電子回路部品３３並びにボンディングワイヤＷを示したもので、リード部ＰＬの複数のリード１０ｆが曲げ加工されている。但し、第１３図においては、めっき層１１の図示は省略されている。また、第１４図は、第１３図の搭載部ＰＭを下面側から見た図、第１５Ａ図は、第１３図に示す複数の電極舌片におけるグランド用電極舌片１０ｉ（Ｇ）に沿った断面図、第１５Ｂ図は、信号用電極舌片１０ｉ（Ｓ）に沿った断面図である。
第１４図，第１５Ａ図，第１５Ｂ図に示すように、搭載部ＰＭの隣接する信号用電極舌片１０ｉ（Ｓ）の間には、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）から搭載部ＰＭに向かって連続して延びるグランド用導体板舌片１０ｈ（Ｇ）と、このグランド用導体板舌片１０ｈ（Ｇ）上で搭載部ＰＭと配線部ＰＷとに跨って積層された絶縁層１０ｂと、この絶縁層１０ｂ上に形成された配線パターン（グランド用電極パターン）１０ｄとからなるグランド用電極舌片１０ｉ（Ｇ）が配設されている。このようにして、各信号用電極舌片１０ｉ（Ｓ）がグランド用電極舌片１０ｉ（Ｇ）に挟まれて交互に配列され、複数の電極舌片１０ｉが構成されている。なお、図では簡単のため信号用電極舌片１０ｉ（Ｓ）は２本だけ示した。
そして、グランド用電極舌片１０ｉ（Ｇ）のグランド用導体板舌片１０ｈ（Ｇ）は、第１５Ａ図に示すように、ビアホール１１ａを介して、配線部ＰＷに繋がる配線パターン（グランド用電極パターン）１０ｄと電気的に接続される。また、信号用電極舌片１０ｉ（Ｓ）の信号用導体板舌片１０ｈ（Ｓ）は、第１５Ｂ図に示すように、ビアホール１１ａを介して、配線部ＰＷに繋がる配線パターン（信号用電極パターン）１０ｄと電気的に接続される。これにより、グランド用電極舌片１０ｉ（Ｇ）においては、グランド用導体板舌片１０ｈ（Ｇ）とこの上に形成される配線パターン（グランド用電極パターン）１０ｄがともに配線部グランド１０ｅに電気的に接続される。一方、信号用電極舌片１０ｉ（Ｓ）においては、信号用導体板舌片１０ｈ（Ｓ）とこの上に形成される配線パターン（信号用電極パターン）１０ｄは、配線部グランド１０ｅに電気的に接続されることなく、配線部ＰＷの配線パターン１０ｄにつながることとなる。
このようにして、プリント配線基板１０では、第１３図〜第１５図に示したように、グランド用電極舌片１０ｉ（Ｇ）が、配線部グランド１０ｅと連続して一体に形成されたグランド用導体板舌片１０ｈ（Ｇ）を有するので、その接地電位が安定する。したがって、グランド用電極舌片１０ｉ（Ｇ）の間に信号用電極舌片１０ｉ（Ｓ）が配置されることにより、複数の信号用電極舌片１０ｉ（Ｓ）間が効果的に電磁遮蔽される。このため、プリント配線基板１０を用いた光モジュール３０では、信号用電極舌片１０ｉ（Ｓ）間の電磁干渉が効果的に抑制されるので、チャンネル間のクロストークが効果的に抑えられ、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
このようなグランド用電極舌片１０ｉ（Ｇ）は、プリント配線基板１０を作製する際に、信号用電極舌片１０ｉ（Ｓ）と同時に形成することができる。すなわち、搭載部ＰＭを、導体板１０ａのエッチングによって複数の電極舌片に１０ｉに分離するに際し、グランド用導体板舌片１０ｈ（Ｇ）となる部分が、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）から分離しないように、即ち、配線部ＰＷ側にある第２の部分と搭載部ＰＭ側にある第３の部分とに分離しないようにエッチングマスクを形成すればよい。このように、グランド用電極舌片１０ｉ（Ｇ）は、非常に簡易な方法によって形成することができる。
なお、上記においては、搭載部ＰＭにおける電極舌片１０ｉにグランド用電極舌片１０ｉ（Ｇ）を形成することについて説明したが、同様にして、リード部ＰＬにおけるリード１０ｆについても、信号用リード１０ｆ（Ｓ）間に配線部グランド１０ｅと連続して一体的に形成されたグランド用リード１０ｆ（Ｇ）を配設することができる。このような構成によれば、光モジュール３０は、グランド用リード１０ｆ（Ｇ）の接地電位が安定となり、隣接する信号用リード１０ｆ（Ｓ）間をグランド用リード１０ｆ（Ｇ）で効果的に電磁遮蔽することができる。従って、光モジュール３０は、第１２Ａ図に示す回路基板４０から伝送される信号が、リード部ＰＬにて電磁干渉を起こすことが効果的に抑制又は防止されるので、チャンネル間のクロストークが抑えられ、信号伝送特性、例えば、Ｓ／Ｎ比の劣化が抑制又は防止される。
この場合、グランド用リード１０ｆ（Ｇ）は、グランド用電極舌片１０ｉ（Ｇ）と同様、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）からリード部ＰＬに向かって連続して延びる導体板１０ａによって構成され、プリント配線基板１０を作製する際に、信号用リード１０ｆ（Ｓ）と同時に形成することができる。即ち、搭載部ＰＭを、導体板１０ａのエッチングによって複数のリード１０ｆに分離するに際し、グランド用リード１０ｆ（Ｇ）となる部分が、配線部ＰＷの導体板１０ａ（配線部グランド１０ｅ）から分離しないように、配線部ＰＷ側にある第２の部分と、リード部ＰＬ側にある第１の部分とに分離しないようにエッチングマスクを形成すればよい。
ここで、第２０図は、第１３図における搭載部ＰＭの一例を上方から見た拡大図である。第２０図に示されるように、搭載部ＰＭの複数の電極舌片１０ｉにおいては、配線パターン１０ｄと導体板舌片１０ｈとを電気的に接続するビアホール１１ａは、隣接する電極舌片１０ｉ間で、電極舌片１０ｉの長手方向の位置が異なるように形成されている。配線パターン１０ｄと導体板舌片１０ｈとの電気的接続を確実にするためには、ビアホール１１ａにはある程度の大きさが必要となり、その直径は配線パターン１０ｄ及び導体板舌片１０ｈの幅よりも大きくなる。このため、このように大径のビアホールを電極舌片１０ｉの長手方向において同一の位置に並べると、各電極舌片１０ｉ間のピッチが大きくなり、通常採用される光ファイバアレイのピッチ（例えば、２５０μｍ）に合わせて作製されるマルチチャンネルの光半導体素子におけるチャンネル間ピッチと整合しなくなる。そこで、隣接する電極舌片１０ｉ間でビアホール１１ａの位置をずらすことによって、かかる問題を回避し、電極舌片１０ｉ間のピッチを狭くすることを可能としたものである。これにより、本発明のプリント配線基板１０を用いて、小型の光モジュール３０を作製することを可能としたものである。なお、光ファイバアレイのピッチは、光ファイバの種類、例えば、太さや形状（断面形状、また光ケーブルやリボン状等の多心型）等によって任意のピッチに設計することができる。
なお、光モジュール３０は、幅方向両側並びにガイドピン３５ｂを設けた前部に対して背面側となる後部の三方に複数のリード１０ｆが延出する構成であったが、用途や設計によっては、第１６図に示すように、幅方向両側のみに複数のリード１０ｆが延出する構成であってもよい。また、リード１０ｆは、幅方向片側のみ、あるいは光モジュール３０の下面からのみ延出するものでもよい。
また、第１８Ａ図に示すように、光モジュール３０では、光半導体素子３２を固定した搭載ブロック３１の第１の面３１ａと、これに垂直な第２の面３１ｂとに連続して光半導体素子３２と配線パターン１０ｄとの間を接続する配線パターン３１ｃを形成し、搭載ブロック３１の第２の面３１ｂの配線パターン３１ｃが、プリント配線基板１０の搭載部ＰＭの配線パターン１０ｄ（めっき層１１）に接触した状態で、搭載ブロック３１をプリント配線基板１０上に固定してもよい。
なお、電子回路部品３３が、平面上に配置される複数の電極を介して配線パターン１０ｄとなる導電層１０ｃと平面内で接続されるとき、第１８Ｂ図に示すように、電極に対応する半田バンプ３６を介して導電層１０ｃと接続する。
このとき、第１８Ｃ図に示すように、複数の電極と複数の導電層１０ｃとのそれぞれの接続位置Ｌ１１〜Ｌ３３が、縦３つ×横３つ、あるいはそれ以上あるときには、それぞれの接続位置Ｌ１１〜Ｌ３３に導電層１０ｃが存在することになる。このため、周囲を他の接続位置Ｌ１１〜Ｌ３３によって囲まれている接続位置Ｌ２２は、スペース上の制約によって導電層１０ｃを設けることが困難になる。従って、電子回路部品３３が、他の接続位置Ｌ１１〜Ｌ３３によって囲まれた接続位置Ｌ２２を有するとき、接続位置Ｌ２２においては、第１８Ｂ図に示すように、ビアホール３７を介して導体層１０ｋと接続する。これにより、電子回路部品３３においては、接続位置Ｌ２２にある電極が、半田バンプ３６，ビアホール３７，導体層１０ｋを介して配線パターン１０ｄ（導電層１０ｃ）と接続される。
このとき、ビアホール３７に代えてスルーホールを用いて接続してもよいし、半田バンプ３６と導体層１０ｋとを直接接続してもよい。このようにすると、電子回路部品３３は、電極の数が増え、周囲を他の接続位置によって囲まれている接続位置が生じても、導体層との接続が可能となる。また、導電層１０ｋは、それ自身が配線パターン１０ｄのように所望の配線を可能に配線パターンを形成していてもよいし、ビアホール１１ａ等、所定の配線パターンと電気的に接続されていてもよい。
さらに、プレーナ型の光半導体素子３２の表面における反射光の影響を抑制するため、第１９Ａ図に示されるように、段部２１ａを導体板１０ａの上面に対して３°〜１０°、好ましくは６°〜９°程度の傾角を持った斜面に形成することによって、搭載ブロック３１の第１の面３１ａに固定されたプレーナ型の光半導体素子３２の基板面が導体板１０ａの上面に対して非垂直となるようにしてもよい。また、第１９Ｂ図に示されるように、搭載ブロック３１の第１の面３１ａと第２の面３１ｂとが直角ではない角度で交差するように搭載ブロック３１を構成し、第２の面３１ｂを導体板１０ａの上面に対して平行に形成された段部２１ａに固定することによって、プレーナ型の光半導体素子３２に関する基板面が導体板１０ａの上面に対して非垂直となるようにしてもよい。さらに、図示しないが、搭載ブロック３１を導体板１０ａの上面に垂直な軸の周りに３°〜１０°、好ましくは６°〜９°程度回転させた位置で段部２１ａに固定したり、または光ファイバ３５ｃの入出射端面を斜めに加工してもよい。上記のような構成によれば、光モジュール３０は、プレーナ型の光半導体素子３２の入出射面（基板面に平行）と光ファイバ３５ｃの入出射端面とが非平行となるため、反射光による悪影響が抑制又は防止される。
さらに、光モジュール３０では、配線部ＰＷに、光半導体素子３２の駆動用のＩＣ等の電子回路部品３３をフリップチップボンディングによって固定してもよい。このような構成によれば、電子回路部品３３とプリント配線基板１０の配線部ＰＷの配線パターン１０ｄとを接続するボンディングワイヤを更に少なくすることができるので、光モジュール３０は、信号伝送特性の低下を一層抑えることができる。
なお、本発明の光モジュール３０においては、電子回路部品３３はなくてもよく、リード部ＰＬのリード１０ｆと搭載部ＰＭに搭載される光半導体素子３２とが、電子回路部品３３を介することなく接続されていてもよい。また、プリント配線基板１０において、搭載部ＰＭは必須ではなく、配線部ＰＷとリード部ＰＬのみを備えていてもよい。この場合には、第１７図に示すように、配線部ＰＷのめっき層１１上に、端面出射型の半導体レーザダイオードや導波路型（端面受光型）フォトダイオード等の光半導体素子３２を固定し、配線パターン１０ｄとの間をボンディングワイヤＷで接続すればよい。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第２１図は、この発明の第４の実施形態を示す光モジュール５０の断面図である。第３の実施形態の光モジュール３０は、光半導体素子３２及び駆動用の電子回路部品（半導体素子）３３を搭載したリードフレームパッケージ２０を電気絶縁性の合成樹脂で封止した。これに対し、光モジュール５０は、光半導体素子３２及び駆動用の電子回路部品３３を搭載したリードフレームパッケージ２０が、蓋５１、側壁５２、底板５４及びフェルール５５によって封止されている。光モジュール５０の内部は、例えば、窒素ガス（Ｎ２）等や水分量等が管理された気体によって封止されていることが望ましい。
光モジュール５０は、図２１に示すように、導体板１０ｅ，１０ｆ，１０ｈを上方に固定した固定部材５３が、底板５４に固定され、導体板１０ｆが絶縁体５６を介して側壁５２から外部へ延出している。このとき、光モジュール５０は、横一列に複数個配列された光半導体素子３２を有している。また、電子回路部品３３は、複数のリード３３ａと導電層１０ｃとが半田によって接合されている。このため、フェルール５５は、光半導体素子３２の数に対応した複数の光ファイバ５５ｃを有し、各光ファイバ５５ｃは各光半導体素子３２のチャンネルと光結合されている。光モジュール５０は、フェルール５５の本体５５ａに設けたガイドピン５５ｂを利用して多芯コネクタ（図示せず）と接続され、光半導体素子３２が光ファイバ５５ｃを介して前記多芯コネクタの光ファイバと光学的に接続される。
このとき、固定部材５３は、少なくとも導体板１０ｅ，１０ｆ，１０ｈと接する部分が電気絶縁性と熱伝導性を有することが望ましい。固定部材５３が熱伝導性を有すると、光モジュール５０は、底板５４を介して放熱や加熱が可能となる。また、固定部材５３は、少なくとも導体板１０ｅ，１０ｆ，１０ｈと接する部分に電気絶縁層を形成した金属や、熱伝導性の合成樹脂，アルミナ（Ａｌ２Ｏ３），窒化アルミニウム（ＡｌＮ）等の非金属を使用する。一方、底板５４は、銅，銅合金等の金属、熱伝導性の合成樹脂，アルミナ（Ａｌ２Ｏ３），窒化アルミニウム（ＡｌＮ）等の非金属を使用することができる。
また、光モジュール５０は、固定部材５３と底板５４との間に温度制御素子を入れ、外部から、例えば、温度変化に伴い光半導体素子３２や電子回路部品３３を所望の温度に制御することができる。更に、光モジュール５０内部の所定位置に温度検知センサを設けると、より正確に温度を制御することができる。
尚、本発明の光モジュールは、フェルールが有する光ファイバによって光半導体素子の各チャンネルと光結合され、前記フェルールによって外部の光コネクタ等の光部品と結合される。しかし、本発明の光モジュールにおいては、例えば、フェルールが有する光ファイバを長尺なものとし、この光ファイバが光半導体素子の各チャンネルと光結合されると共に、外部へ導出されるものであってもよい。このとき、外部へ導出された光ファイバは、端部に設けた光コネクタによって他の光ファイバと光結合されるか、或いは他の光ファイバと融着接続によって光結合される。
更に、発光素子と受光素子を備えた光モジュールの場合には、発光素子を発光させる電気の発光信号の大きさ比べ、受光素子が受光して電気に変換された受光信号が小さいことから、発光信号と受光信号との間で電磁干渉（クロストーク）が発生することがある。このため、このような光モジュールにおいては、例えば、発光素子のグランドと受光素子のグランドとが分離されるように、複数の導体板を構成してもよい。
以上のように、本発明にかかるプリント配線基板、その製造方法、リードフレームパッケージおよび光モジュールは、ワイヤボンディングの個所を少なくしてボンディングワイヤの長さのばらつき等に起因した信号伝送特性の劣化を抑え、また、搭載されるプレーナ型の光半導体素子との間のワイヤボンディング作業を容易に行うことができ、かつ、安価に製造するのに有用である。
Claims (35)
- 外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、
前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層と、
前記絶縁層上に形成された複数の配線パターンと、
を有し、
前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されている
ことを特徴とするプリント配線基板。 - 前記プリント配線基板は、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含む
ことを特徴とする請求の範囲第１項に記載のプリント配線基板。 - 前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、
前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されている
ことを特徴とする請求の範囲第２項に記載のプリント配線基板。 - 前記リード部は、隣接する２つの信号用リードの間に少なくとも１つのグランド用リードが配置され、
前記少なくとも１つのグランド用リードは、前記配線部の導体板から一体的に形成され、かつ、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続されている
ことを特徴とする請求の範囲第２項又は第３項に記載のプリント配線基板。 - 前記プリント配線基板は、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、
該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、
前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されている
ことを特徴とする請求の範囲第２項乃至第４項のいずれか一つに記載のプリント配腺基板。 - 前記搭載部は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に少なくとも一つのグランド用電極舌片が配置され、
この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されている
ことを特徴とする請求の範囲第５項に記載のプリント配線基板。 - 導体板と、この導体板上に積層された絶縁層と、この絶縁層上に形成された導体層とからなる基板を準備する第１の工程と、
少なくとも前記導体層の所定部をエッチング又は／及びレーザ加工して前記複数の配線パターンを形成する第２の工程と、
前記導体板をエッチング又は／及びレーザ加工して複数の導体板に分離し、分離された前記複数の導体板を跨ぐ位置に前記絶縁層と配線パターンとを残す第３の工程と、
前記複数の配線パターンの少なくとも１つを、分離された前記複数の導体板の少なくとも１つの導体板とビアホールを介して電気的に接続する第４の工程と、
を有することを特徴とするプリント配線基板の製造方法。 - 前記第３の工程は、前記導体板を複数に分離することにより、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを形成する
ことを特徴とする請求の範囲第７項に記載のプリント配線基板の製造方法。 - 前記第３の工程は、前記リード部の導体板を、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離し、
前記所定数の信号用リードを、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続する工程を含む
ことを特徴とする請求の範囲第８項に記載のプリント配線基板の製造方法。 - 前記第３の工程は、隣接する２つの信号用リードの間に配置され、前記配線部の導体板から形成すると共に、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続される少なくとも１つのグランド用リードを形成する工程を含む
ことを特徴とする請求の範囲第９項に記載のプリント配線基板の製造方法。 - 前記第３の工程は、前記リード部及び配線部と共に、分離された前記複数の導体板の更に他の１つを有し、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を形成し、
該搭載部の導体板を、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離して対応する電極パターンと共に前記複数の信号用電極舌片とする共に、
前記信号用導体板舌片を、ビアホールによってそれぞれ対応する前記電極パターンと電気的に接続する工程を含む
ことを特徴とする請求の範囲第８項乃至第１０項のいずれか一つに記載のプリント配線基板の製造方法。 - 前記第３の工程は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に配置される少なくとも一つのグランド用電極舌片を形成する工程を含み、
この少なくとも一つのグランド用電極舌片は、エッチング又は／及びレーザ加工によって形成され、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されている
ことを特徴とする請求の範囲第７項乃至第１１項のいずれか一つに記載のプリント配線基板の製造方法。 - 外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、
前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層と、
前記絶縁層上に形成された複数の配線パターンと、
前記複数の導体板の少なくとも１つの導体板の下面をモールドする電気絶縁性の合成樹脂と、
を有し、
前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されている
ことを特徴とするリードフレームパッケージ。 - 前記リードフレームパッケージは、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含む
ことを特徴とする請求の範囲第１３項に記載のリードフレームパッケージ。 - 前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、
前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されている
ことを特徴とする請求の範囲第１４項に記載のリードフレームパッケージ。 - 前記リード部は、隣接する２つの信号用リードの間に少なくとも１つのグランド用リードが配置され、
前記少なくとも１つのグランド用リードは、前記配線部の導体板から一体的に形成され、かつ、ビアホールを介して、前記複数の配線パターンの対応する配線パターンと電気的に接続されている
ことを特徴とする請求の範囲第１４項又は第１５項に記載のリードフレームパッケージ。 - 前記リードフレームパッケージは、前記リード部と所定の前記配線パターンとが電気的に接続され、光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、
該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、
前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されている
ことを特徴とする請求の範囲第１４項乃至第１６項のいずれか一つに記載のリードフレームパッケージ。 - 前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に配置される少なくとも一つのグランド用電極舌片を有し、
この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されている
ことを特徴とする請求の範囲第１７項に記載のリードフレームパッケージ。 - 外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層及び前記絶縁層上に形成された複数の配線パターンとを有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されているプリント配線基板と、
前記複数の導体板の少なくとも１つの導体板の下面を被包する電気絶縁性の合成樹脂モールドケースと、
前記配線パターンに電気的に接続された光半導体素子と、
前記光半導体素子に光結合した光ファイバと、
を有することを特徴とする光モジュール。 - 前記プリント配線基板は、分離された前記複数の導体板の１つを有するリード部と、分離された前記複数の導体板の他の１つを有し、前記リード部と電気的に接続される配線部とを含む
ことを特徴とする請求の範囲第１９項に記載の光モジュール。 - 前記リード部の導体板は、前記複数の配線パターンに対応した所定数の信号用リードにさらに分離され、
前記所定数の信号用リードは、ビアホールによって、それぞれ対応する前記配線パターンに電気的に接続されている
ことを特徴とする請求の範囲第２０項に記載の光モジュール。 - 前記配線部に少なくとも一つの電子回路素子が固定或いは接続されていることを特徴とする請求の範囲第２０項又は第２１項に記載の光モジュール。
- 前記電子回路素子は、前記配線部にフリップチップボンディングにより固定或いは接続されていることを特徴とする請求の範囲第２２項に記載の光モジュール。
- 前記プリント配線基板は、前記リード部と所定の前記配線パターンとが電気的に接続され、前記光半導体素子を複数有するマルチチャンネル光半導体素子との電気的接続のための複数の信号用電極舌片を有し、各信号用電極舌片に電極パターンが形成された搭載部を更に含み、
該搭載部の導体板は、前記マルチチャンネル光半導体素子のチャンネルに対応した所定数の信号用導体板舌片にさらに分離されて対応する電極パターンと共に前記複数の信号用電極舌片として構成され、
前記信号用導体板舌片は、ビアホールによってそれぞれ対応する前記電極パターンに電気的に接続されている
ことを特徴とする請求の範囲第２０項乃至第２３項のいずれか一つに記載の光モジュール。 - 前記搭載部は、前記複数の信号用電極舌片のうちの隣接する２つの信号用電極舌片の間に少なくとも一つのグランド用電極舌片が配置され、
この少なくとも一つのグランド用電極舌片は、前記配線部側から前記搭載部側に向かって連続して延びる前記導体板からなるグランド用導体板舌片と、このグランド用導体板舌片上に積層された絶縁層と、この絶縁層上に形成されたグランド用電極パターンとを有してなり、前記グランド用導体板舌片は、ビアホールを介して、前記グランド用電極パターンと電気的に接続されている
ことを特徴とする請求の範囲第２４項に記載の光モジュール。 - 前記マルチチャンネル光半導体素子はプレーナ型であって、搭載ブロックの第１の面に固定され、
この搭載ブロックは、前記第１の面と交差する第２の面を有し、該第２の面が前記プリント配線基板に向かい合うように接合された状態で前記プリント配線基板上部に固定されており、
前記マルチチャンネル光半導体素子の各チャンネルは、対応する前記電極舌片の導体板の端面に直接ボンディングされた少なくとも１本のワイヤを介して対応する前記電極舌片に電気的に接続されている
ことを特徴とする請求の範囲第２４項又は第２５項に記載の光モジュール。 - 前記マルチチャンネル光半導体素子はプレーナ型であって、搭載ブロックの第１の面に固定され、
この搭載ブロックは、前記第１の面と交差する第２の面及び前記第１の面と前記第２の面とに連続して形成された配線パターンを有し、
該搭載ブロックの第２の面の配線パターンが、前記プリント配線基板の搭載部の配線パターンと接触した状態で前記プリント配線基板に固定されている
ことを特徴とする請求の範囲第２４項又は第２５項に記載の光モジュール。 - 前記配線部に少なくとも一つの電子回路素子が固定或いは接続されていることを特徴とする請求の範囲第２４項乃至第２７項のいずれか一つに記載の光モジュール。
- 前記電子回路素子は、前記配線部にフリップチップボンディングにより固定或いは接続されていることを特徴とする請求の範囲第２８項に記載の光モジュール。
- 前記光半導体素子は、所定位置に２次元方向に複数配置されていることを特徴とする請求の範囲第１９項乃至第２９項のいずれか一つに記載の光モジュール。
- 前記電子回路素子と少なくとも１つの前記光半導体素子とを有し、
前記電子回路素子の少なくとも１つの電極と、所定の前記配線パターンとが半田バンプを介して電気的に接続されていることを特徴とする請求の範囲第３０項に記載の光モジュール。 - 外部回路との電気的接続のためのリードとして用いられる少なくとも１つの導体板を含み、互いに空間的に分離された複数の導体板と、前記複数の導体板上及び／又は前記複数の導体板を跨いで形成された絶縁層及び前記絶縁層上に形成された複数の配線パターンとを有し、前記複数の導体板の少なくとも１つの導体板が、前記複数の配線パターンの少なくとも１つとビアホールによって電気的に接続されているプリント配線基板と、
前記複数の導体板の少なくとも１つの導体板が固定され、前記複数の導体板と少なくとも電気的に接する個所が電気絶縁性を有する固定部材と、
前記配線パターンに電気的に接続された光半導体素子と、
前記光半導体素子に光結合した光ファイバと、
を有することを特徴とする光モジュール。 - 前記固定部材を設置する底板を有し、前記固定部材と前記底板との間には温度制御素子が配置されることを特徴とする請求の範囲第３２項に記載の光モジュール。
- 前記光半導体素子は、所定位置に２次元方向に複数配置されていることを特徴とする請求の範囲第３２項又は第３３項に記載の光モジュール。
- 前記電子回路素子と少なくとも１つの前記光半導体素子とを有し、
前記電子回路素子の少なくとも１つの電極と、所定の前記配線パターンとが半田バンプを介して電気的に接続されていることを特徴とする請求の範囲第３２項乃至第３４項のいずれか一つに記載の光モジュール。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003065475 | 2003-03-11 | ||
| JP2003065475 | 2003-03-11 | ||
| PCT/JP2004/002722 WO2004082019A1 (ja) | 2003-03-11 | 2004-03-04 | プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004082019A1 true JPWO2004082019A1 (ja) | 2006-06-15 |
| JP4514709B2 JP4514709B2 (ja) | 2010-07-28 |
Family
ID=32984496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005503493A Expired - Fee Related JP4514709B2 (ja) | 2003-03-11 | 2004-03-04 | プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7355862B2 (ja) |
| EP (1) | EP1603158B1 (ja) |
| JP (1) | JP4514709B2 (ja) |
| CN (1) | CN100440500C (ja) |
| WO (1) | WO2004082019A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10228634A1 (de) * | 2002-06-26 | 2004-01-22 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung |
| JP5197156B2 (ja) * | 2007-06-19 | 2013-05-15 | キヤノン株式会社 | 配線基板 |
| KR101580925B1 (ko) * | 2009-04-28 | 2015-12-30 | 삼성전자주식회사 | 칩온 보드 타입의 패키지 |
| CN102263086B (zh) * | 2010-05-28 | 2013-04-17 | 日月光半导体制造股份有限公司 | 半导体封装结构 |
| US20120074131A1 (en) * | 2010-09-29 | 2012-03-29 | Seagate Technology Llc | Integrated resistive heaters for microelectronic devices and methods utilizing the same |
| KR101434395B1 (ko) * | 2011-09-21 | 2014-09-02 | 한국전자통신연구원 | 양방향 광 송수신 장치 |
| US8491315B1 (en) * | 2011-11-29 | 2013-07-23 | Plastronics Socket Partners, Ltd. | Micro via adapter socket |
| JP6005362B2 (ja) * | 2012-01-19 | 2016-10-12 | 日本航空電子工業株式会社 | 光モジュール及び光伝送モジュール |
| JP2013225595A (ja) * | 2012-04-20 | 2013-10-31 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体パッケージ並びにそれらの製造方法 |
| DE102012215449A1 (de) * | 2012-08-31 | 2014-03-27 | Osram Opto Semiconductors Gmbh | Gehäuse für ein elektronisches bauelement, elektronische baugruppe, verfahren zum herstellen eines gehäuses für ein elektronisches bauelement und verfahren zum herstellen einer elektronischen baugruppe |
| JP6136545B2 (ja) * | 2013-05-07 | 2017-05-31 | 日立金属株式会社 | 光配線基板、光配線基板の製造方法、及び光モジュール |
| JP6790372B2 (ja) * | 2016-02-05 | 2020-11-25 | 富士電機株式会社 | 半導体装置 |
| JP6412900B2 (ja) * | 2016-06-23 | 2018-10-24 | 株式会社東芝 | 高周波半導体用パッケージ |
| WO2018110513A1 (ja) * | 2016-12-15 | 2018-06-21 | 株式会社村田製作所 | 能動素子、高周波モジュールおよび通信装置 |
| CN107548244B (zh) * | 2017-08-30 | 2020-02-28 | 景旺电子科技(龙川)有限公司 | 一种双面夹芯铜基板内部铜基之间绝缘的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697318A (ja) * | 1992-09-16 | 1994-04-08 | Dainippon Printing Co Ltd | 半導体装置用配線基板 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845313A (en) * | 1985-07-22 | 1989-07-04 | Tokyo Communication Equipment Co., Ltd. | Metallic core wiring substrate |
| JPH01199497A (ja) * | 1987-11-10 | 1989-08-10 | Ibiden Co Ltd | 電子部品塔載用基板 |
| JP2528192B2 (ja) | 1990-01-12 | 1996-08-28 | 株式会社三井ハイテック | 半導体装置 |
| US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
| US5483100A (en) * | 1992-06-02 | 1996-01-09 | Amkor Electronics, Inc. | Integrated circuit package with via interconnections formed in a substrate |
| US5661086A (en) * | 1995-03-28 | 1997-08-26 | Mitsui High-Tec, Inc. | Process for manufacturing a plurality of strip lead frame semiconductor devices |
| JP2917868B2 (ja) * | 1995-07-31 | 1999-07-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100203934B1 (ko) * | 1996-02-17 | 1999-06-15 | 윤종용 | 패턴닝된 리드프레임을 이용한 멀티 칩 패키지 |
| JPH09260560A (ja) | 1996-03-21 | 1997-10-03 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| US5869898A (en) * | 1997-04-25 | 1999-02-09 | Nec Corporation | Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof |
| JP3171172B2 (ja) * | 1998-09-25 | 2001-05-28 | 日本電気株式会社 | 混成集積回路 |
| JP3434473B2 (ja) * | 1999-07-23 | 2003-08-11 | 古河電気工業株式会社 | 光モジュール用シリコンプラットフォーム |
| JP4190111B2 (ja) | 1999-10-29 | 2008-12-03 | 富士通株式会社 | 高周波モジュール |
| JP2001194387A (ja) | 2000-01-11 | 2001-07-19 | Mitsubishi Materials Corp | コンタクトプローブおよびその製造方法 |
| JP3650001B2 (ja) * | 2000-07-05 | 2005-05-18 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| EP1387367B1 (en) * | 2001-01-29 | 2007-01-10 | JSR Corporation | Composite particle for dielectrics, ultramicroparticulate composite resin particle, composition for forming dielectrics and use thereof |
| JP2002333552A (ja) * | 2001-05-08 | 2002-11-22 | Fujitsu Ltd | 光装置 |
| JP2003007916A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP2003031755A (ja) | 2001-07-18 | 2003-01-31 | Sumitomo Electric Ind Ltd | 積層リードフレーム及び光通信モジュール並びにその製造方法 |
| JP2003060281A (ja) | 2001-08-14 | 2003-02-28 | Sumitomo Electric Ind Ltd | 発光モジュール及びその製造方法 |
-
2004
- 2004-03-04 CN CNB2004800058083A patent/CN100440500C/zh not_active Expired - Fee Related
- 2004-03-04 WO PCT/JP2004/002722 patent/WO2004082019A1/ja active Application Filing
- 2004-03-04 EP EP04717227.5A patent/EP1603158B1/en not_active Expired - Fee Related
- 2004-03-04 JP JP2005503493A patent/JP4514709B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-20 US US11/109,656 patent/US7355862B2/en not_active Expired - Lifetime
-
2008
- 2008-03-03 US US12/041,457 patent/US7832092B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697318A (ja) * | 1992-09-16 | 1994-04-08 | Dainippon Printing Co Ltd | 半導体装置用配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7832092B2 (en) | 2010-11-16 |
| EP1603158B1 (en) | 2021-06-09 |
| CN100440500C (zh) | 2008-12-03 |
| US7355862B2 (en) | 2008-04-08 |
| US20080172871A1 (en) | 2008-07-24 |
| US20050208789A1 (en) | 2005-09-22 |
| EP1603158A1 (en) | 2005-12-07 |
| JP4514709B2 (ja) | 2010-07-28 |
| EP1603158A4 (en) | 2009-07-15 |
| WO2004082019A1 (ja) | 2004-09-23 |
| CN1757111A (zh) | 2006-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355862B2 (en) | Printed wiring board, method of manufacturing the printed wiring board, lead frame package, and optical module | |
| US9477038B2 (en) | Photoelectric composite wiring module | |
| US7406229B2 (en) | Optical module | |
| US7306377B2 (en) | Integrated optical sub-assembly having epoxy chip package | |
| US20020118924A1 (en) | Optical module and method of manufacturing the same, and optical transmission device | |
| US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
| CN106058634B (zh) | 光学器件封装体和光学器件装置 | |
| EP1477832A1 (en) | Optical module comprising an optoelectronic component mounted in a hole of a substrate | |
| JP5376617B2 (ja) | 光電変換モジュール | |
| US6959125B2 (en) | Printed board unit for optical transmission and mounting method | |
| US6693304B2 (en) | Laminated lead frame, and optical communication module and method of manufacturing the same | |
| JP2004093606A (ja) | 光モジュール及び光伝送装置 | |
| CN107658691B (zh) | 光半导体装置 | |
| US6492698B2 (en) | Flexible circuit with two stiffeners for optical module packaging | |
| CN112188731A (zh) | 内埋式元件结构及其制造方法 | |
| JP5302177B2 (ja) | 光導波路基板および光電気混載装置 | |
| JP7300625B2 (ja) | 半導体装置の実装構造、光モジュール、及び半導体装置の実装構造の製造方法 | |
| JP4053453B2 (ja) | 光モジュール | |
| JP7113325B2 (ja) | 光モジュール構造体 | |
| JP2000100496A (ja) | 同軸接続子およびそれを用いた半導体実装装置 | |
| JP2900900B2 (ja) | 光導波路型デバイス | |
| JP2001174657A (ja) | 光配線層、光・電気配線基板及び実装基板 | |
| JP2004347811A (ja) | 光結合構造及び光結合方法、光結合素子、光配線基板 | |
| JP2004221482A (ja) | 半導体素子組立体およびフレキシブルプリント基板部品 | |
| JP2003347561A (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100511 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4514709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |