JP5197156B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP5197156B2
JP5197156B2 JP2008135691A JP2008135691A JP5197156B2 JP 5197156 B2 JP5197156 B2 JP 5197156B2 JP 2008135691 A JP2008135691 A JP 2008135691A JP 2008135691 A JP2008135691 A JP 2008135691A JP 5197156 B2 JP5197156 B2 JP 5197156B2
Authority
JP
Japan
Prior art keywords
wiring
region
hole
substrate
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008135691A
Other languages
English (en)
Other versions
JP2009027144A (ja
Inventor
隆行 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008135691A priority Critical patent/JP5197156B2/ja
Publication of JP2009027144A publication Critical patent/JP2009027144A/ja
Application granted granted Critical
Publication of JP5197156B2 publication Critical patent/JP5197156B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/06Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072Anchoring, i.e. one structure gripping into another
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Description

本発明は、半導体装置もしくは半導体集積回路に用いられる微細な配線基板およびその製造方法に関する。より詳細には、転写法を用いて作製される微細な配線基板およびその製造方法に関する。
トランスファープリンティング法は、エンボスライクなオリジナルのナノインプリント法とは異なり、転写後のレジストのエッチング加工を必要としないアディティブプロセスである。
特許文献1には、PDMS(ポリジメチルシロキサン)からなる凹凸形状を有するモールドに、金を蒸着し、酸素プラズマ処理を行って活性化した後、モールドを基板に押し付けて、金の転写を行うトランスファープリンティング法が記載されている。また、異なる複数枚の基板上に、あらかじめパターンを形成しておき、これらを貼り合わせていくことで、半導体回路の形成を行いインバーターの動作を確認している。
非特許文献1では、PDMSからなるモールドに金を蒸着後、ポリマーを塗布したシリコン基板上に押し付けて転写する転写方法が記載されている。この際の転写は、ポリマーのガラス転移点以上の温度で基板を加熱することで、ポリマーの接着力が増加する現象を利用して行なっている。また、非特許文献1では、同一基板上に配線を重ねていく例も示されている。すなわち、第一層目である50μmのライン幅を有する金ラインパターンを基材に転写した後に、第二層目である50μmのライン幅を有する金ラインパターンを前記金ラインパターンに直交して形成している。この際、第二層目の金ラインパターンは第一層目の金ラインパターン領域外のポリマー部分との十分な接触面積との接着により保持される旨が記載されている。
さらに、非特許文献2には、PDMSモールドを用い、溶媒蒸気暴露によるポリマーのガラス転移点の低下を利用して、ポリマーに金属パターンを転写するプロセスが記載されている。
上述したように、従来、トランスファープリンティング法でミクロンからサブミクロンオーダーのサイズをもつ電極配線が形成されている。
しかし、この手法で大規模回路を作成するには、以下の課題が生じていた。
一般に、転写に用いられる接着層は、絶縁特性を有するものが多い。このため、回路配線に不可欠のパッド間の配線連結や、VIAに必要な金属―金属接合において、第一の金属パターン上に接着層を設けて第二の金属パターンを転写した場合、接着層により絶縁され導電性を確保できない。また、仮に導電性接着剤を利用するにせよ、接着層をナノレベルで所定位置に配することはアライメント精度上困難である。
また、非特許文献1で示されたように、第一の金属パターン領域外の基板表面ポリマーを接着層として使用する場合は、上層の金属パターンとポリマーの接触面積が小さくなる。したがって、トランジスタのチャネル長の短縮化や配線の高密度化のニーズに応じて、ライン幅やライン間スペースが50μm程度よりも小さなトランジスタを形成すると場合、安定した固定が難しくなる。また、接着層が配線外領域に必要である以上、配線を高密度化する際の障害ともなる。さらにVIAや貼り合わせなど高さ方向のみへの接合時には、接着層部分への接触がなくなるため接合できなくなる。
次に、インクジェット印刷やスクリーン印刷などの他の配線描画プロセスと組み合わせた場合、金属パターン上のインクの濡れが問題となった。実際、転写の後、モールドに予め塗布された離型剤が配線上に移り、残存すると、さらに濡れ性が悪くなる。残存した離型剤を除去したい場合は、UV−オゾン処理など適当な処理を行なえばよいが、これによる有機基板への損傷が無視できないという新たな課題も生じる。また、工程上、インクジェット、スクリーン印刷を実施すると、印刷で作成される配線の膜厚が大きくなる場合、トランスファープリンティング法の適用が困難であった。
US5772905 Advanced Materials,15,1009 (2003) Applied Physics Letters,88,263517 (2006)
上述したように、従来、トランスファープリンティング法でミクロンからサブミクロンオーダーのサイズをもつ電極配線が形成されている。しかし、この手法で大規模回路を作成するには、以下の課題が生じていた。
一般に、転写に用いられる接着層は、絶縁特性を有するものが多い。このため、回路配線に不可欠のパッド間の配線連結や、VIAに必要な金属―金属接合において、第一の金属パターン上に接着層を設けて第二の金属パターンを転写した場合、接着層により絶縁され導電性を確保できない。また、仮に導電性接着剤を利用するにせよ、接着層をナノレベルで所定位置に配することはアライメント精度上困難である。
また、非特許文献1で示されたように、第一の金属パターン領域外の基板表面ポリマーを接着層として使用する場合は、上層の金属パターンとポリマーの接触面積が小さくなる。したがって、トランジスタのチャネル長の短縮化や配線の高密度化のニーズに応じて、ライン幅やライン間スペースが50μm程度よりも小さなトランジスタを形成すると場合、安定した固定が難しくなる。また、接着層が配線外領域に必要である以上、配線を高密度化する際の障害ともなる。さらにVIAや貼り合わせなど高さ方向のみへの接合時には、接着層部分への接触がなくなるため接合できなくなる。
次に、インクジェット印刷やスクリーン印刷などの他の配線描画プロセスと組み合わせた場合、金属パターン上のインクの濡れが問題となった。実際、転写の後、モールドに予め塗布された離型剤が配線上に移り、残存すると、さらに濡れ性が悪くなる。残存した離型剤を除去したい場合は、UV−オゾン処理など適当な処理を行なえばよいが、これによる有機基板への損傷が無視できないという新たな課題も生じる。また、工程上、インクジェット、スクリーン印刷を実施すると、印刷で作成される配線の膜厚が大きくなる場合、トランスファープリンティング法の適用が困難であった。
本発明配線基板は、接着性を有する表面を有する基材と、電極としての複数の第一の配線と第二の配線と、前記複数の第一の配線上に形成されているトランジスタ活性層としての有機半導体と、を備える配線基板であって、前記基材の接着性を有する表面が、前記第一の配線と前記第二の配線とに接触しており、前記第一の配線が、前記基材の接着性を有する表面に垂直な方向を深さ方向とする貫通孔を有し、前記第二の配線が、第一の領域と第二の領域と第三の領域とを有し、前記第一の領域と前記第二の領域と前記第三の領域とがこの順に隣接して存在し、前記第一の領域が前記第一の配線が有する前記貫通孔内に存在し、前記第一の領域と前記基材の接着性を有する表面のうちの前記貫通孔の一部を形成する部分とが接触し、前記第二の領域が前記第一の配線と接触し、かつ前記第一の配線および前記基材と対向して存在し、前記第三の領域が前記基材の接着性を有する表面のうち前記貫通孔の一部を形成する部分以外の部分と接触しており、前記基材が複数の層の積層構造で構成され、前記積層構造のうちの少なくとも最表面の層が接着層であり、前記貫通孔内に存在し得る線分のうち第一の配線の配線幅と平行な線分の最大長さは、前記第一の配線の配線幅の10%以上90%以下であり、前記接着層がポリ−2−ビニルナフタレンからなり、前記複数の第一の配線間において前記有機半導体と前記接着層とが接触していることを特徴とする。
本発明によれば、微細な配線同士が連結した配線基板および該配線基板の製造方法を提供することが可能となる。具体的には転写による微細配線の形成における、回路配線に不可欠のパッド間配線連結やVIAに必要な金属―金属接合を可能とする構成を提供することができる。
本発明の配線基板は、
接着性を有する表面を有する基材と第一の配線と第二の配線とからなる配線基板であって、
前記基材の接着性を有する表面が、前記第一の配線と前記第二の配線とに接触しており、
前記第一の配線が前記基材の接着性を有する表面に垂直な方向の貫通孔を有し、
前記第二の配線が、第一の領域と第二の領域と第三の領域とを有し、
前記第一の領域と前記第二の領域と前記第三の領域とがこの順に隣接して存在し、
前記第一の領域が前記第一の配線が有する前記貫通孔内に存在し、
前記第一の領域と前記基材の接着性を有する表面のうちの前記貫通孔の一部を形成する部分とが接触し、
前記第二の領域が前記第一の配線と接触し、かつ前記第一の配線および前記基材と対向して存在し、
前記第三の領域が前記基材の接着性を有する表面のうち前記貫通孔の一部を形成する部分以外の部分と接触していることを特徴とする配線基板である。
以下、配線基板を構成する各要素について図3を参照して詳細に説明する。なお、図3(A−1)は、第一の配線の一例を示す図であり、(B−1)〜(B−3)は、配線基板の一例を形成する工程を示す図である。
図3(B−3)に示すように、配線基板は、基材5と、第一の配線1と第二の配線4によって構成されている。
基材5は、配線の支持体としての機能するものであり、接着性を有する表面8を有する。
基材5は、表面が接着性を有していれば、一つの層で構成されていても良く、複数の層の積層構造であっても良い。基材5の表面が接着性を有していることにより、第一の配線1は基材5に良好に接着することができる。基材5が一つの層からなる場合は、基材自体を接着層とする必要がある。また、基材5が複数の層の積層構造である場合は、基材5が有する面のうち、第一の配線1および第2の配線4の被形成面を有する最表面の層が接着層であれば、その他の層は接着層でなくても良い。ここで、本発明においては、接着層とは、接着性を有するもしくは接着性を発現する層のことである。したがって、接着層は、加熱やUV照射などの工程を経ない状態でも接着性を有する場合と、加熱やUV照射などの工程を経ることによって、初めて接着性を発現する場合の二つを含むものとする。また、本発明において「接着」とは軽い圧力で被着材に接着する物質である接着層を媒介とし、化学的もしくは物理的な力またはその両者によって二つの面が結合した状態のことである。
加熱やUV照射などの工程を経ない状態でも接着性を有する接着層を構成する材料としては、例えば、酢酸ビニル系樹脂、フェノール系樹脂、ビニルアルコール系樹脂、アクリル系樹脂、オレフィン系樹脂、ウレタン系樹脂、エポキシ系樹脂、シリコーン系樹脂、フェノール系樹脂、ポリビニルナフタレン系樹脂などが挙げられる。一方、加熱やUV照射などの工程を経ることによって接着性を発現する接着層を構成する材料としては、スチレン系樹脂やメチルメタクリレート系樹脂などの熱可塑性樹脂や熱硬化性樹脂などが挙げられる。ここで、本発明において、「酢酸ビニル系樹脂」と記載する場合は、ポリ酢酸ビニルからなる樹脂もしくは酢酸ビニルの誘導体からなる樹脂のことを示し、その他の樹脂についても同様のこととする。
なお、基材5が複数の層の積層構造である場合、積層構造は、スピンコートなどの塗布法によって積層することで形成しても良いし、転写によって積層することで形成しても良い。また、接着層である最表面の層以外の層は、例えば、シリコンウェハーや、ガラス、金属、樹脂などの任意の材料で構成することができる。
第一の配線1および第二の配線4は、基材5の接着性を有する表面8に少なくとも一部が接着している。
また、第一の配線1は、図3(A−1)に示すような貫通孔3を少なくとも一つ有する。第一の配線成分1が貫通孔3を有することにより、第一の配線1の表面に積層された第二の配線4と表面が接着性を有する基材5との接触面積を大きくすることができる。したがって、第二の配線4は、基材5に強固に固定されるため、第一の配線1との接触性が良好に保たれた状態で安定に固定される。ここで、貫通孔3は、前記基材5の接着性を有する表面8に垂直な方向を深さ方向とするものであり、第一の配線1が有する面のうち前記接着性を有する表面8と接触する面を含む平面と、第一の配線1が有する面のうち前記表面8と対向して存在する面を含む平面とを貫通する孔である。すなわち、基材5が有する接着性を有する表面8の一部は、第一の配線1が有する貫通孔3の一部を形成している。
貫通孔3は、第一の配線1の内部に存在していればいかなる形状であっても良く、例えば、図3(A−1)に示すように、四角柱形状であっても良く、円柱形状であっても良く、三角柱形状であっても良い。また、貫通孔3のサイズに関しては、貫通孔内に存在し得る線分のうち第一の配線の配線幅と平行な線分の最大長さは、前記第一配線の配線幅の10%以上90%以下であることが好ましい。
これは、第二の配線4を固定する面から考えれば、貫通孔が大きいほど第二の配線4との接触面積が増加するものの、貫通孔3が大きくなると、第一の配線の外縁と貫通孔との間に存在する第一の配線の領域が小さくなり、第一の配線を転写する際、断線が発生する場合があるからである。
第一の配線1および第二の配線4は、導電性を有する材料で構成される。このような材料としては、例えば、金、銀、銅、アルミニウムなどの金属もしくはこれらの合金、導電性を有する高分子などを用いることができる。
また、第二の配線4は、図3(B−3)に示すように、第一の領域aと第二の領域bと第三の領域cとを有している。また、第一の領域aと第二の領域bと第三の領域cはこの順に隣接して存在している。ここで、「A、B、Cがこの順に隣接して存在する」とは、AとBとCがこの順に並んで存在し、AとBおよびBとCがそれぞれ接触して存在していることとする。第一の領域aは、第二の配線4のうち第一の配線1が有する貫通孔3内に存在する領域であり、貫通孔3内で基材の接着性を有する表面8と接触している。第二の領域bは、前記第一の領域aと接触して存在し、第一の配線1と接触し、かつ第一の配線1を挟んで基材5と対向して存在する領域である。言い換えれば、第一の配線1の外縁と貫通孔3との間の領域と接触している領域である。
第三の領域cは、前記第二の領域bと接触して存在し、表面の少なくとも一部が基材5の接着性を有する表面8と接触している。第二の配線4は、基材5の接着性を有する表面8と、cの領域のみならず、aの領域でも接触しているため、基材に強固に固定される。
次に、配線基板の製造方法について説明する。
本発明の配線基板の製造方法は、
1)凹凸を有する第一のモールドの少なくとも凸部に第一の導電性材料を付与する工程と、
2)前記第一のモールドを基材の接着性を有する表面に圧着し、前記凸部に存在する第一の導電性材料を前記基材の接着性を有する表面に転写して前記基材の接着性を有する表面に垂直な方向を深さ方向とする貫通孔を有する第一の配線を形成する工程と、
3)前記第一の配線の表面と、前記基材の接着性を有する表面のうち前記第一の配線が有する前記貫通孔の一部を形成する部分と、前記基材の接着性を有する表面のうち前記貫通孔の近傍に存在しかつ前記貫通孔の一部を形成する部分とは異なる部分と、に第二の導電性材料を付与して第二の配線を形成する工程と、
を有することを特徴とする配線基板の製造方法である。
以下、各工程について図3を参照して説明する。
1)の工程について
第一の配線1は、モールドからのトランスファープリンティング法(転写したい素材をコーティングした凹凸モールドを基材の接着性を有する表面に押し付けて、凸部上にコートされている素材を基材に転写する手法)によって行われる。このようなトランスファープリンティング法としては、ナノインプリント法やソフトリソグラフィー法などが挙げられる。
第一のモールドは第一の配線材料を基材に転写するための凹凸表面を有する。凹凸パターンは、任意のパターンで良いが、第一の配線1を形成するパターンは、少なくとも配線幅内に貫通孔3を形成することができるパターンとする。また、第二の配線の一部を第一の配線の貫通孔にあわせるため、アライメントマークが、別途刻印されていることが好ましい。さらに、転写の際の欠陥程度を考慮すると、パターン幅10μm以下でパターン長がパターン幅の100倍以下であることが好ましい。モールドの凸部の幅および長さは、形成したい配線の幅および長さと同程度の大きさを有することが好ましい。
モールドの凹凸パターンは従来の感光レジストを用いた電子線リソグラフィー法やフォトリソグラフィー法で形成される。モールドを構成する材料は、転写する際に、凹凸パターンを維持できるものであればよい。一般的には、シリコン、石英、ニッケルなどの金属、PDMSなどの高分子材料から選択される。特にシリコンを用いる場合、上記のリソグラフィー法の適用が容易であり、確立された技術があるため好ましい。
なお、モールドに配線材料を付与する場合、予めモールドに離型剤を付与してから配線材料を付与しても良い。離型材は一般に市販されているフッ素系離型材やシリコーン系離型材を使用すればよい。なお、凹凸サイズがミクロンからサブミクロンオーダーと小さいため、末端フッ素修飾されたシランカップリング剤など極薄膜が形成可能な離型特性を有する分子の使用が凹部目詰まりを防ぐ観点からは好ましい。また、モールドの材料そのものがフッ素系高分子などの場合は、モールドが離型性を有しているため、さらに離型剤をコートする必要はない。これら離型性付与の要不要は、モールド材料と転写したい素材の組み合わせによって決定すればよい。例えば、石英モールドとアルミニウムではモールドにアルミニウムが強固に付着し、転写が不能となるため離型剤を予めコートする必要がある。また、石英と金では離型剤なしでも転写性に劣るものの転写は可能であるが、より効果的な転写のためには離型剤のコートが好ましい。
転写したい材料の薄膜をモールドにコーティングする際のコーティング法は、材料に応じて真空蒸着法やスピンコートやディップに代表される塗布法など選択すればよく、特に限定されるものではない。塗布法を用いる場合は、例えば、金属微粒子の分散液やペーストから配線を形成することができる。例えば、真空蒸着によって形成する場合、容易に均一な製膜を行うことが可能である。
2)の工程について
次に、このようにして準備された第一の導電性材料の薄膜がコートされた第一のモールドと、(B−1)に示す基材5とを対向させて、接触、圧着、剥離の工程を経る。これにより、第一のモールドから基材5に第一の導電性材料の材料薄膜が転写されて、(A−1)および(B−2)に示すような貫通孔3を有する第一の配線1を形成する。この際、一連の工程の間もしくは工程中に、基材が有する接着性を有する表面の接着条件によって、あるいは、基材の接着性発現のために加熱もしくは冷却過程があっても良い。また、本工程で絶縁性の離型剤を用いる場合には、第一の配線の表面に存在する離型剤の残渣を除去する工程を更に有していることが好ましい。
3)の工程について
続いて、前記1)〜2)の工程によって形成された(B−2)に示す前記第一の配線1の表面と、前記基材5の接着性を有する表面8のうち前記第一の配線1が有する前記貫通孔3の一部を形成する部分9と、前記基材の接着性を有する表面のうち前記貫通孔の近傍に存在しかつ前記貫通孔の一部を形成する部分9とは異なる部分10とに、第二の導電性材料を付与して第二の配線4を形成する。これにより、(B−3)に示す配線基板を得ることができる。ここで、近傍とは貫通孔の直径以内のこととする。このような製造方法では、第二の配線4が、前記基材の接着性を有する表面8のうち前記第一の配線1が有する前記貫通孔3の一部を形成する部分9と、前記基材5の接着性を有する表面8のうち前記貫通孔3の近傍に存在しかつ前記貫通孔3の一部を形成する部分9とは異なる部分10と接触することで第二の配線4が安定に第一の配線1に固定される。したがって、第一の配線1と第二の配線4との接触が良好に保持される。
なお、第二の配線4は、前記第一の配線1の表面と、前記基材5の接着性を有する表面8のうち前記第一の配線1が有する前記貫通孔3の一部を形成する部分9と、前記基材5の接着性を有する表面8のうち前記貫通孔3の近傍に存在しかつ前記貫通孔3の一部を形成する部分9とは異なる部分10とに第二の導電性材料を付与して形成されればいかなる方法であっても良い。例えば、第一の配線1を形成した場合と同様、第二のモールドに第二の導電性材料を付与し、転写して形成(トランスファープリンティング法に基づいた転写によって形成)しても良いし、インクジェット印刷、スクリーン印刷、オフセット印刷などインクを用いた印刷法を用いて形成しても良い。
(実施例1)
実施例1では、配線内部に貫通孔を設けることで転写性が向上し、導電性が確保できたことを示す実施例である。
図1は第一の配線を転写するために使用した貫通孔を有するモールドのパターンの模式図であり、図2は第二の配線を転写するために使用したモールドのパターンの模式図である。なお、それぞれの図は、転写される材料が付与された状態を示している。ライン幅(L)とライン間スペース(S)をもった第一の配線群に対して第二の配線を転写する際、第一の配線上に設けた貫通孔の有無が、この転写の成功におよぼす影響を測定した。
まず、熱酸化膜付きシリコンウェハー(酸化膜厚200nm)から電子線リソグラフィーおよび、描画後のRIEによるドライエッチングによって、所定の凹凸パターンをもったモールドを作製した。次に、このモールドをOPTOOL DSX(ダイキン工業株式会社製)の1000倍希釈液に浸漬させたのち、75℃にて1時間水蒸気浴させ、モールド表面に離型性を付与した。このモールドに金を蒸着し、金をコートしたモールドとした。なお、蒸着した金薄膜の膜厚は50nmとした。これは、モールド凹凸の深さが200nmであるため、金膜厚が厚すぎると、基材に押し付けた際、モールド凹部の金も転写される場合があるためである。
被転写基材としては、熱酸化膜付きシリコンウェハー(18mmx17mm角)上にポリ−2ビニルナフタレン層をスピンコートでコーティングしたものを選択した。なお、ポリ−2ビニルナフタレン層の膜厚は、30nmである。この被転写基材の上に、モールドを押し付けて、モールドにコートされた金を転写して第一の配線を形成した。転写条件は、基材を60℃で加熱しながら5kNの押付力で5分間モールドを押し付けた後、30℃まで放冷し、押付力を解放するというプロセスで行なった。
このプロセスを第一の配線と第二の配線用のモールドにつき順次、実施することで配線を接続した。この転写により、正しく接続された場合、微細配線は模式図3のようになる。図3(B−3)は第一の配線に貫通孔がある場合、図3(D−3)はない場合である。なお、(D−1)〜(D−3)は、開口部が無い場合の配線基板を製造する工程図であり、(C−1)は開口部がない場合の第一の配線を示す図である。正しく接続されない場合、図4の写真と模式図に示すように、第二の配線6が貫通孔を有さない第一の配線2や基材から剥離する不安定な構造をとり、欠陥が発生する。
表1は、こうした剥離が発生する欠陥率(%)をライン幅(L)10μm、貫通孔のサイズ5μm四方としてライン間スペース(S)の変化について要約したものである。欠陥は、下記に示す導通テストにより、導通しなかったものと定義し、導通しない一つの配線を一個としてカウントし、該カウント数を総カウント数で割ることで算出した。
Figure 0005197156
表1からわかるように、ライン間スペースが短くなるにつれて、貫通孔なしの場合は欠陥率が増加するのに対して、貫通孔ありの場合では欠陥率が改善し、低位にとどまった。貫通孔なしの場合の欠陥率傾向は、ライン間スペースが小さくなるにつれ、第二の配線を固定することのできる接着層との接触面積が減少するためと考えられる。一方、貫通孔ありの場合、ライン間スペースが小さくなっても、貫通孔が存在するため第二の配線を固定することのできる接着層との接触面積が維持されるため、欠陥率が増加しなかったものと考えられる。
また、導電性は、第一の配線をライン間スペースを挟んで一対形成し、一方の第一の配線の端部から100μm以内の領域と、他方の第一の配線端部から100μm以内の領域とにプローブを接触させて通電の有無を測定することで評価した。なお、ここでの端部とは、第一の配線が有する端部のうちライン間スペースから最も遠い端部のことである。
導電性テストの結果、欠陥のないものについては導通も確認され、抵抗率(ρ)は4.9E−08Ωmであった。これは、金のバルク抵抗率2.4E−08Ωmとほぼ等しく、良好な配線接続が形成されていることが明らかとなった。
本実施例1で示したように、貫通孔を設けることにより、配線間隔の微細化とそれに伴う高密度化で高まる欠陥の確率を低減することが可能であり、良好な電気接触をもった配線接続を作成することができる。
(実施例2)
実施例2では、被転写基材として樹脂基材を使用する例を示す。
ここでは、樹脂基材として、ポリエチレンナフタレートフィルム(テオネックスフィルム 帝人デュポンフィルム株式会社製)を使用した。その他の実験手順は実施例1と同様であるが、樹脂接着層のコートは行なわない。転写条件は、ポリエチレンナフタレートフィルムは150℃で基材加熱しながら5kNの押付力で5分間モールドを押し付け、30℃まで放冷し、押付力を解放するというプロセスで行なった。なお、ライン幅(L)は10μm、スペース(S)は10μm、貫通孔のサイズは5μm四方とした。
結果は、実施例1で樹脂接着層としてポリ−2−ビニルナフタレン層をコートしたものと同様、貫通孔を有する場合欠陥率が向上した。すなわち、貫通孔ありのもので16%、貫通孔なしのもので24%となった。
本実施例2より、樹脂基材がガラス転移点以上に加熱され接着層としての役割を果たす結果、被転写基材を樹脂とした場合にも貫通孔が欠陥率の減少に寄与することがわかる。
(実施例3)
実施例3では、被転写基材として、熱酸化膜付きシリコンウェハーを基材として選択し、この上にスピンコートされたさまざまな樹脂層が配線接続の欠陥率に及ぼす影響を比較した。コートする対象とする樹脂は、ポリ−2−ビニルナフタレン(PVN)、メチルシルセスキオキサン(MSQ)、ポリメチルメタクリレート(PMMA)、ポリスチレン(PS)、ポリイミド(PI)、ポリビニルフェノール(PVP)とした。なお、各樹脂層の膜厚は、それぞれ30nm程度になるように調整した。この被転写基材の上に、第一のモールドを押し付けて、第一のモールドにコートされた金を転写し、第一の配線を形成した。また、第一の配線が形成された前記基材に、第一の配線を形成した場合と同様に、第二のモールドにコートされた金を転写し、第二の配線を形成した。転写条件は、100℃で基材加熱しながら5kNの押付力で5分間モールドを押し付け、30℃まで放冷し、押付力を解放するというプロセスで行なった。欠陥率を表2にまとめた。なお、ライン幅(L)は10μm、スペース(S)は10μm、貫通孔のサイズは5μm四方とした。
Figure 0005197156
樹脂がコートされていない熱酸化膜表面での欠陥率は100%であった。これは、基材の表面が接着性を有していない場合、第一の配線自体が転写されないからである。一方、PVN、PMMA、PSがコートされた基材を用いた場合は、第一の配線が良好に転写し、かつ、貫通孔を有していることによって、それぞれ欠陥率が大きく低減された。
(実施例4)
実施例4では、転写された第一の配線上に印刷で用いられるインクで配線を描く場合について示す。被転写基材として、熱酸化膜付きシリコンウェハー上にポリビニルアルコール(PVA)層をスピンコートでコーティングしたものを基材として選択した。なお、ポリビニルアルコール層の膜厚は、100nm程度とした。インクは、銀微粒子の水分散液を使用した。実施例1と同様に第一の配線はライン幅10μm、貫通孔5μm角でライン間スペースを10μmとした。このライン間スペースを埋めるようにインクジェット印刷でインク滴を描画し、配線間の導通テストを行ない導電の有無について導通率を評価した。
印刷では実施例1で述べたような接着性に起因する剥離は観察されず、インクの第一の配線への濡れ性が問題となった。貫通孔なしの場合、インクはライン間スペース上のPVA上でよく濡れる一方で配線上においてははじかれる様子が確認され、導通率は45%と低いものであった。ここで、転写によって作成された金配線表面のTOF−SIMS測定を行なった結果、フッ素化炭素の存在が確認された。これは、モールド表面に塗布していた離型剤由来のものであり、インクの濡れ性悪化の一因である。
次に貫通孔ありの場合、インクは貫通孔とライン間スペースをぬらすが、同時に貫通孔端から配線外縁までのスペースも跨って濡れるようになり、導通率も70%に改善された。
本実施例4で、転写による配線基板とインクを使用するプロセスによる配線の接合が貫通孔の存在によって容易になることが示された。
(実施例5)
実施例5では、実施例3で示された転写性が改善される樹脂接着層を用いて転写された第一の配線を電極として、薄膜トランジスタを作製し、該トランジスタ同士を第二の配線で接続した例を示す。被転写基材として、熱酸化膜付きシリコンウェハー(ゲート絶縁膜として働く酸化膜は500nm厚のSiO)上に30nm厚のポリ−2−ビニルナフタレン層をスピンコートでコーティングしたものを基材として選択した。この上に図5で示される櫛歯型のパターンを有するモールド7で、第一の配線をソース、ドレイン電極として実施例1と同じ条件で転写した。ソース・ドレイン電極のパラメータは、チャネル長が5μm、10μm、20μm、40μmと異なるものでチャネル幅は500μmと固定した。チャネル長5μmのものについて図6に転写された電極の顕微鏡写真を示す。図6に示すように、モールドを反映したパターンが転写されていることがわかる。
なお、第一の配線は、ライン幅5μm、ライン間隔5μmの正方格子でトータル200μm角の格子状のパターンを用いた。転写によって単なるベタ塗りパターンを作製した後に貫通孔を形成することも可能であるが、転写性の良好なライン幅として、ここでは5μm幅ラインを格子状に配列することで、転写性に優れたパッドとして代用することが可能となる。
さらに、こうした格子状パターンは、必然的に多くの貫通孔を内包する配線ともみなせる。そのため、このパターンはさらに上から配線を転写する際にも好ましい構造である。
配線転写後、櫛歯電極の上部にのみトランジスタの活性層として有機半導体であるペンタセンをマスクにより真空蒸着した。蒸着するときの基材温度は75℃である。こうして得られたトランジスタ特性を表3に示す。なお、ソース、ドレイン電極は格子状パッドのいずれとしてもよいが、ここでは、左側のパッドをドレイン電極、右のパッドをソース電極とした。
Figure 0005197156
表3から、移動度および閾値電圧はチャネル長によらずほぼ同じ値を示し、それぞれ移動度の平均値は0.21cm/Vs(σ=0.03)、閾値電圧の平均値は−15.6V(σ=1.0)であった。一方、オンオフ比はチャネル長が短いほど悪い。これは、チャネル長が短いほど、ソース/ドレイン電極間のオフリーク電流が増加することに起因している。
また、実施例5では、接着樹脂層として、PVNを使用している。PVNは、接着樹脂層として機能すると同時に有機半導体の界面処理層としても機能することがわかっている。したがって、このような接着樹脂層上にソース/ドレイン電極を転写すると、電極間であるチャネル部は接着層つまり界面処理層の露出部となり、有機半導体の特性向上に寄与するのである。すなわち、接着力と界面処理効果を共に備えた樹脂を選択し、さらにエッチングのために有機溶媒などを使用しない本実施例の転写プロセスを適用することで、面内均質なトランジスタ特性を得ることが可能となるのである。
次に、作製したトランジスタを相互に接続した。作製した隣接するチャネル長10μmと20μmのトランジスタそれぞれに属する格子状パッド2つを、トランジスタを作製した際と同じ転写条件で第二の配線として配線幅10μmの配線によって接続した。接続配線を共通のソース電極として、各々のトランジスタ特性を測定した結果、個別に測定した特性と同一であり、問題ないことが確認された。
すなわち、実施例5より、第一の配線を用いてトランジスタを形成し、第一の配線と第二の配線を接続させてトランジスタを起動させることが可能であることがわかった。
第一の配線用のモールドパターンを示す模式図である。 第二の配線用のモールドパターンを示す模式図である。 第一の配線と第二の配線の接合部断面模式図である。 剥離状態の配線断面模式図と写真である。 ソース/ドレイン電極のモールドパターンを示す模式図である。 転写されたソース/ドレイン電極を示す模式図である。
符号の説明
1 第一の配線
2 貫通孔を有さない第一の配線
3 貫通孔
4 第二の配線
5 基材
6 剥離状態の第二の配線
7 ソース/ドレイン電極(第一の配線)のモールド
8 接着性を有する表面
9 基材の接着性を有する表面のうち、第一の配線が有する貫通孔の一部を形成する部分
10 前記基材の接着性を有する表面のうち、前記貫通孔の近傍に存在しかつ前記貫通孔の一部を形成する部分とは異なる部分

Claims (3)

  1. 接着性を有する表面を有する基材と、電極としての複数の第一の配線と第二の配線と、前記複数の第一の配線上に形成されているトランジスタ活性層としての有機半導体と、を備える配線基板であって、
    前記基材の接着性を有する表面が、前記第一の配線と前記第二の配線とに接触しており、
    前記第一の配線が、前記基材の接着性を有する表面に垂直な方向を深さ方向とする貫通孔を有し、
    前記第二の配線が、第一の領域と第二の領域と第三の領域とを有し、
    前記第一の領域と前記第二の領域と前記第三の領域とがこの順に隣接して存在し、
    前記第一の領域が前記第一の配線が有する前記貫通孔内に存在し、
    前記第一の領域と前記基材の接着性を有する表面のうちの前記貫通孔の一部を形成する部分とが接触し、
    前記第二の領域が前記第一の配線と接触し、かつ前記第一の配線および前記基材と対向して存在し、
    前記第三の領域が前記基材の接着性を有する表面のうち前記貫通孔の一部を形成する部分以外の部分と接触しており、
    前記基材が複数の層の積層構造で構成され、前記積層構造のうちの少なくとも最表面の層が接着層であり、
    前記貫通孔内に存在し得る線分のうち第一の配線の配線幅と平行な線分の最大長さは、前記第一の配線の配線幅の10%以上90%以下であり、
    前記接着層がポリ−2−ビニルナフタレンからなり、前記複数の第一の配線間において前記有機半導体と前記接着層とが接触していることを特徴とする配線基板。
  2. 前記第一の配線が金からなることを特徴とする請求項1に記載の配線基板。
  3. 前記第二の配線がトランジスタ同士を接続していることを特徴とする請求項1または2に記載の配線基板。
JP2008135691A 2007-06-19 2008-05-23 配線基板 Expired - Fee Related JP5197156B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008135691A JP5197156B2 (ja) 2007-06-19 2008-05-23 配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007161428 2007-06-19
JP2007161428 2007-06-19
JP2008135691A JP5197156B2 (ja) 2007-06-19 2008-05-23 配線基板

Publications (2)

Publication Number Publication Date
JP2009027144A JP2009027144A (ja) 2009-02-05
JP5197156B2 true JP5197156B2 (ja) 2013-05-15

Family

ID=40136264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135691A Expired - Fee Related JP5197156B2 (ja) 2007-06-19 2008-05-23 配線基板

Country Status (2)

Country Link
US (1) US8850700B2 (ja)
JP (1) JP5197156B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5842902U (ja) * 1981-09-16 1983-03-23 三洋電機株式会社 混成集積回路の抵抗体構造
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
US4889961A (en) * 1988-08-10 1989-12-26 E. F. Johnson Company Graphite trace electrical interconnect
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JP3076483B2 (ja) * 1993-07-30 2000-08-14 シャープ株式会社 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
US6378199B1 (en) * 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP3694825B2 (ja) * 1999-11-18 2005-09-14 日本航空電子工業株式会社 導体パターンの形成方法及びコネクタ、フレキシブルプリント配線板、異方導電性部材
JP3925133B2 (ja) * 2000-12-26 2007-06-06 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
US6757971B2 (en) * 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
JP4514709B2 (ja) * 2003-03-11 2010-07-28 古河電気工業株式会社 プリント配線基板、その製造方法、リードフレームパッケージおよび光モジュール
US7140531B2 (en) * 2003-09-03 2006-11-28 Hewlett-Packard Development Company, L.P. Method of fabricating a substantially zero signal degradation electrical connection on a printed circuit broad
JP2006281137A (ja) * 2005-04-01 2006-10-19 Seiko Epson Corp 膜付き基板の製造方法、および電子機器の製造方法
JP2007110054A (ja) * 2005-10-17 2007-04-26 Hyogo Prefecture パターン形成方法およびパターン形成ずみ基板

Also Published As

Publication number Publication date
JP2009027144A (ja) 2009-02-05
US20080316722A1 (en) 2008-12-25
US8850700B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
Hong et al. Anisotropic thermal conductive composite by the guided assembly of boron nitride nanosheets for flexible and stretchable electronics
TWI462244B (zh) 異方向性導電膜片及其製作方法
CN101944477B (zh) 柔性半导体器件的制造方法
TWI427802B (zh) 可印刷半導體結構及製造和組合之相關方法
JP5239768B2 (ja) 放熱材料並びに電子機器及びその製造方法
JP5097172B2 (ja) グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
Sun et al. Bendable GaAs metal-semiconductor field-effect transistors formed with printed GaAs wire arrays on plastic substrates
KR101308548B1 (ko) 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
US8664086B2 (en) Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices
JP5212253B2 (ja) シート状構造体の製造方法
US20070032089A1 (en) Printable Semiconductor Structures and Related Methods of Making and Assembling
TWI639551B (zh) 半導體器件
Thanh et al. Transfer‐Printing of As‐Fabricated Carbon Nanotube Devices onto Various Substrates
TWI622181B (zh) 奈米異質結構
JP5343620B2 (ja) 放熱材料及びその製造方法並びに電子機器及びその製造方法
KR101111127B1 (ko) 시트 형상 구조체와 그 제조 방법 및 전자기기
JP5197156B2 (ja) 配線基板
WO2005122233A1 (ja) ショットキーゲート有機電界効果トランジスタおよびその製造方法
JP2009140790A (ja) 導電体およびその製造方法
TWI639550B (zh) 奈米異質結構的製備方法
US11728242B2 (en) Semiconductor die orifices containing metallic nanowires
KR20170027597A (ko) 유연전극 기판 및 이의 제조 방법
JPWO2016204207A1 (ja) 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材
JP2015126079A (ja) 半導体装置の製造方法
KR101347687B1 (ko) 프린터블 반도체 구조들 및 관련 제조 및 조립 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees