JP2000100496A - 同軸接続子およびそれを用いた半導体実装装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体光素子や半導体素子の立体的実装を可
能ならしめ同軸接続子を実現すること。 【解決手段】 複数の貫通穴を配列形成した金属製の接
続子ブロック１１と、該貫通穴の中心に中心導体１２を
配置し該中心導体の外周に誘電体１３を充填して形成し
た同軸構造体とで同軸接続子１０Ａを作成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体光素子や半
導体素子の接続又は配線基板間の接続のための端子間接
続用の同軸接続子及びこの同軸接続子を適用した半導体
実装装置に関するものである。

【０００２】

【従来の技術】図８に従来の半導体実装装置の実装構造
の斜視図を示す。この実装装置は、４つのレーザーダイ
オードと４つのモニタ用フォトダイオードをそれぞれア
レイ化した半導体光素子２４を、他の半導体素子２３と
ともに配線基板２１上にフリップチップ接続し、半導体
光素子２４のレーザーダイオード側面の光出射端に光フ
ァイバ２６を光結合させる構造の４チャンネル構成であ
る。

【０００３】この半導体実装装置では、４本の光ファイ
バ２６は光ファイバブロック２５上に整列されており、
この光ファイバブロック２５の厚みが半導体光素子２４
の厚みより厚いため、半導体光素子２４のレーザーダイ
オードと光ファイバ２６との光軸を合わせる光結合のた
めに、配線基板２１の一部に切り欠き部２１ａを設け
て、光ファイバブロック２５を収容するスペースが作成
されている。２２は回路部品である。

【０００４】図９は従来の別の半導体実装装置の実装構
造を示す図であり、その(a)は斜視図、(b)は縦断面図で
ある。半導体光素子２４は、サブマウントブロック２８
上にダイボンディングされ、光結合ユニット２７によっ
て半導体光素子２４のレーザーダイオード側面の光出射
端と光ファイバ２６とが光結合される。半導体光素子２
４と配線基板２１との端子間接続は、ボンディングワイ
ヤ３０によって行われている。

【０００５】本実装装置のように、アレイ化された半導
体光素子２４の実装の場合は、光結合ユニット２７と光
ファイバ２６の配置方向には電気配線の引き出しができ
ないため、ボンディングワイヤ３０は折り重なるように
布線されている。

【０００６】図１０は、従来の更なる別の半導体実装装
置の実装構造の縦断面を示す図であり、配線基板２１上
に配置搭載された複数の回路部品２２の間の電極端子３
１にはんだ３２で接続したリード線３３を引き出した構
造である。このような構造の場合、リード線３３は回路
部品２２やその他の表面実装部品を全て搭載した後に個
別にはんだ付け接続される。

【０００７】

【発明が解決しようとする課題】しかしながら、図８に
示した半導体実装装置では、半導体光素子２４のレーザ
ーダイオードと光ファイバ２６との光結合のために、配
線基板２１の一部に切り欠き部２１ａを設ける必要があ
り、そのため、配線基板２１上の配線引き回しに制約を
受けるとともに、装置構成上の自由度が制限されるとい
う問題がある。

【０００８】また、図９に示した半導体実装装置では、
半導体光素子２４に村して、ボンディングワイヤ３０を
一方向に折り重なるように布線せざるを得ないため、ボ
ンディングワイヤ３０の長さが長くなり、ボンディング
ワイヤ３０同士の接触短絡事故による半導体実装装置の
製造歩留まりが低下を来すとともに、ボンディングワイ
ヤ３０の寄生インダクタンス成分増大に起因する伝送損
失の増大により半導体実装装置の高周波性能を損なうと
いう問題がある。

【０００９】また、図１０に示した半導体実装装置にお
いては、リード線３３を接続し引き出すために、電極端
子３１近傍の回路部品２２の間隔を開けて広い作業スペ
ースを確保しなければならず、半導体実装装置の小型化
のネックになるという問題がある。

【００１０】本発明は、上記問題点に鑑みてなされたも
のであって、その第１の目的とするところは、半導体実
装装置の小型化、高密度実装化、高周波特性向上を可能
とする同軸接続子を提供することにある。

【００１１】第２の目的は、上記同軸接続子を適用し、
上記特徴に加えて、配線基板上への半導体光素子や半導
体素子の配置場所が制約を受けず、実装装置構成の自由
度を向上させた半導体実装装置を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
の第１の発明の同軸接続子は、半導体光素子や半導体素
子の接続又は配線基板間の接続のための端子間接続子で
あって、少なくとも一つ以上の貫通穴を配列形成した金
属製の接続子ブロックと、前記貫通穴の中心に一方の開
口から他方の開口にかけて中心導体を配置し該中心導体
の外周に誘電体を充填して形成した同軸構造体とからな
り、前記中心導体の両端部に電極端子を設けて構成し
た。

【００１３】第２の発明の同軸接続子は、半導体光素子
や半導体素子の接続又は配線基板間の接続のための端子
間接続子であって、中心導体の外周を誘電体で被覆し該
誘電体の外周を外部導体で被覆した同軸構造体と、該同
軸構造体を少なくとも一つ以上配列してブロック化した
樹脂製の接続子ブロックとからなり、前記中心導体の両
端部に電極端子を設けるとともに、前記接続子ブロック
の前記同軸構造体が露出する両端面をメタライズして前
記外部導体を相互に導通させて構成した。

【００１４】第３の発明の同軸接続子は、第１又は第２
の発明において、前記同軸構造体の特性インビーダンス
を、接続する半導体光素子、半導体素子又は配線基板の
特性インビーダンスと整合させて構成した。

【００１５】第４の発明の同軸接続子は、第１乃至第３
の発明において、前記中心導体の少なくとも一方の端部
の電極端子を、前記接続子ブロックの端面と同一平面上
に形成して構成した。

【００１６】第５の発明の同軸接続子は、第１乃至第３
の発明において、前記中心導体の少なくとも一方の端部
の電極端子を、前記接続子ブロックの端面から突出する
ように形成して構成した。

【００１７】第６の発明の同軸接続子は、第１乃至第５
の発明において、前記電極端子を、前記接続子ブロック
の一方の端面と他方の端面とで異なる配置ピッチで配列
して構成した。

【００１８】第７の発明の同軸接続子は、第１乃至第６
の発明において、前記接続子ブロックの端面に段差を設
けて該端面に複数の平面を形成し、該複数の各平面上に
前記電極端子を形成して構成した。

【００１９】第８の発明の同軸接続子は、第１乃至第７
の発明において、前記接続子ブロックの前記電極端子が
露出する端面に、前記金属製の接続子ブロック又は前記
外部導体に導通するグランド端子を設けて構成した。

【００２０】第９の発明の半導体実装装置は、第１乃至
第８の発明の同軸接続子の電極端子又はグランド端子
を、はんだ又は導電性無機材料を含有する樹脂により半
導体光素子、半導体素子又は配線基板の端子と電気的機
械的に接続して構成した。

【００２１】第１０の発明の半導体実装装置は、第１乃
至第８の発明の同軸接続子と、該同軸接続子の電極端子
又はグランド端子に対応した位置に端子を有するフレキ
シブル配線板とを併用して構成した。

【００２２】

【発明の実施の形態】［第１の実施の形態］図１は本発
明の第１の実施の形態の同軸接続子１０Ａを示す図であ
り、(a)はその斜視図、(b)は縦断面図である。

【００２３】この同軸接続子１０Ａは、金属からなる接
続子ブロック１１の一方の面から反対側の面にかけて複
数の貫通穴を配列形成し、それぞれの貫通穴の中心に中
心導体１２を配し、その各中心導体１２の外周に誘電体
１３を充填して複数の同軸構造体を構成し、その各同軸
構造体の中心導体１２の両端部に電極端子１４を設けて
いる。図１の(b)に示すように、この電極端子１４上に
更にはんだバンプ１５又は導電性無機材料を含有する樹
脂のバンプを形成してもよい。

【００２４】図２は、図１の同軸接続子１０Ａを適用し
た半導体実装装置の実装構造を示す斜視図であり、配線
基板２１上に、回路部品２２や半導体素子２３ととも
に、半導体光素子２４の大きさに対応させて作成した同
軸接続子１０Ａを搭載し、その同軸接続子１０Ａの上面
に半導体光素子２４を搭載して、光ファイバブロック２
５上に配列した光ファイバ２６と光結合させた例であ
る。このとき、半導体光素子２４はその信号線、グラン
ド線の両者共に、同軸接続子１０Ａの個々の中心導体１
２で接続されるが、グランド線は接続子ブロック１１に
ピン接触させることにより、その接続子ブロック１１を
経由させて接続することもできる。

【００２５】このように、本実施の形態では、配線基板
２１の上に同軸接続子１０Ａを介在して半導体光素子２
４を搭載するので、半導体光素子２４が同軸接続子１０
Ａの高さ分だけ高い位置に実装されることになり、厚み
の大きな光ファイバブロック２５を半導体光素子１０Ａ
の直近に配置して光ファイバ２６と光結合させる場合で
も、図８に示した従来例のように配線基板２１に光ファ
イバブロック２５を収容するための切り欠き部２１ａを
設ける必要がなくなる。

【００２６】従って、従来の「半導体光素子２４を配線
基板２１の外周近傍に配置しなけらばならない」という
装置構成上の制限がなくなるとともに、図２に示すよう
に光ファイバブロック２５の下部の配線基板２１上にも
回路部品２２の搭載や配線の引き回しが可能となる。

【００２７】なお、同軸接続子１０Ａを使用すること
で、従来より配線長が長くなり、接続点数が増加するこ
とになるが、この同軸接続子１０Ａは、中心導体１２の
径と誘電体１３の厚みを変更することで特性インピーダ
ンスを制御することができるので、その特性インビーダ
ンスを配線基板２１のそれに整合させることによって、
高周波特性の劣化を回避することができる。このとき
は、接続子ブロック１１をグランドに接続させる。

【００２８】また、本実施の形態では、金属からなる接
続子ブロック１１を使用して同軸接続子１０Ａを構成し
たが、接続子ブロックを樹脂製として、それぞれの同軸
構造体の外周導体（外部導体）被覆間を、中心導体１２
の電極端子１４が露出する面に形成したメタライズによ
って相互に導通させて構成することもでき、この場合で
も上記説明と同様の利点・効果が得られる。

【００２９】［第２の実施の形態］図３は、同軸構造体
をアレイ状に配列した構造の第２の実施の形態の同軸接
続子１０Ｂを適用した半導体実装装置の実装構造を示す
図であり、その(a)は斜視図、(b)は縦断面図である。

【００３０】ここでは、光ファイバ２６に結合した光結
合ユニット２７の形状が大きく、また、半導体光素子２
４の電極端子数が多い場合の例を示しており、半導体光
素子２４を配線基板２１とは別のサブマウントブロック
２８上にダイボンディングし、その半導体光素子２４上
に同軸接続子１０Ｂをはんだバンプ１５によって接続し
ている。

【００３１】同軸接続子１０Ｂの電極端子１４と配線基
板２１間との接続、および同軸接続子１０Ｂを介さない
半導体光素子２４の電極端子と配線基板２１との間は、
それぞれフレキシブル配線板２９を多重に配置すること
によって１方向に配線を引き出して接続した構成として
おり、光結合ユニット２７はフレキシブル配線板２９の
引き出し方向とは反対方向の半導体光素子２４の直近に
配置して光結合させている。

【００３２】ここで使用するフレキシブル配線板２９内
の配線は、コプレーナ線路構造あるいはマイクロストリ
ップ線路構造等の高周波配線として、特性インビーダン
スを配線基板２１のそれに整合させる。

【００３３】従来のこの種の半導体実装装置は、図９の
従来例で示したように、ボンディングワイヤ３０が錯綜
するため、ボンディングワイヤ３０間の接触短絡による
歩留まり低下や、ボンディングワイヤ３０の長さに起因
する高周波性能劣化を来していたが、本実施の形態のよ
うに同軸接続子１０Ｂを適用することで、半導体光素子
２４側の電極端子の引き出し高さを実質的に２段に変
え、高周波対応のフレキシブル配線板２９を多重に配置
できるようになるため、配線間の接触短絡が防止でき高
周波性能を損なうことなく多端子引き出しが可能とな
る。

【００３４】なお、本実施の形態では、はんだバンプ１
５によって電極端子を接続し半導体実装装置を構成して
いるが、はんだバンプ１５の代わりに導電性接着剤、溶
接その他の電気的機械的な接続方法を適用して装置を構
成しても、本発明の範疇に入ることは言うまでもない。

【００３５】［第３の実施の形態］図４は、第３の実施
の形態の同軸接続子１０Ｃを示す図であり、その(a)は
斜視図、(b)は縦断面図である。

【００３６】図１で説明した同軸接続子１０Ａでは、電
極端子１４の何れかを半導体光素子２４や半導体素子２
３上あるいは配線基板２１上のグランド端子に接続して
使用するが、図４に示した本実施の形態の同軸接続子１
０Ｃでは、接続子ブロック１１の電極端子１４の形成面
と同一面に、グランド端子１６をマトリクス状に設けて
いる。これにより、素子接続した場合にグランド端子１
６によって接続子ブロック１１がグランドされるため、
図１の同軸接続子１０Ａの場合よりもグランド電位の変
動が抑制されるため、より半導体実装装置の高周波性能
の劣化を抑えることができる。

【００３７】［第４の実施の形態］図５は、第４の実施
の形態の同軸接続子１０Ｄ及びそれを適用した半導体実
装装置の実装構造の縦断面図である。

【００３８】この同軸接続子１０Ｄは、中心導体１２を
接続子ブロック１１の端面から突出させて電極端子１
４’を形成し、この電極端子１４’を直接的に配線基板
２１やレキシブル配線板２９へスルーホール接続ができ
るようにしている。これにより、配線基板２１やフレキ
シブル配線板２９と接続する場合、はんだバンプ接続よ
り高い接続強度が得られ、かつ、配線基板２１に他の部
品２２を搭載した最後にその端子接続をすることが可能
となる。１７ははんだ接続部である。

【００３９】従って、高周波対応のフレキシブル配線板
２９と組み合わせて使用することで、部品実装した配線
基板２１上の狭いエリアからの高周波配線の引き出しが
容易となり、図１０に示した従来例の構造による半導体
実装装置に比べて装置を小型化することができる。

【００４０】［第５の実施の形態］図６は、第５の実施
の形態の同軸接続子１０Ｅ及びそれを適用した半導体実
装装置の実装構造の縦断面図である。

【００４１】この同軸接続子１０Ｅは、上下両端面に設
ける電極端子１４の配置ピッチを上面と下面で異ならせ
た接続子ブロック１１’を使用するもので、上面は半導
体光素子２４の端子ピッチに、下面は配線基板２１の端
子ピッチに、各々合致するようにしている。このような
構造の同軸接続子１０Ｅは、中心導体１２と誘電体１３
およびその外周の導体被覆（外部導体）からなる同軸構
造体を、予め所定形状に曲げ成形しておき、それをまと
めて配列して樹脂モールド成形することで得られる。

【００４２】プリント配線板や厚膜回路基板等の端子ピ
ッチは、配線加工技術の限界から、半導体プロセスで製
造する端子ピッチまでは精細に形成することはできな
い。従って、半導体光素子２４や半導体素子２３をプリ
ント配線板や厚膜回路基板等の配線基板２１にフリップ
チップ接続するには、素子側に比べて配線基板２１側の
端子ピッチを広げた端子接続子が必要となる。

【００４３】本実施の形態の同軸接続子１０Ｅを適用す
ることで、半導体光素子２４や半導体素子２３をその高
周波特性を劣化させることなく、端子ピッチの広い配線
基板２１に接続することができる。また、素子の搭載高
さが高くなるので、半導体光素子２４を実装した場合に
は、図６に示すように光結合ユニット２７を半導体光素
子２４の直近に配置できるようになる。

【００４４】［第６の実施の形態］図７は、第６の実施
の形態の同軸接続子１０Ｆ及びそれを適用した半導体実
装装の実装構造の縦断面図である。

【００４５】この同軸接続子１０Ｆは、上端面に段差を
設けて２平面となした接続子ブロック１１”を使用し、
その上端面のそれぞれの平面上に電極端子１４を形成し
ている。これによって、フレキシブル配線板２９を多重
に配置することが可能となり、端子数の多い半導体素子
２３からの配線引き出しが容易になるため、配線基板２
１上での配線引き回しと組み合わせることで、３次元的
な配線構造の小型な半導体実装装置を構成することがで
きる。また、フレキシブル配線板２９を高周波対応とす
ることによって、高周波性能にも優れた半導体実装装置
を実現することができる。

【００４６】

【発明の効果】本発明の同軸接続子は、半導体光素子や
半導体素子の外形平面寸法と同等の大きさに構成でき、
かつ、高さを自在に構成できるので、半導体光素子や半
導体素子の立体的実装が可能となり、配線基板等への実
装時に半導体光素子や半導体素子の外周に広いスペース
が確保できる。これによって、光結合系を半導体光素子
の直近に配置するために従来必要であった配線基板の切
り欠き加工によるスペース確保が不要となり、配線基板
設計や装置構造設計に対する自由度が向上するという利
点がある。

【００４７】また、本発明の同軸接続子においては、中
心導体径と誘電体の厚みを変えることで各電極端子の特
性インビーダンスを制御して、半導体光素子や半導体素
子との間又は配線基板相互間の特性インビーダンス整合
を図ることができるので、高周波特性を劣化させること
なく端子間接続することができる。

【００４８】さらに、本発明の同軸接続子と高周波対応
のフレキシブル配線板を併用することによって、３次元
的な配線構造の小型でかつ高周波性能の優れた半導体実
装装置を構成することができるという利点がある。

【００４９】以上述べたように、本発明の同軸接続子お
よびそれを用いた半導体実装装置は、従来不可能であっ
た小型でかつ高周波性能に優れた立体的装置実装を可能
にするものであり、半導体実装産業への貢献に大なるも
のがあり、工業的価値が極めて高い。

【図面の簡単な説明】

【図１】 (a)は本発明の第１の実施の形態の同軸接続
子の斜視図、(b)はその縦断面図である。

【図２】 図１の同軸接続子を適用した半導体実装装置
の実装構造の斜視図である。

【図３】 (a)は本発明の第２の実施の形態の同軸接続
子を通用した半導体実装装置の実装構造の斜視図、(b)
はその縦断面図である。

【図４】 (a)は本発明の第３の実施の形態の同軸接続
子の斜視図、(b)はその縦断面図である。

【図５】 図４の同軸接続子を適用した半導体実装装置
の実装構造の縦断面図である。

【図６】 本発明の第５の実施の形態の同軸接続子を適
用した半導体実装装置の実装構造の縦断面図である。

【図７】 本発明の第６の実施の形態の同軸接続子を適
用した半導体実装装置の実装構造の縦断面図である。

【図８】 従来の半導体実装装置の実装構造の斜視図で
ある。

【図９】 (a)は従来の別の半導体実装装置の実装構造
の斜視図、(b)はその縦断面図である。

【図１０】 従来の更なる別の半導体実装装置の実装構
造の縦断面図である。

【符号の説明】

１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ：同
軸接続子 １１、１１’、１１”：接続子ブロック、１２：中心導
体、１３：誘電体、１４、１４’：電極端子、１５：は
んだバンプ、１６：グランド電極、１７：はんだ接続部 ２１：配線基板、２２：回路部品、２３：半導体素子、
２４：半導体光素子、２５：光ファイバブロック、２
６：光ファイバ、２７：光結合ユニット、２８：サブマ
ウントブロック、２９：フレキシブル配線板

Claims (10)

【特許請求の範囲】
1. 【請求項１】半導体光素子や半導体素子の接続又は配線
   基板間の接続のための端子間接続子であって、 少なくとも一つ以上の貫通穴を配列形成した金属製の接
   続子ブロックと、前記貫通穴の中心に一方の開口から他
   方の開口にかけて中心導体を配置し該中心導体の外周に
   誘電体を充填して形成した同軸構造体とからなり、前記
   中心導体の両端部に電極端子を設けたことを特徴とする
   同軸接続子。
2. 【請求項２】半導体光素子や半導体素子の接続又は配線
   基板間の接続のための端子間接続子であって、 中心導体の外周を誘電体で被覆し該誘電体の外周を外部
   導体で被覆した同軸構造体と、該同軸構造体を少なくと
   も一つ以上配列してブロック化した樹脂製の接続子ブロ
   ックとからなり、前記中心導体の両端部に電極端子を設
   けるとともに、前記接続子ブロックの前記同軸構造体が
   露出する両端面をメタライズして前記外部導体を相互に
   導通させたことを特徴とする同軸接続子。
3. 【請求項３】前記同軸構造体の特性インビーダンスを、
   接続する半導体光素子、半導体素子又は配線基板の特性
   インビーダンスと整合させたことを特徴とする請求項１
   又は２に記載の同軸接続子。
4. 【請求項４】前記中心導体の少なくとも一方の端部の電
   極端子を、前記接続子ブロックの端面と同一平面上に形
   成したことを特徴とする請求項１乃至３に記載の同軸接
   続子。
5. 【請求項５】前記中心導体の少なくとも一方の端部の電
   極端子を、前記接続子ブロックの端面から突出するよう
   に形成したことを特徴とする請求項１乃至３に記載の同
   軸接続子。
6. 【請求項６】前記電極端子を、前記接続子ブロックの一
   方の端面と他方の端面とで異なる配置ピッチで配列した
   ことを特徴とする請求項１乃至５に記載の同軸接続子。
7. 【請求項７】前記接続子ブロックの端面に段差を設けて
   該端面に複数の平面を形成し、該複数の各平面上に前記
   電極端子を形成したことを特徴とする請求項１乃至６記
   載の同軸接続子。
8. 【請求項８】前記接続子ブロックの前記電極端子が露出
   する端面に、前記金属製の接続子ブロック又は前記外部
   導体に導通するグランド端子を設けたことを特徴とする
   請求項１乃至７に記載の同軸接続子。
9. 【請求項９】請求項１乃至８に記載の同軸接続子の電極
   端子又はグランド端子を、はんだ又は導電性無機材料を
   含有する樹脂により半導体光素子、半導体素子又は配線
   基板の端子と電気的機械的に接続してなることを特徴と
   する半導体実装装置。
10. 【請求項１０】請求項１乃至８に記載の同軸接続子と、
    該同軸接続子の電極端子又はグランド端子に対応した位
    置に端子を有するフレキシブル配線板とを併用したこと
    を特徴とする請求項９に記載の半導体実装装置。