JP5853477B2 - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP5853477B2
JP5853477B2 JP2011170860A JP2011170860A JP5853477B2 JP 5853477 B2 JP5853477 B2 JP 5853477B2 JP 2011170860 A JP2011170860 A JP 2011170860A JP 2011170860 A JP2011170860 A JP 2011170860A JP 5853477 B2 JP5853477 B2 JP 5853477B2
Authority
JP
Japan
Prior art keywords
drain pad
semiconductor substrate
ion implantation
drain
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011170860A
Other languages
English (en)
Other versions
JP2013038121A (ja
JP2013038121A5 (ja
Inventor
三輪　真一
真一 三輪
良洋 塚原
良洋 塚原
康 金谷
康 金谷
尚希 小坂
尚希 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011170860A priority Critical patent/JP5853477B2/ja
Priority to TW101110508A priority patent/TWI464862B/zh
Priority to US13/433,410 priority patent/US9203357B2/en
Priority to DE102012211690A priority patent/DE102012211690A1/de
Priority to CN201210274868.1A priority patent/CN102916662B/zh
Publication of JP2013038121A publication Critical patent/JP2013038121A/ja
Publication of JP2013038121A5 publication Critical patent/JP2013038121A5/ja
Application granted granted Critical
Publication of JP5853477B2 publication Critical patent/JP5853477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output

Description

本発明は、例えば移動体通信で用いられる高周波信号などを増幅する電力増幅器に関する。
特許文献１に開示された電力増幅器は、複数の電界効果トランジスタ（ＦＥＴ）を有するチップを備えている。チップ内には、チップ上で閉ループを形成する発振（ループ発振）を抑制するために、当該閉ループに並列に抵抗体が形成されている。この抵抗体は、エピタキシャル層による抵抗（以後、エピ抵抗という）で形成されている。
特開２００１−１４８６１６号公報
W. Struble and A. Plazker, "A Rigorous Yet Simple Method For Determining Stability of Linear N-port Networks,"IEEE GaAsICSymp. Dig., pp. 251-254, 1993. S. Mons, et al. "A Unified Approach for Linear and Nonlinear Stability Analysis of Microwave Circuits Using Commercially Available Tools," IEEE Trans. Microwave Theory and Tech. vol. MTT-47, no. 12, pp. 2403-2409, 1999.
ループ発振による発振電力を吸収してループ発振を抑制するためには、前述の抵抗体の抵抗値は数オーム〜数十オーム程度であることが好ましい。しかしながら、特許文献１に開示の電力増幅器では抵抗体をエピ抵抗で形成するため、抵抗体の抵抗値を制御し難いことがあった。
本発明は、上述のような課題を解決するためになされたもので、発振電力を吸収する抵抗の抵抗値を容易に制御できる電力増幅器を提供することを目的とする。
本願の発明に係る電力増幅器は、複数のトランジスタセルが形成された半導体基板と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッドと、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極と、該半導体基板の外部に形成された出力整合回路と、該ドレインパッドと該出力整合回路を接続する配線と、該半導体基板に該フローティング電極を介して該イオン注入抵抗と接するように形成された追加イオン注入抵抗と、該半導体基板上に該追加イオン注入抵抗を介して該フローティング電極と接するように形成された追加フローティング電極と、を備えたことを特徴とする。
本願の発明に係る他の電力増幅器は、複数のトランジスタセルが形成された半導体基板と、該半導体基板上に形成された、該複数のトランジスタセルのドレイン電極と、該半導体基板上に該ドレイン電極と接続されるように形成された、ドレインパッドと、該半導体基板に、該ドレインパッドに沿って該ドレインパッドと接するように形成されたイオン注入抵抗と、該半導体基板上に該イオン注入抵抗を介して該ドレインパッドと接するように形成されたフローティング電極と、該半導体基板の外部に形成された出力整合回路と、該ドレインパッドと該出力整合回路を接続する配線と、を備え、該複数のトランジスタセルは、第１トランジスタセルと、該第１トランジスタセルと隣接する第２トランジスタセルと、を有し、該ドレインパッドは、該第１トランジスタセルのドレインパッドである第１ドレインパッドと、該第２トランジスタセルのドレインパッドである、該第１ドレインパッドとは分離して形成された第２ドレインパッドと、を有し、該第１ドレインパッドと該第２ドレインパッドは該イオン注入抵抗を介して接続されたことを特徴とする。


本発明によれば、イオン注入抵抗を閉ループに接続するので、発振電力を吸収する抵抗の抵抗値を容易に制御できる。
本発明の実施の形態１に係る電力増幅器の回路図である。 本発明の実施の形態１に係る半導体基板と出力整合回路を示す平面図である。 図２のＩＩＩ−ＩＩＩ破線における断面矢示図である。 ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。 本発明の実施の形態２に係る半導体基板と出力整合回路を示す平面図である。 本発明の実施の形態３に係る半導体基板と出力整合回路を示す平面図である。 本発明の実施の形態４に係る半導体基板と出力整合回路を示す平面図である。
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器の回路図である。電力増幅器１０は半導体基板１２を備えている。半導体基板１２はＧａＮで形成されたチップである。半導体基板１２には、複数のトランジスタセルが形成されている。複数のトランジスタセルとは、第１トランジスタセル１２ａ、第１トランジスタセル１２ａと隣接した第２トランジスタセル１２ｂ、第２トランジスタセル１２ｂと隣接した第３トランジスタセル１２ｃ、及び第３トランジスタセル１２ｃと隣接した第４トランジスタセル１２ｄのことをいう。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄは電界効果トランジスタ（ＦＥＴ）で形成されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄは、電力増幅器１０の高周波特性を維持しつつ高出力を得るために、電力増幅器の入出力間に並列に接続されている。
複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのゲート側には、入力整合回路１４が接続されている。入力整合回路１４は半導体基板１２の外部に形成されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのドレイン側には、出力整合回路１６が接続されている。出力整合回路１６は半導体基板１２の外部に形成されている。
図２は、本発明の実施の形態１に係る半導体基板と出力整合回路を示す平面図である。半導体基板１２上には、ゲートＲＦパッド２０が形成されている。ゲートＲＦパッド２０は、ゲート引出電極２２に接続されている。ゲート引出電極２２はゲートフィード部２４に接続されている。ゲートフィード部２４には櫛歯状のゲートフィンガー２６が形成されている。
半導体基板１２上にはゲートＲＦパッド２０を挟むようにソースパッド３０が形成されている。ソースパッド３０には櫛歯状のソース電極３２が接続されている。半導体基板１２上には、複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄのドレイン電極４０が形成されている。ドレイン電極４０は櫛歯状に形成されている。ドレイン電極４０、ゲートフィンガー２６、及びソース電極３２によりトランジスタセルの電極が構成されている。半導体基板１２上には、ドレイン電極４０と接続されたドレインパッド４２が形成されている。ドレインパッド４２は、長手方向と短手方向を有するように細長く形成されている。ドレインパッド４２の長手方向に沿ってドレイン電極４０が接続されている。複数のトランジスタセル１２ａ、１２ｂ、１２ｃ、１２ｄの全てのドレイン電極４０が１つのドレインパッド４２に接続されている。
半導体基板１２には、ドレインパッド４２の長手方向に沿ってドレインパッド４２と接するようにイオン注入抵抗４４が形成されている。イオン注入抵抗４４は、不純物イオンを半導体基板１２に注入し、熱処理を施すことで形成される。イオン注入抵抗４４は、半導体基板１２上でループ発振を起こす閉ループに並列に数オーム〜数十オーム程度の抵抗値の抵抗を付加するものである。
半導体基板１２上には、イオン注入抵抗４４を介してドレインパッド４２と接するようにフローティング電極４６が形成されている。これにより、イオン注入抵抗４４は、長手方向に沿ってドレインパッド４２とフローティング電極４６に挟まれている。
出力整合回路１６はパッド１６ａを備えている。ドレインパッド４２とパッド１６ａはボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄで接続されている。図３は、図２のＩＩＩ−ＩＩＩ破線における断面矢示図である。図３には、半導体基板１２に形成されたイオン注入抵抗４４がドレインパッド４２と接することが示されている。本発明の実施の形態１に係る電力増幅器は上述の構成を備えている。
半導体基板１２上に形成するトランジスタセルの数が多いほど近接するトランジスタセル間で多数の閉ループが形成されるため、ループ発振を生じやすい。ところが、本発明の実施の形態１に係る電力増幅器１０によれば、半導体基板１２上でループ発振を起こす閉ループに並列にイオン注入抵抗４４を形成する。そのため、イオン注入抵抗４４をトランジスタセル間の並列抵抗として機能させ、半導体基板１２上で生じるあらゆるモードのループ発振を抑制できる。なおトランジスタセル間に形成された抵抗はアイソレーション抵抗と呼ばれることがある。
しかも、イオン注入抵抗４４の抵抗値はイオン注入量やイオン注入エネルギなどにより容易に制御できるので、ループ発振抑制に必要な数オーム〜数十オーム程度の抵抗値を容易に実現できる。特に、半導体基板１２としてＧａＮなどのエピシート抵抗の高い材料を用いる場合でも、容易に数オーム〜数十オーム程度の抵抗値を有する抵抗を形成できる。また、ボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄは、イオン注入抵抗４４を飛び越して接続されているので、イオン注入抵抗４４による電力増幅器１０の利得や出力等の諸特性への影響を回避できる。
図４は、ループ発振の有無をナイキスト判別法でシミュレーションした結果を示す図である。ナイキスト判別法とは、各周波数におけるトランジスタの還送比（ループゲイン）をＰｏｌａｒチャート上にプロットし、その軌跡が負の実軸と交点をもつか否かで発振の有無を判別する方法である（非特許文献１、２参照）。図４Ａは、本発明の実施の形態１に係るイオン注入抵抗４４を有しない電力増幅器のシミュレーション結果を示す。この場合の還送比の軌跡は、７．６ＧＨｚ付近で負の実軸と交点を持っており、部分的に発振条件を満たしている。
図４Ｂは、本発明の実施の形態１に係るイオン注入抵抗４４を形成した場合のシミュレーション結果を示す。この場合の還送比の軌跡は、全ての周波数において負の実軸と交わらない。すなわち、イオン注入抵抗４４によりループ発振の発振電力を吸収できている。なお、これらのシミュレーションは３２個のトランジスタセルを並列形成した半導体基板について実施したものである。
本発明の実施の形態１に係る電力増幅器１０では、トランジスタセルはＦＥＴで形成したが、例えばバイポーラトランジスタなどの他のトランジスタで形成してもよい。また、半導体基板１２はＧａＮで形成したが、例えばＧａＡｓなどの他の材料で形成してもよい。ボンディングワイヤ１８ａ、１８ｂ、１８ｃ、１８ｄは、電気的な接続に用いられる他の配線に置き換えてもよい。
実施の形態２．
本発明の実施の形態２に係る電力増幅器は、本発明の実施の形態１に係る電力増幅器と共通点が多いため、本発明の実施の形態１に係る電力増幅器との相違点を中心に説明する。図５は、本発明の実施の形態２に係る半導体基板と出力整合回路を示す平面図である。
半導体基板１２には、フローティング電極４６を介してイオン注入抵抗４４と接するように追加イオン注入抵抗５０が形成されている。追加イオン注入抵抗５０は、不純物イオンを半導体基板１２に注入し、熱処理を施すことで形成されている。
半導体基板１２上には、追加イオン注入抵抗５０を介してフローティング電極４６と接するように追加フローティング電極５２が形成されている。そして、ドレインパッド４２とフローティング電極４６は、ボンディングワイヤ６０、６２、６４、６６で接続されている。
本発明の実施の形態１に係る電力増幅器の場合、イオン注入抵抗を形成した後は閉ループに並列に接続される抵抗の抵抗値を変えることはできない。ところが、本発明の実施の形態２に係る電力増幅器によれば、イオン注入抵抗を形成した後にも閉ループに並列に接続される抵抗の抵抗値を変更することができる。すなわち、ボンディングワイヤ６０、６２、６４、６６の有無により２通りの抵抗値を実現できる。なお、本発明の実施の形態２に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形が可能である。
実施の形態３．
本発明の実施の形態３に係る電力増幅器は、本発明の実施の形態１に係る電力増幅器と共通点が多いため、本発明の実施の形態１に係る電力増幅器との相違点を中心に説明する。図６は、本発明の実施の形態３に係る半導体基板と出力整合回路を示す平面図である。
本発明の実施の形態３に係る電力増幅器は、トランジスタセル毎に独立したドレインパッドを有することを特徴とする。本発明の実施の形態３に係る電力増幅器は、第１ドレインパッド７０を有している。第１ドレインパッド７０は第１トランジスタセル１２ａのドレインパッドである。第１ドレインパッド７０の隣には、これと分離して第２ドレインパッド７２が形成されている。第２ドレインパッド７２は第２トランジスタセル１２ｂのドレインパッドである。第２ドレインパッド７２の隣には、第１第２ドレインパッド７０、７２と分離して第３ドレインパッド７４が形成されている。第３ドレインパッド７４は第３トランジスタセル１２ｃのドレインパッドである。第３ドレインパッド７４の隣には、第１〜第３ドレインパッド７０、７２、７４と分離して第４ドレインパッド７６が形成されている。第４ドレインパッド７６は第４トランジスタセル１２ｄのドレインパッドである。
第１〜第４ドレインパッド７０、７２、７４，７６は、イオン注入抵抗４４のみを介して接続されている。例えば、第１ドレインパッド７０と第２ドレインパッド７２は、直接接触せずにイオン注入抵抗４４を介して接続されている。
本発明の実施の形態３に係る電力増幅器によれば、第１〜第４ドレインパッド７０、７２、７４，７６がイオン注入抵抗４４のみを介して接続される。これにより、ループ発振を起こす閉ループを形成するドレインパッドと別のドレインパッドの間に直列にイオン注入抵抗４４が接続される。よって、イオン注入抵抗４４をアイソレーション抵抗として機能させ、ループ発振を抑制することができる。本発明の実施の形態３に係る電力増幅器では、トランジスタセル毎に独立のドレインパッドを形成したが、複数トランジスタセル毎に１つのドレインパッドを形成してもよい。なお、本発明の実施の形態３に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形は可能である。
実施の形態４．
本発明の実施の形態４に係る電力増幅器は、本発明の実施の形態３に係る電力増幅器と共通点が多いため、本発明の実施の形態３に係る電力増幅器との相違点を中心に説明する。図７は、本発明の実施の形態４に係る半導体基板と出力整合回路を示す平面図である。
本発明の実施の形態４に係る電力増幅器は、イオン注入抵抗８０が、第１ドレインパッド７０と第２ドレインパッド７２の間、第２ドレインパッド７２と第３ドレインパッド７４の間、及び第３ドレインパッド７４と第４ドレインパッド７６の間にまで伸びていることを特徴とする。
本発明の実施の形態４に係る電力増幅器によれば、イオン注入抵抗８０がドレインパッド間に伸びているため、ドレインパッド間の抵抗値を制御しやすくなる。また、ドレインパッドとそれに隣接するドレインパッドとの間隔を変更することで容易にドレインパッド間の抵抗値を制御できる。なお、本発明の実施の形態４に係る電力増幅器は少なくとも本発明の実施の形態１と同程度の変形は可能である。
１０ 電力増幅器、 １２ 半導体基板、 １２ａ,１２ｂ,１２ｃ,１２ｄ トランジスタセル、 １４ 入力整合回路、 １６ 出力整合回路、 １８ ボンディングワイヤ、 １８ａ,１８ｂ,１８ｃ,１８ｄ ボンディングワイヤ、 ２０ ゲートＲＦパッド、 ２６ ゲートフィンガー、 ３０ ソースパッド、 ４０ ドレイン電極、 ４２ ドレインパッド、 ４４ イオン注入抵抗、 ４６ フローティング電極

Claims (3)

  1. 複数のトランジスタセルが形成された半導体基板と、
    前記半導体基板上に形成された、前記複数のトランジスタセルのドレイン電極と、
    前記半導体基板上に前記ドレイン電極と接続されるように形成された、ドレインパッドと、
    前記半導体基板に、前記ドレインパッドに沿って前記ドレインパッドと接するように形成されたイオン注入抵抗と、
    前記半導体基板上に前記イオン注入抵抗を介して前記ドレインパッドと接するように形成されたフローティング電極と、
    前記半導体基板の外部に形成された出力整合回路と、
    前記ドレインパッドと前記出力整合回路を接続する配線と、
    前記半導体基板に前記フローティング電極を介して前記イオン注入抵抗と接するように形成された追加イオン注入抵抗と、
    前記半導体基板上に前記追加イオン注入抵抗を介して前記フローティング電極と接するように形成された追加フローティング電極と、を備えたことを特徴とする電力増幅器。
  2. 複数のトランジスタセルが形成された半導体基板と、
    前記半導体基板上に形成された、前記複数のトランジスタセルのドレイン電極と、
    前記半導体基板上に前記ドレイン電極と接続されるように形成された、ドレインパッドと、
    前記半導体基板に、前記ドレインパッドに沿って前記ドレインパッドと接するように形成されたイオン注入抵抗と、
    前記半導体基板上に前記イオン注入抵抗を介して前記ドレインパッドと接するように形成されたフローティング電極と、
    前記半導体基板の外部に形成された出力整合回路と、
    前記ドレインパッドと前記出力整合回路を接続する配線と、を備え、
    前記複数のトランジスタセルは、第１トランジスタセルと、前記第１トランジスタセルと隣接する第２トランジスタセルと、を有し、
    前記ドレインパッドは、前記第１トランジスタセルのドレインパッドである第１ドレインパッドと、前記第２トランジスタセルのドレインパッドである、前記第１ドレインパッドとは分離して形成された第２ドレインパッドと、を有し、
    前記第１ドレインパッドと前記第２ドレインパッドは前記イオン注入抵抗を介して接続されたことを特徴とする電力増幅器。
  3. 前記イオン注入抵抗は、前記第１ドレインパッドと前記第２ドレインパッドの間にまで伸びるように形成されたことを特徴とする請求項２に記載の電力増幅器。
JP2011170860A 2011-08-04 2011-08-04 電力増幅器 Active JP5853477B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011170860A JP5853477B2 (ja) 2011-08-04 2011-08-04 電力増幅器
TW101110508A TWI464862B (zh) 2011-08-04 2012-03-27 功率放大器
US13/433,410 US9203357B2 (en) 2011-08-04 2012-03-29 Power amplifier
DE102012211690A DE102012211690A1 (de) 2011-08-04 2012-07-05 Leistungsverstärker
CN201210274868.1A CN102916662B (zh) 2011-08-04 2012-08-03 功率放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011170860A JP5853477B2 (ja) 2011-08-04 2011-08-04 電力増幅器

Publications (3)

Publication Number Publication Date
JP2013038121A JP2013038121A (ja) 2013-02-21
JP2013038121A5 JP2013038121A5 (ja) 2014-08-14
JP5853477B2 true JP5853477B2 (ja) 2016-02-09

Family

ID=47554294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011170860A Active JP5853477B2 (ja) 2011-08-04 2011-08-04 電力増幅器

Country Status (5)

Country Link
US (1) US9203357B2 (ja)
JP (1) JP5853477B2 (ja)
CN (1) CN102916662B (ja)
DE (1) DE102012211690A1 (ja)
TW (1) TWI464862B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6550738B2 (ja) 2013-12-18 2019-07-31 Tdk株式会社 高周波増幅器
CN105089615B (zh) * 2014-05-16 2018-11-20 中国石油化工股份有限公司 一种基于油藏模型的测井数据历史回归处理方法
JP6515714B2 (ja) * 2015-07-14 2019-05-22 三菱電機株式会社 トランジスタ
EP3193364B1 (en) 2016-01-18 2020-10-21 Nexperia B.V. Integrated resistor element and associated manufacturing method
US10153306B2 (en) * 2016-02-29 2018-12-11 Skyworks Solutions, Inc. Transistor layout with low aspect ratio
US11264954B2 (en) 2019-11-14 2022-03-01 Analog Devices, Inc. Thermal temperature sensors for power amplifiers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206158A (ja) * 1989-02-06 1990-08-15 Yokogawa Electric Corp 半導体装置の製造方法
JPH0793547B2 (ja) 1990-09-20 1995-10-09 株式会社東芝 マイクロ波電力増幅器
JP3504472B2 (ja) * 1997-09-29 2004-03-08 三菱電機株式会社 半導体装置
JP3398631B2 (ja) * 1999-11-04 2003-04-21 沖電気工業株式会社 弾性表面波フィルタ用圧電体ウエハおよび弾性表面波フィルタの製造方法
JP2001148616A (ja) * 1999-11-19 2001-05-29 Nec Corp 高周波増幅器
JP2001185966A (ja) 1999-12-24 2001-07-06 Nec Corp マイクロ波電力増幅器
JP4361313B2 (ja) 2003-05-08 2009-11-11 三菱電機株式会社 高周波電力増幅器
JP4821214B2 (ja) * 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
JP4361536B2 (ja) * 2006-01-24 2009-11-11 三菱電機株式会社 高周波スイッチ
KR100809338B1 (ko) * 2006-09-21 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP4743077B2 (ja) 2006-10-23 2011-08-10 三菱電機株式会社 高周波電力増幅器
JP2009232076A (ja) * 2008-03-21 2009-10-08 Mitsubishi Electric Corp 高周波電力増幅器
JP2010056132A (ja) * 2008-08-26 2010-03-11 Toshiba Corp 半導体装置
US8139370B2 (en) * 2009-03-24 2012-03-20 Viasat, Inc. Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate
JP2011044812A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 高周波電力増幅器
JP2012049909A (ja) * 2010-08-27 2012-03-08 Toshiba Corp 広帯域電力増幅器
JP5541114B2 (ja) * 2010-11-25 2014-07-09 三菱電機株式会社 電力増幅器とそれを用いたｍｍｉｃ
US8698564B2 (en) * 2011-05-24 2014-04-15 Panasonic Corporation Radio frequency amplifier circuit

Also Published As

Publication number Publication date
TWI464862B (zh) 2014-12-11
US9203357B2 (en) 2015-12-01
JP2013038121A (ja) 2013-02-21
DE102012211690A1 (de) 2013-02-07
CN102916662B (zh) 2016-03-02
US20130032817A1 (en) 2013-02-07
CN102916662A (zh) 2013-02-06
TW201324742A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
JP5853477B2 (ja) 電力増幅器
JP5658472B2 (ja) 電界効果トランジスタ
JP6067151B2 (ja) マルチフィンガトランジスタ及び半導体装置
WO2016070463A1 (zh) 一种半导体器件及其制作方法
CN107078737A (zh) 电压补偿的开关堆叠
CN106664091B (zh) 用于可编程集成电路的具有低阈值电压p沟道晶体管的互连电路
JP5550224B2 (ja) 半導体装置
CN115952764B (zh) 一种提高放大器芯片散热性能的晶体管电路优化方法
JP5781223B2 (ja) Ｆｅｔチップ
JP4361313B2 (ja) 高周波電力増幅器
Alqaysi et al. Impact of interface traps/defects and self‐heating on the degradation of performance of a 4H‐SiC VDMOSFET
US20100301471A1 (en) Low-resistance electrode design
US8963658B2 (en) Micropstrip transmission line/coplanar waveguide (CPW) transistor structure
Sang et al. An improved nonlinear current model for GaN HEMT high power amplifier with large gate periphery
US20150180419A1 (en) High-frequency amplifier
CN112183018A (zh) 一种多栅指氮化镓器件电热联合建模的仿真方法
US9178025B2 (en) Low-resistance electrode design
Chvála et al. Advanced methodology for fast 3-D TCAD electrothermal simulation of power HEMTs including package
Caddemi et al. Performance analysis of a microwave low-noise amplifier under laser illumination
Zakarya et al. A modeling and performance of the triple field plate HEMT
US9866175B1 (en) Rotated field effect transistor topology amplifier
Goto et al. Stability analysis and layout design of an internally stabilized multi-finger FET for high-power base station amplifiers
CN106298165B (zh) 一种电压控制的可调电感
Tai Efficient watt-level power amplifiers in deeply scaled cmos
Seifi et al. Transmission line signal and noise modeling of millimeter wave CMOS transistor and application to LNA design

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R150 Certificate of patent or registration of utility model

Ref document number: 5853477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250