CN112183018A - 一种多栅指氮化镓器件电热联合建模的仿真方法 - Google Patents
一种多栅指氮化镓器件电热联合建模的仿真方法 Download PDFInfo
- Publication number
- CN112183018A CN112183018A CN202011061885.8A CN202011061885A CN112183018A CN 112183018 A CN112183018 A CN 112183018A CN 202011061885 A CN202011061885 A CN 202011061885A CN 112183018 A CN112183018 A CN 112183018A
- Authority
- CN
- China
- Prior art keywords
- voltage value
- gallium nitride
- gate
- simulation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种多栅指氮化镓器件电热联合建模的仿真方法,属于新一代信息技术。针对现有技术中无法预测多栅多热源之间的相互影响而提出本方案。通过依次二维模型结构,设置掺杂、物理场及物理效应的叠加,边界条件设置,网格划分等手段实现器件的电热联合仿真。优点在于,能够更准确地在器件电学层面上预测其自热效应发生后多热源之间的相互影响,用于器件在芯片、电路上的热管理及热优化场合,有助提高电路的输出效率。
Description
技术领域
本发明涉及一种电子器件仿真方法,尤其涉及一种多栅指氮化镓器件电热联合建模的仿真方法。
背景技术
氮化镓作为第三代半导体,已经逐渐被认知、了解和应用。氮化镓材料通过MOCVD等工艺流程制作成高电子迁移率器件,其原理与NMOS器件类似,不同的是前者的导电沟道是由氮化镓铝层与氮化镓层之间因应变而感应出的二维电子气层形成的电子沟道,因此如不经特殊工艺等处理,氮化镓高电子迁移率器件多为耗尽型。
无论在电源管理电路还是射频电路中,氮化镓器件及芯片的卓越性能使其在大功率应用中更加广泛。在射频领域,氮化镓高电子迁移率器件常用于功率放大器中,较CMOS器件更高的工作电压和击穿电压使其能够应用在更高的电源电压下,输出更大的功率及更高的功率效率,满足基站、卫星等应用的需求。然而,伴随着高功率的是氮化镓器件工作时的高热量,其自热效应在高漏极电压、高电流下成为影响器件参数性能不可忽视的重要问题。
通常,功放管或开关管需要很高的宽长比来实现高的输出电流。在减小版图面积、提高器件性能的要求下,器件结构成了优化的方向,多栅指结构也由此提出。同样的如果将一个CMOS器件的宽分成两段,传统的方法是分为两个独立的CMOS器件,再通过互连线将两个器件连接;而多栅指技术可以重复利用器件的源极和漏极,既提高了栅极控制电流的能力,也极大地减小了器件的版图尺寸。
目前主流代工厂的氮化镓高电子迁移率器件多采用多栅指结构,栅极之间的距离较短,在进行版图设计时可以自行调节栅极之间的间距。氮化镓器件自热效应的热源主要来源于二维电子气层沟道,且在栅极下方靠近漏极的位置温度达到最高。多栅指结构带来面积减小的同时也会带来严重的散热问题,多栅指之间由于距离较近,发热部位集中,越靠近中间位置的热源越难将热量散发出去,最高温可达上百摄氏度,会严重地影响器件的性能甚至毁坏器件或芯片。传统的单栅模型只能分析单个器件的发热情况,无法预测多栅多热源之间的相互影响。因此,对多栅指氮化镓器件的热建模分析也是氮化镓器件乃至其芯片电路、版图研究的重点。
发明内容
本发明目的在于提供一种多栅指氮化镓器件电热联合建模的仿真方法,以实现多栅多热源之间相互影响的预测。
本发明所述的一种多栅指氮化镓器件电热联合建模的仿真方法,依次进行以下步骤:S1.构建多栅指氮化镓器件的二维模型结构;S2.对二维模型结构进行掺杂、物理场及物理效应的叠加;S3.对二维模型结构进行边界条件设置;S4.对二维模型结构进行密度非均匀化的网格划分:氮化镓层顶部、氮化镓铝薄层、氮化铝层附近划分较为细致的网格,在每个栅极下方附近区域的网格最密集,在衬底层的网格密度随着与边缘距离的减小而减小;S5.对二维模型结构进行转移特性和/或输入输出特性和/或击穿特性和/或热分布的电热联合仿真。
所述二维模型结构包括从下往上层叠设置的衬底、氮化铝层、氮化镓层、氮化镓铝层,所述氮化镓铝层上表面循环间隔分布源极和漏极,在源极和漏极之间设置栅极并通过设置钝化层覆盖所述栅极;栅极到源极的距离小于到漏极的距离。
所述步骤S2具体为:对氮化镓铝层、氮化镓层进行均匀掺杂;对二维模型结构加入复合物理模型、载流子统计模型、晶格自加热模型、载流子迁移率模型;对栅极与氮化镓铝层的接触位置加上肖特基接触相关物理效应,对源极和漏极与氮化镓铝层的接触位置加上欧姆接触相关物理效应。
所述步骤S3具体为:设置衬底下边缘的电压值为定值Vsub,源极的电压值为可变量Vsource,栅极的电压值为可变量Vgate,漏极的电压值为可变量Vdrain;设置衬底外边缘的温度。
所述步骤S5在进行电热联合仿真前先确定仿真类型,确定后进行如下操作:
若仿真类型是转移特性的电热联合仿真时,对源极和漏极的电压值分别取固定值,设置栅极的初始电压值、终止电压值、电压值变化步长,进行仿真运算并生成转移特性曲线;
若仿真类型是输入输出特性的电热联合仿真时,对源极和栅极的电压值分别取固定值,设置漏极的初始电压值、终止电压值、电压值变化步长,且漏极的终止电压值在该多栅指氮化镓器件的饱和区内,进行仿真运算并生成输入输出特性曲线;
若仿真类型是击穿特性的电热联合仿真时,对源极和栅极的电压值分别取固定值,设置漏极的初始电压值、终止电压值、电压值变化步长,且漏极的终止电压值略大于源漏击穿电压,进行仿真运算并生成击穿特性曲线;
若仿真类型是热分布的电热联合仿真时,对源极和栅极的电压值分别取固定值,设置漏极的初始电压值、终止电压值、电压值变化步长,且漏极的终止电压值在该多栅指氮化镓器件的饱和区内,当漏极的电压到达终止电压值时生成该时刻的热分布图。
本发明所述的一种多栅指氮化镓器件电热联合建模的仿真方法,其优点在于,能够更准确地在器件电学层面上预测其自热效应发生后多热源之间的相互影响,用于器件在芯片、电路上的热管理及热优化场合,有助提高电路的输出效率。
附图说明
图1是本发明所述二维模型为二栅指时的结构示意图;
图2是本发明所述二维模型为多于二栅指时的结构示意图;
图3是实施例中多栅指氮化镓器件转移特性曲线图;
图4为实施例中多栅指氮化镓器件输入输出特性曲线图;
图5为实施例中多栅指氮化镓器件热分布示意图。
附图标记:10-衬底、11-氮化铝层、12-氮化镓层、13-氮化镓铝层、14-源极、15-漏极、16-栅极、17-钝化层。
具体实施方式
本发明所述的一种多栅指氮化镓器件电热联合建模的仿真方法,依次进行以下步骤:
首先构建一个多栅指氮化镓器件的二维模型结构。所谓多栅指是栅指数量为2N个的器件结构,其中N为自然数,即,最少栅指数为二。
栅指数为二的二维模型结构如图1所示,包括从下往上层叠设置的衬底10、氮化铝层11、氮化镓层12、氮化镓铝层13。所述氮化镓铝层13上表面两端分别设置一源极14,中间设置一漏极15。在两源极14和漏极15之间分别设置一栅极16并通过设置钝化层17分别覆盖所述栅极16。栅极16与源极14和漏极15的距离比是1:3。栅极16的长度为0.25微米。衬底10的材料可以为蓝宝石、硅、4H-碳化硅、6H-碳化硅等。
栅指数多于二且为偶数的二维模型结构如图2所示,与二栅指结构区别主要在于,所述氮化镓铝层13上表面间隔设有若干源极14和若干漏极15。相邻的源极14和漏极15之间设置一栅极16,同样使用钝化层17进行覆盖。2N个栅指结构的循环规律为源极-栅极-漏极-栅极-源极-栅极-漏极-栅极-源极……源极-栅极-漏极-栅极-源极-栅极-漏极-栅极-源极。
本实施例以栅指数为二阐述发明构思和技术手段,本领域技术人员可以在本实施例教导下,无需创造性劳动即可知道其他偶数个栅指的工作过程。
构建了二维模型后,进行二栅指氮化镓器件掺杂、物理场及物理效应的叠加:对氮化镓铝层、氮化镓层进行均匀掺杂;加入俄歇复合、通过复合中心的复合等复合物理模型;加入费米-狄拉克等载流子统计模型;加入晶格自加热模型;加入氮化镓材料相关的载流子迁移率模型;对每个栅极与氮化镓铝层的接触位置加上肖特基接触相关物理效应;对各源极和漏极与氮化镓铝层的接触位置加上欧姆接触相关物理效应。根据实际仿真需要,本领域技术人员还可以加入其他未提及但公知的模型及效应。
然后进行边界条件的设置:设置衬底下边缘的电压值为Vsub,设置各源极的电压值为Vsource;设置各栅极的电压值为一个可变量Vgate;设置各漏极的电压值为一个可变量Vdrain;设置衬底外边缘的温度为T。其中温度T优选为27摄氏度。根据实际仿真需要,本领域技术人员还可以设置其他未提及但公知的边缘条件。
接着对进行密度非均匀化的网格划分;在氮化镓层顶部、氮化镓铝薄层、氮化铝层附近划分较为细致的网格,且在每个栅极下方附近区域的网格最密集;在衬底层,网格的密度随着与边缘距离的减小而减小。如,在栅极下方附近区域的网格大小为0.01微米*0.001微米,在其临近的区域网格大小为0.01微米*0.01微米,并随材料区域大小的变化而变化。如在衬底层边缘处的网格高度为1微米,在氮化镓铝层和氮化铝层的网格高度为0.001微米。网格大小的相关表述:0.01微米*0.001微米意思为x方向的长度为0.01微米,y方向的高度为0.001微米。网格高度指的是y方向的网格高度,但因为每层材料的x方向的网格长度都不均匀的,如与栅极同一个x坐标的网格长度均为0.01微米,而到了器件边缘网格长度有1微米,因此一层材料只能在网格高度上统一,网格长度无需一致。
最后根据最终的二维模型结构,以及选定的仿真类型,对二栅指氮化镓器件模型进行电热联合仿真。所述仿真类型可以包括但不限于转移特性仿真、输入输出特性仿真、击穿特性仿真、热分布仿真等。
若进行二栅指氮化镓器件转移特性的电热联合仿真时,设置衬底下边缘的电压值为一个固定的电压值Vsub=0V,设置所有的源极的电压值为Vsource=0V,设置漏极的电压值为Vdrain=1V,设置两个栅极的初始电压值为Vgate=-6V,并设置两个栅极的终止电压值Vfinal=1.5V、电压值变化步长Vstep=0.1V。进行仿真运算并生成转移特性曲线如图3所示。
若进行二栅指氮化镓器件输入输出特性的电热联合仿真时,设置衬底下边缘的电压值为一个固定的电压值Vsub=0V,设置两个源极的电压值为Vsource=0V,设置两个栅极的电压值为Vgate=1V,设置漏极的初始电压值为Vdrain=0V,并设置该漏极的终止电压值Vstop=20V、电压值变化步长Vinc=0.5V。进行仿真运算并生成图4内位于上方的特性曲线。将两个栅极的电压值为Vgate=0V,其他参数不变,进行仿真运算并生成图4内位于中间的特性曲线。同理,将两个栅极的电压值为Vgate=-1V,其他参数不变,进行仿真运算并生成图4内位于下方的特性曲线。
若进行二栅指氮化镓器件热分布的电热联合仿真时,其步骤与二栅指氮化镓器件输入输出特性的电热联合仿真一致,仿真结束可以得到衬底电压为Vsub=0V,两个源极的电压值为Vsource=0V,两个栅极的电压值为Vgate=1V,漏极电压为漏极终止电压值Vdrain=Vstop=20V时的二栅指氮化镓器件热分布图,仿真结果如图5所示。
在本实施例中,由图3转移特性曲线可知,该二栅指氮化镓器件的阈值电压为-2.5V,为耗尽型器件。由图4输入输出特性曲线可知,该二栅指氮化镓器件的输出电流由于自热效应的影响,在电流较大时会出现下倾的趋势。由图5可知,在漏源电压为20V时二栅指氮化镓器件最高温度约为129摄氏度,出现在两个栅极下方偏漏极方向的位置,热分布图呈对称分布。仿真结果与该模型对应的真实器件测试结果基本吻合,说明本发明所述的仿真方法可以准确地在器件电学层面上预测其自热效应发生后多热源之间的相互影响。
对于本领域的技术人员来说,可根据以上描述的技术方案以及构思,做出其它各种相应的改变以及形变,而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
Claims (5)
1.一种多栅指氮化镓器件电热联合建模的仿真方法,其特征在于,依次进行以下步骤:
S1.构建多栅指氮化镓器件的二维模型结构;
S2.对二维模型结构进行掺杂、物理场及物理效应的叠加;
S3.对二维模型结构进行边界条件设置;
S4.对二维模型结构进行密度非均匀化的网格划分:氮化镓层顶部、氮化镓铝薄层、氮化铝层附近划分较为细致的网格,在每个栅极下方附近区域的网格最密集,在衬底层的网格密度随着与边缘距离的减小而减小;
S5.对二维模型结构进行转移特性和/或输入输出特性和/或击穿特性和/或热分布的电热联合仿真。
2.根据权利要求1所述多栅指氮化镓器件电热联合建模的仿真方法,其特征在于,所述二维模型结构包括从下往上层叠设置的衬底、氮化铝层、氮化镓层、氮化镓铝层,所述氮化镓铝层上表面循环间隔分布源极和漏极,在源极和漏极之间设置栅极并通过设置钝化层覆盖所述栅极;栅极到源极的距离小于到漏极的距离。
3.根据权利要求2所述多栅指氮化镓器件电热联合建模的仿真方法,其特征在于,所述步骤S2具体为:对氮化镓铝层、氮化镓层进行均匀掺杂;对二维模型结构加入复合物理模型、载流子统计模型、晶格自加热模型、载流子迁移率模型;对栅极与氮化镓铝层的接触位置加上肖特基接触相关物理效应,对源极和漏极与氮化镓铝层的接触位置加上欧姆接触相关物理效应。
4.根据权利要求2所述多栅指氮化镓器件电热联合建模的仿真方法,其特征在于,所述步骤S3具体为:设置衬底下边缘的电压值为定值Vsub,源极的电压值为可变量Vsource,栅极的电压值为可变量Vgate,漏极的电压值为可变量Vdrain;设置衬底外边缘的温度。
5.根据权利要求4所述多栅指氮化镓器件电热联合建模的仿真方法,其特征在于,所述步骤S5在进行电热联合仿真前先确定仿真类型,确定后进行如下操作:
若仿真类型是转移特性的电热联合仿真时,对源极和漏极的电压值分别取固定值,设置栅极的初始电压值、终止电压值、电压值变化步长,进行仿真运算并生成转移特性曲线;
若仿真类型是输入输出特性的电热联合仿真时,对源极和栅极的电压值分别取固定值,设置漏极的初始电压值、终止电压值、电压值变化步长,且漏极的终止电压值在该多栅指氮化镓器件的饱和区内,进行仿真运算并生成输入输出特性曲线;
若仿真类型是击穿特性的电热联合仿真时,对源极和栅极的电压值分别取固定值,设置漏极的初始电压值、终止电压值、电压值变化步长,且漏极的终止电压值略大于源漏击穿电压,进行仿真运算并生成击穿特性曲线;
若仿真类型是热分布的电热联合仿真时,对源极和栅极的电压值分别取固定值,设置漏极的初始电压值、终止电压值、电压值变化步长,且漏极的终止电压值在该多栅指氮化镓器件的饱和区内,当漏极的电压到达终止电压值时生成该时刻的热分布图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011061885.8A CN112183018A (zh) | 2020-09-30 | 2020-09-30 | 一种多栅指氮化镓器件电热联合建模的仿真方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011061885.8A CN112183018A (zh) | 2020-09-30 | 2020-09-30 | 一种多栅指氮化镓器件电热联合建模的仿真方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112183018A true CN112183018A (zh) | 2021-01-05 |
Family
ID=73947364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011061885.8A Pending CN112183018A (zh) | 2020-09-30 | 2020-09-30 | 一种多栅指氮化镓器件电热联合建模的仿真方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112183018A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117034847A (zh) * | 2023-10-09 | 2023-11-10 | 深圳市锐骏半导体股份有限公司 | 功率器件终端的仿真方法、装置、设备及介质 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110057196A1 (en) * | 2009-09-04 | 2011-03-10 | National Chiao Tung University | GaN HEMT with Nitrogen-Rich Tungsten Nitride Schottky Gate and Method of Forming the Same |
WO2011072011A1 (en) * | 2009-12-08 | 2011-06-16 | Lehigh University | Surface plasmon dispersion engineering via double-metallic au/ag layers for nitride light-emitting diodes |
CN103728545A (zh) * | 2014-01-06 | 2014-04-16 | 中国科学院微电子研究所 | GaN基器件肖特基接触可靠性的评价方法 |
CN105825005A (zh) * | 2016-03-15 | 2016-08-03 | 西安电子科技大学 | GaN高电子迁移率晶体管非线性可伸缩模型的构建方法 |
US20160240647A1 (en) * | 2014-03-24 | 2016-08-18 | University Of South Carolina | Multi-Finger Large Periphery AlInN/AlN/GaN Metal-Oxide-Semiconductor Heterostructure Field Effect Transistors on Sapphire Substrate |
CN107833887A (zh) * | 2016-09-15 | 2018-03-23 | 美国亚德诺半导体公司 | 多指fet中的热管理 |
CN108416115A (zh) * | 2018-02-09 | 2018-08-17 | 复旦大学 | 氮化镓基大功率高电子迁移率晶体管沟道电势和电流计算模型 |
CN108470764A (zh) * | 2017-01-28 | 2018-08-31 | 李湛明 | 高功率GaN器件与结构 |
US20200194333A1 (en) * | 2018-12-13 | 2020-06-18 | Board Of Trustees Of The University Of Arkansas | Apparatus And Method To Reduce The Thermal Resistance Of Semiconductor Substrates |
-
2020
- 2020-09-30 CN CN202011061885.8A patent/CN112183018A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110057196A1 (en) * | 2009-09-04 | 2011-03-10 | National Chiao Tung University | GaN HEMT with Nitrogen-Rich Tungsten Nitride Schottky Gate and Method of Forming the Same |
WO2011072011A1 (en) * | 2009-12-08 | 2011-06-16 | Lehigh University | Surface plasmon dispersion engineering via double-metallic au/ag layers for nitride light-emitting diodes |
CN103728545A (zh) * | 2014-01-06 | 2014-04-16 | 中国科学院微电子研究所 | GaN基器件肖特基接触可靠性的评价方法 |
US20160240647A1 (en) * | 2014-03-24 | 2016-08-18 | University Of South Carolina | Multi-Finger Large Periphery AlInN/AlN/GaN Metal-Oxide-Semiconductor Heterostructure Field Effect Transistors on Sapphire Substrate |
CN105825005A (zh) * | 2016-03-15 | 2016-08-03 | 西安电子科技大学 | GaN高电子迁移率晶体管非线性可伸缩模型的构建方法 |
CN107833887A (zh) * | 2016-09-15 | 2018-03-23 | 美国亚德诺半导体公司 | 多指fet中的热管理 |
CN108470764A (zh) * | 2017-01-28 | 2018-08-31 | 李湛明 | 高功率GaN器件与结构 |
CN108416115A (zh) * | 2018-02-09 | 2018-08-17 | 复旦大学 | 氮化镓基大功率高电子迁移率晶体管沟道电势和电流计算模型 |
US20200194333A1 (en) * | 2018-12-13 | 2020-06-18 | Board Of Trustees Of The University Of Arkansas | Apparatus And Method To Reduce The Thermal Resistance Of Semiconductor Substrates |
Non-Patent Citations (7)
Title |
---|
CHEN-KAI YI 等: ""Enhance Algan/Gan Hemts Electrical Performance by Using Patterned Sapphire Substrate"", 《ICECC 2019: PROCEEDINGS OF THE 2019 2ND INTERNATIONAL CONFERENCE ON ELECTRONICS, COMMUNICATIONS AND CONTROL ENGINEERING》 * |
E.R.HELLER 等: ""Electro-thermal modeling of multifinger AlGaN GaN HEMT device operation including thermal substrate effects"", 《MICROELECTRONICS RELIABILITY》 * |
GAO LI 等: ""Measurement of junction temperature in AlGaN/GaN HEMTs"", 《2017 IEEE 24TH INTERNATIONAL SYMPOSIUM ON THE PHYSICAL AND FAILURE ANALYSIS OF INTEGRATED CIRCUITS (IPFA)》 * |
刘昌: ""AlGaN/GaN HEMT热存储和电热耦合可靠性研究"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
王媛: ""GaN基HEMT器件热学问题研究"", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
都帅: ""AlGaN/GaN HEMT器件特性仿真研究"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
钟红生: ""A1GaN/GaN HEMT热特性研究"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117034847A (zh) * | 2023-10-09 | 2023-11-10 | 深圳市锐骏半导体股份有限公司 | 功率器件终端的仿真方法、装置、设备及介质 |
CN117034847B (zh) * | 2023-10-09 | 2024-02-20 | 深圳市锐骏半导体股份有限公司 | 功率器件终端的仿真方法、装置、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fu et al. | Power SiC DMOSFET model accounting for nonuniform current distribution in JFET region | |
Shenai | Optimally scaled low-voltage vertical power MOSFETs for high-frequency power conversion | |
Romano et al. | Influence of design parameters on the short-circuit ruggedness of SiC power MOSFETs | |
Perez et al. | A datasheet driven unified Si/SiC compact IGBT model for N-channel and P-channel devices | |
CN102663200A (zh) | 一种砷化镓场效应管温度影响模型的建立方法 | |
CN112183018A (zh) | 一种多栅指氮化镓器件电热联合建模的仿真方法 | |
Lee et al. | Modeling and power loss evaluation of ultra wide band gap Ga 2 O 3 device for high power applications | |
Lee et al. | Mixed-mode circuit simulation to characterize Ga 2 O 3 MOSFETs in different device structures | |
Hou et al. | A compact physical AlGaN/GaN HFET model | |
Adhikari et al. | Design of SOI MOSFETs for analog/RF circuits | |
Faramehr et al. | Analysis of gan hemts switching transients using compact model | |
Mohtaram et al. | A novel SOI MESFET to spread the potential contours towards the drain | |
Yee et al. | Rapid Inverse Design of GaN-on-GaN Diode with Guard Ring Termination for BV and (V F Q)− 1 Co-Optimization | |
JPWO2011108768A1 (ja) | 埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法 | |
Chen et al. | Model for power SiC vertical JFET with unified description of linear and saturation operating regimes | |
JP6182921B2 (ja) | Mos型半導体装置 | |
Johannesson et al. | TCAD model calibration of high voltage 4h-SiC bipolar junction transistors | |
Ferranti et al. | Effective electrothermal analysis of electronic devices and systems with parameterized macromodeling | |
Marbell et al. | Effects of dummy gate on breakdown and degradation of LDMOSFETs | |
Chvála et al. | Advanced methodology for fast 3-D TCAD electrothermal simulation of power HEMTs including package | |
Luo et al. | A Review of Circuit Models for GaN Power Devices | |
Chvala et al. | Methodology and More Accurate Electrothermal Model for Fast Simulation of Power HEMTs | |
Khanna et al. | A linear model for characterizing transient behaviour in wide bandgap semiconductor-based switching circuits | |
Borghese et al. | A Scalable SPICE Electrothermal Compact Model for SiC MOSFETs: A Comparative Study between the LEVEL-3 and the BSIM | |
Chuang et al. | Constrained Bayesian Optimization Using a Lagrange Multiplier Applied to Power Transistor Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210105 |