JP2010056132A - 半導体装置 - Google Patents

Abstract

【課題】発振が抑制できるとともに、直流動作測定を正確に行うことができる半導体装置を提供すること。
【解決手段】ＧａＡｓ基板１１上に形成された複数のドレイン電極１５、及び複数のソース電極１４と、これらのドレイン電極１５とソース電極１４との間にそれぞれ形成された複数のゲート電極１３と、これらのゲート電極１３に接続された複数のゲートバスライン１８と、これらのゲートバスライン１８にそれぞれ接続された複数のゲートパッド２０と、これらのゲートパッド２０と複数のゲートバスライン１８との間に形成され、複数のソース電極１４を接続するソースパッド１６と、このソースパッド１６に対向する位置に形成され、複数のドレイン電極１５を接続する複数のドレインパッド１７と、ＧａＡｓ基板１１に埋め込み形成され、複数のゲートパッド２０をそれぞれ接続する抵抗２１と、複数のドレインパッド１７をそれぞれ接続するマイクロストリップライン２２と、を具備する。
【選択図】図１

Description

本発明は、半導体装置に関し、特にＧａＮなどの高周波動作に適した半導体材料を用いた電界効果トランジスタに関する。

複数の電界効果型トランジスタ（以下、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と称す）が配列形成されたＦＥＴチップは、それぞれ複数のゲート電極、ソース電極、ドレイン電極が形成されており、複数のソース電極及び複数のドレイン電極はそれぞれ、相対する方向に形成されたソースパッド、及びドレインパッドに電気的に接続されている。また、複数のゲート電極は、ソースパッド、ドレインパッド間に形成されたゲートバスラインに接続されている。このゲートバスラインは、ソースパッドを介してゲートバスラインに対向する位置に形成されたゲートパッドに接続されている。

従来、このようなＦＥＴチップは、ウエハ上に数千ものＦＥＴチップを形成するため、各チップの性能に製造ばらつきが生じる。従って、製造された各チップに対して直流動作測定を行い、一定の性能を有するチップのみを選別している。この測定は、マニュアルプローバ等を例えばゲートパッドとドレインパッドとに接触させ、直流電圧を印加することで行われる。

一方、上述のＦＥＴチップにＲＦ信号を入力した場合、ループ発振が生じる場合がある。ここでループ発振とは、ＦＥＴチップにおいて、様々な箇所に形成される電気的に閉じた回路（ループ）に定在波が生じる現象をいう。このループ発振が生じた場合、ループの長さに応じて増幅したい周波数以外の周波数も増幅されるため、増幅器として機能しなくなる。

そこで、ＦＥＴチップ内のゲートパッド及びドレインパッドを複数に分割するとともに、ゲートパッド間及びドレインパッド間をそれぞれ抵抗体で接続したＦＥＴチップが知られている（特許文献１）。

しかし、このようにＦＥＴチップ内のゲートパッド及びドレインパッドを複数に分割し、これらの間を抵抗で接続した場合、上述のようにマニュアルプローバ等により直流電圧を印加することでＦＥＴの直流動作特性を測定する際に、ドレインパッド間の抵抗には増幅後の大きな電流が流れ、各ドレインパッド間に大きな電位差が生じるため、マニュアルプローバの接触箇所によって電位が異なり、正確な測定が困難であるという問題がある。
特許第２７３５４０３号

本発明の課題は、発振が抑制できるとともに、直流動作測定を正確に行うことができる半導体装置を提供することにある。

本発明による半導体装置は、半導体基板上に形成された複数のドレイン電極、及び複数のソース電極と、これらのドレイン電極とソース電極との間にそれぞれ形成された複数のゲート電極と、これらのゲート電極に接続された複数のゲートバスラインと、これらのゲートバスラインにそれぞれ接続された複数のゲートパッドと、これらのゲートパッドと複数のゲートバスラインとの間に形成され、複数のソース電極を接続するソースパッドと、このソースパッドに対向する位置に形成され、複数のドレイン電極を接続する複数のドレインパッドと、半導体基板に埋め込み形成され、複数のゲートパッドをそれぞれ接続する抵抗と、複数のドレインパッドをそれぞれ接続する金属細線と、を具備することを特徴とするものである。

本発明によれば、発振が抑制できるとともに、直流動作測定を正確に行うことができる半導体装置を提供することができる。

以下に、本発明の実施形態について、図面を参照して説明する。

図１は、本実施形態のＦＥＴチップを示す上面図である。

図１に示すように、本実施形態のＦＥＴチップ１０は、ＧａＡｓ基板１１に、複数のＦＥＴ１２が形成されている。それぞれのＦＥＴ１２は、ゲート電極１３、ソース電極１４、ドレイン電極１５を有し、ゲート電極１３は、ソース電極１４とドレイン電極１５とで挟み込むように形成されている。ＧａＡｓ基板１１上に形成された複数のＦＥＴ１２が有する複数のソース電極１４及び複数のドレイン電極１５はそれぞれ、相対する方向に形成されたソースパッド１６、及びドレインパッド１７に電気的に接続されている。一方、複数のゲート電極１３は、ソースパッド１６とドレインバッド１７との間に形成されたゲートバスライン１８に接続されている。そして、これらのゲートバスライン１８は、複数の引き出し線１９によって、ドレインパッド１７の外側に形成されたゲートパッド２０に接続されている。ソースパッド１６と複数の引き出し線１９とが交差する箇所は、それぞれの引き出し線１９上にエアブリッジ配線によりソースパッド１６が形成されており、引き出し線１９とソースパッド１６とは、電気的に絶縁されている。ゲートバスライン１８とソース電極１４とが交差する箇所も同様である。なお、引き出し線１９とソースパッド１６及び、ゲートバスライン１８とソース電極１４とは、それぞれ絶縁膜を介した構造であってもよい。

このようなＦＥＴチップ１０において、ドレインパッド１７及びゲートパッド２０は複数に分割されている。このとき、ドレインパッド１７及びゲートパッド２０の分割数は、入力されるＲＦ信号の周波数に応じて適宜決定している。具体的には、上述のＦＥＴチップ１０は、実際に所望の周波数を有するＲＦ信号を入力し、発振が起こらなくなるまで細かく分割することで形成されている。

上述のように分割されたゲートパッド２０間は、それぞれ抵抗２１で接続されている。この抵抗２１は、例えばＧａＡｓ基板１１中のゲートパッド２０が分割された位置にシリコンを注入し、ｎ型の導電領域を形成することによって形成された抵抗層である。なお、この抵抗２１は、ＧａＡｓ基板１１上に、抵抗２１が形成される箇所に開口を有するレジストマスクを形成し、このマスクを介してシリコンを注入した後、レジストマスクを除去することで形成することができる。

また、分割されたドレインパッド１７間は、それぞれ例えば金で形成されたマイクロストリップライン２２で接続されている。このマイクロストリップライン２２は、リアクタンスは大きく、直流電流に対する抵抗は小さいことが好ましい。マイクロストリップライン２２のリアクタンスは電気長Ｌに依存して大きくなることを考慮すれば、マイクロストリップライン２２は長いことが好ましい。具体的には、次の通りである。

図２は、上述のＦＥＴチップ１０のドレインパッド１７間を接続するマイクロストリップライン２２と、各ドレインパッド１７に接続され、これと外部とを接続する金ワイヤ（図１においては図示せず）で構成される回路を示す等価回路である。

図２の等価回路に示すように、マイクロストリップライン２２の電気長Ｌは、ドレインパッド１７とＦＥＴチップ１０の外部とを接続する金ワイヤ２３の電気長Ｌ´と比較して、次式（１）を満たす長さで形成されていることが好ましい。

Ｌ/２≧３Ｌ´ （１）
なお、この条件は、ドレインパッド１７間を接続するマイクロストリップライン２２の方向（図の点線）にはほとんど交流電流が流れずに、ドレインパッド１７に接続された金ワイヤ２３の方向（図の実線）に交流電流がほぼ全て流れるため条件であり、経験によって得られたものである。

以上のように、本実施形態におけるＦＥＴチップ１０によれば、分割されたドレインパッド１７間は、交流電流に対するリアクタンスが大きく、直流電流に対する抵抗は無視できるほど小さいマイクロストリップライン２２で接続されている。従って、交流信号に対しては発振の抑制が可能となり、直流動作測定の際には、ドレインパッド１７間にほとんど電位差は生じないため、一本のプローブをいずれかのドレインパッド１７に接触させることで、正確な直流動作測定が可能となる。

なお、本発明の実施形態は、上述に限定されるものではない。

例えば、ドレインパッド１７間を接続するマイクロストリップライン２２は、金ワイヤであってもよく、また、一般に金属細線であってもよく、交流電流に対するリアクタンスが大きく、直流電流に対する抵抗が小さいものであればよい。しかし、これらドレインパッド１７間を接続する金ワイヤ、若しくは金属細線は、これらが有するリアクタンスＬが上述の式を満たし、かつ直流電流に対する抵抗は小さいことが好ましい。

また、上述のＦＥＴチップ１１は、例えばＧａＮ基板などの半導体基板に形成されたＦＥＴチップに対しても有効である。

本実施形態におけるＦＥＴチップを示す上面図である。 図１のドレインパッド周辺の回路の等価回路を示す回路図である。

符号の説明

１０・・・ＦＥＴチップ、１１・・・ＧａＡｓ基板、１２・・・ＦＥＴ、１３・・・ゲート電極、１４・・・ソース電極、１５・・・ドレイン電極、１６・・・ソースパッド、１７・・・ドレインパッド、１８・・・ゲートバスライン、１９・・・引き出し線、２０・・・ゲートパッド、２１・・・抵抗、２２・・・マイクロストリップライン、２３・・・外部とドレインパッドとの接続用金ワイヤ。

Claims (4)

1. 半導体基板上に形成された複数のドレイン電極、及び複数のソース電極と、
   これらのドレイン電極とソース電極との間にそれぞれ形成された複数のゲート電極と、
   これらのゲート電極に接続された複数のゲートバスラインと、
   これらのゲートバスラインにそれぞれ接続された複数のゲートパッドと、
   これらのゲートパッドと前記複数のゲートバスラインとの間に形成され、前記複数のソース電極を接続するソースパッドと、
   このソースパッドに対向する位置に形成され、前記複数のドレイン電極を接続する複数のドレインパッドと、
   前記半導体基板に埋め込み形成され、前記複数のゲートパッドをそれぞれ接続する抵抗と、
   前記複数のドレインパッドをそれぞれ接続する金属細線と、
   を具備することを特徴とする半導体装置。
2. 前記金属細線は、マイクロストリップライン若しくはワイヤであることを特徴とする請求項１に記載の半導体装置。
3. 全記金属細線は、金で形成されたものであることを特徴とする請求項２に記載の半導体装置。
4. 前記半導体基板は、ＧａＡｓ基板であることを特徴とする請求項３に記載の半導体装置。

Images