JPH11330802A - 移相器 - Google Patents

移相器

Info

Publication number
JPH11330802A
JPH11330802A JP13074098A JP13074098A JPH11330802A JP H11330802 A JPH11330802 A JP H11330802A JP 13074098 A JP13074098 A JP 13074098A JP 13074098 A JP13074098 A JP 13074098A JP H11330802 A JPH11330802 A JP H11330802A
Authority
JP
Japan
Prior art keywords
input
phase
output terminal
phase shift
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13074098A
Other languages
English (en)
Inventor
Morishige Hieda
護重 檜枝
Eiji Taniguchi
英司 谷口
Yoshitada Iyama
義忠 伊山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13074098A priority Critical patent/JPH11330802A/ja
Publication of JPH11330802A publication Critical patent/JPH11330802A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 小形で移相量誤差が小さい移相器を得る。 【解決手段】 第１の入出力端子２ａに入力された高周
波信号を第２の入出力端子２ｂに導く高周波信号通過経
路手段として、第１の入出力端子の導体部に接続された
ＦＥＴ４ａ、このＦＥＴ４ａに接続された第１の移相回
路５ａ、この第１の移相回路５ａと第２の入出力端子２
ｂの導体部との間に設けられたＦＥＴ４ｂを順次介して
第２の入出力端子の導体部に導く第１の高周波信号通過
経路手段と、第１の入出力端子の導体部に接続されたＦ
ＥＴ４ｃ、このＦＥＴ４ｃに接続された第２の移相回路
５ｂ、この第２の移相回路５ｂと第２の入出力端子の導
体部との間に設けられたＦＥＴ４ｄを順次介して第２の
入出力端子の導体部に導く第２の高周波信号通過経路手
段とを有すると共に、第１と第２の移相回路５ａ，５ｂ
内に高周波信号の通過位相を変化させる移相器６ａ，６
ｂをそれぞれ設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯、
ミリ波帯で動作する移相器に関するものである。
【０００２】
【従来の技術】図４は電子情報通信学会１９９６年総合
大会講演論文集Ｃ−１、Ｐ．５５に示されたものと同様
な従来の移相器を示す回路図であり、また、図５はその
構造図である。これらの図において、１は誘電体基板、
２ａ、２ｂは入出力端子、４ａ〜４ｈはＦＥＴ、５ａ〜
５ｄは移相回路、６ａ、６ｂは移相器である。
【０００３】次に、動作について説明する。入出力端子
２ａに入力した高周波信号は、ＦＥＴ４ａ、４ｂに入力
される。ＦＥＴ４ａ、４ｃがＯＮ、ＦＥＴ４ｂ、４ｄが
ＯＦＦの場合に、高周波信号は、ＦＥＴ４ａを通過し、
移相回路５ａに入力される。移相回路５ａにて位相が変
化した高周波信号は、ＦＥＴ４ｃを通過し、ＦＥＴ４
ｅ、４ｆに入力される。ＦＥＴ４ｅ、４ｇがＯＮ、ＦＥ
Ｔ４ｆ、４ｈがＯＦＦの場合に、高周波信号は、ＦＥＴ
４ｅを通過し、移相回路５ｃに入力される。移相回路５
ｃにて位相が変化した高周波信号は、ＦＥＴ４ｇを通過
し、入出力端子２ｂから出力される。
【０００４】他方、ＦＥＴ４ａ、４ｃがＯＦＦ、ＦＥＴ
４ｂ、４ｄがＯＮ、ＦＥＴ４ｅ、４ｇがＯＮ、ＦＥＴ４
ｆ、４ｈがＯＦＦの場合に、高周波信号は、移相回路５
ａではなく、移相回路５ｂを通過する。ここで、移相回
路５ａと移相回路５ｂの通過位相を異なる値にすること
により、入出力端子２ａから入力し、入出力端子２ｂか
ら出力される高周波信号の通過位相を切り替えることが
できる。
【０００５】ＦＥＴ４ｅ、４ｇがＯＦＦ、ＦＥＴ４ｆ、
４ｈがＯＮの場合も同様に通過位相を変えることができ
る。
【０００６】
【発明が解決しようとする課題】従来の移相器は以上の
ように構成されており、ＦＥＴ４ａ、４ｂ、４ｃ、４ｄ
の整合が十分に取れていない場合に、これら半導体素子
間で共振が起こり、帯域が狭くなるという問題があっ
た。
【０００７】また、小形化の為に、移相回路５ａと移相
回路５ｂ、または移相回路５ｃと移相回路５ｄを近付け
ると、互いに結合し、移相量誤差が増加するという問題
があった。
【０００８】この発明は上述した従来例に係る問題点を
解消するためになされたもので、半導体素子間の共振を
弱くすることができ、小さい移相量誤差で広帯域に動作
させることができる移相器を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る移相器
は、第１の入出力端子に入力された高周波信号を第２の
入出力端子に導く高周波信号通過経路手段として、上記
第１の入出力端子の導体部に接続された第１の半導体素
子と、この第１の半導体素子に接続された第１の移相回
路と、この第１の移相回路と上記第２の入出力端子の導
体部との間に設けられた第２の半導体素子とを順次介し
て上記第２の入出力端子の導体部に導く第１の高周波信
号通過経路手段と、上記第１の入出力端子の導体部に接
続された第３の半導体素子と、この第３の半導体素子に
接続された第２の移相回路と、この第２の移相回路と上
記第２の入出力端子の導体部との間に設けられた第４の
半導体素子とを順次介して上記第２の入出力端子の導体
部に導く第２の高周波信号通過経路手段とを有すると共
に、上記第１と第２の移相回路内に高周波信号の通過位
相を変化させる移相手段をそれぞれ設けたことを特徴と
するものである。
【００１０】また、第１の入出力端子に入力された高周
波信号を第２の入出力端子に導く高周波信号通過経路手
段として、上記第１の入出力端子の導体部に接続された
第１の半導体素子と、この第１の半導体素子に接続され
た第１の移相回路と、この第１の移相回路と上記第２の
入出力端子の導体部との間に設けられた第２の半導体素
子とを順次介して上記第２の入出力端子の導体部に導く
第１の高周波信号通過経路手段と、上記第１の入出力端
子の導体部に接続された第３の半導体素子と、この第３
の半導体素子に接続された第２の移相回路と、この第２
の移相回路と上記第２の入出力端子の導体部との間に設
けられた第４の半導体素子とを順次介して上記第２の入
出力端子の導体部に導く第２の高周波信号通過経路手段
とを有すると共に、上記第２の入出力端子の導体部に高
周波信号の通過位相を変化させる移相手段を設けたこと
を特徴とするものである。
【００１１】また、第１の入出力端子に入力された高周
波信号を第２の入出力端子に導く高周波信号通過経路手
段として、上記第１の入出力端子の導体部に接続された
第１の半導体素子と、この第１の半導体素子に接続され
た第１の移相回路と、この第１の移相回路と上記第２の
入出力端子の導体部との間に設けられた第２の半導体素
子とを順次介して上記第２の入出力端子の導体部に導く
第１の高周波信号通過経路手段と、上記第１の入出力端
子の導体部に接続された第３の半導体素子と、この第３
の半導体素子に接続された第２の移相回路と、この第２
の移相回路と上記第２の入出力端子の導体部との間に設
けられた第４の半導体素子とを順次介して上記第２の入
出力端子の導体部に導く第２の高周波信号通過経路手段
とを有すると共に、上記第１と第２の移相回路内に高周
波信号の通過位相を変化させる移相手段をそれぞれ設
け、かつ上記第２の入出力端子の導体部に高周波信号の
通過位相を変化させる移相手段を設けたことを特徴とす
るものである。
【００１２】また、上記第２の入出力端子の導体部に設
けられる移相手段は、上記第１と第２の高周波信号通過
経路手段に囲まれた領域に配置されることを特徴とする
ものである。
【００１３】また、上記第１と第２の移相回路は、マイ
クロストリップ線路またはインダクタやキャパシタの回
路素子を用いて構成されることを特徴とするものであ
る。
【００１４】また、上記第１と第２の移相回路内に設け
られる移相手段は、半導体素子とストリップ導体とを並
列接続して構成されることを特徴とするものである。
【００１５】また、上記第１と第２の高周波信号通過経
路手段及び上記移相手段は、半導体基板上に構成された
モノシリック構造でなることを特徴とするものである。
【００１６】さらに、上記第２の入出力端子の導体部に
設けられる移相手段は、ストリップ導体と、半導体素子
と、上記ストリップ導体を上記半導体素子を介して上記
半導体基板に接続するスルーホールとを有し、上記半導
体素子をＯＮ／ＯＦＦすることにより上記ストリップ導
体をショートスタブ／オープンスタブとすることを特徴
とするものである。
【００１７】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１に係る移相器を示した構成図である。図に
おいて、１は誘電体基板、２ａ、２ｂは入出力端子、３
ａ、３ｂは整合スタブ、４ａ〜４ｆはストリップ導体が
並列接続された半導体素子としてのＦＥＴ、５ａ１，５
ａ２を総称する５ａは第１の移相回路で、この第１の移
相回路５ａ内、つまり移相回路５ａ１と５ａ２の間に高
周波信号の通過位相を変化させる移相器６ａが設けられ
ている。同様に、５ｂ１，５ｂ２を総称する５ｂは第２
の移相回路で、この第２の移相回路５ｂ内、つまり移相
回路５ｂ１と５ｂ２の間に高周波信号の通過位相を変化
させる移相器６ｂが設けられており、上記移相器６ａは
ストリップ導体７ａが並列接続されたＦＥＴ４ｅでな
り、上記移相器６ｂはストリップ導体７ｂが並列接続さ
れたＦＥＴ４ｆでなる。
【００１８】次に動作を説明する。誘電体基板上１の入
出力端子２ａに入力した高周波信号は、整合スタブ３ａ
によりインピーダンス変換され、ＦＥＴ４ａ、４ｃに入
力される。ＦＥＴ４ａ、４ｂがＯＮ、ＦＥＴ４ｃ、４ｄ
がＯＦＦの場合に、高周波信号は、ＦＥＴ４ａを通過
し、ＦＥＴ４ｃは通過しない。ＦＥＴ４ａを通過した高
周波信号は、移相回路５ａ１に入力される。移相回路５
ａ１を通過して位相が変化した高周波信号は、移相器６
ａに入力される。
【００１９】移相器６ａは、ＦＥＴ４ｅとストリップ導
体７ａから構成されており、ＦＥＴ４ｅをＯＮ／ＯＦＦ
することにより通過位相を変化するようにストリップ導
体７ａを設定してあり、移相器として動作する。移相器
６ａで位相が変化された高周波信号は、位相回路５ａ２
に入力される。位相回路５ａ２を通過して位相が変化し
た高周波信号は、ＯＮ状態であるＦＥＴ４ｂを通過する
が、ＯＦＦ状態であるＦＥＴ４ｄを通過しないために、
入出力端子２ｂから出力される。
【００２０】一方、ＦＥＴ４ａ、４ｂがＯＦＦ、ＦＥＴ
４ｃ、４ｄがＯＮの場合に、誘電体基板上１の入出力端
子２ａに入力した高周波信号は、整合スタブ３ａにより
インピーダンス変換され、ＦＥＴ４ａ、４ｃに入力され
る。高周波信号は、ＦＥＴ４ｃを通過し、ＦＥＴ４ａは
通過しない。ＦＥＴ４ｃを通過した高周波信号は、移相
回路５ｂ１に入力される。移相回路５ｂ１を通過して位
相が変化した高周波信号は、移相器６ｂに入力される。
【００２１】移相器６ｂは、ＦＥＴ４ｆとストリップ導
体７ｂから構成されており、ＦＥＴ４ｆをＯＮ／ＯＦＦ
することにより通過位相を変化するようにストリップ導
体７ｂを設定してあり、移相器として動作する。移相器
６ｂで位相を変化された高周波信号は、位相回路５ｂ２
に入力される。位相回路５ｂ２を通過して位相が変化し
た高周波信号は、ＯＮ状態であるＦＥＴ４ｄを通過する
が、ＯＦＦ状態であるＦＥＴ４ｂを通過しないために、
入出力端子２ｂから出力される。
【００２２】すなわち、図１に示す回路では、第１の入
出力端子２ａに入力された高周波信号を第２の入出力端
子２ｂに導く高周波信号通過経路手段として、第１の入
出力端子２ａの導体部に接続されたＦＥＴ４ａと、この
ＦＥＴ４ａに接続された移相回路５ａと、この移相回路
５ａと第２の入出力端子２ｂの導体部との間に設けられ
たＦＥＴ４ｂとを順次介して第２の入出力端子２ｂの導
体部に導く第１の高周波信号通過経路手段と、第１の入
出力端子２ａの導体部に接続されたＦＥＴ４ｃと、この
ＦＥＴ４ｃに接続された移相回路５ｂと、この移相回路
５ｂと第２の入出力端子２ｂの導体部との間に設けられ
たＦＥＴ４ｄとを順次介して第２の入出力端子２ｂの導
体部に導く第２の高周波信号通過経路手段とを有すると
共に、移相回路５ａと５ｂ内に高周波信号の通過位相を
変化させる移相器６ａと６ｂをそれぞれ設けている。
【００２３】ここで、ＦＥＴ４ａとＦＥＴ４ｂのＯＮ／
ＯＦＦを同じ状態になるように連動させ、ＦＥＴ４ｃと
ＦＥＴ４ｄのＯＮ／ＯＦＦを同じ状態になるように連動
させ、ＦＥＴ４ａとＦＥＴ４ｃのＯＮ／ＯＦＦが反対に
なるように連動させ、移相回路５ａ１の移相量と移相回
路５ｂ１の移相量の和と、移相回路５ａ２の移相量と移
相回路５ｂ２の移相量の和を異なる値になるように設定
することにより、移相器として動作する。また、ＦＥＴ
４ｅ及びＦＥＴ４ｆのＯＮ／ＯＦＦにより通過位相の変
化させることができる移相器として動作する。そのため
に、この回路は２ビットの移相器として動作する。
【００２４】したがって、上記実施の形態１によれば、
上述した第１の高周波信号通過経路手段と第２の高周波
信号通過経路手段を有する移相器の移相回路５ａ，５ｂ
内に、それぞれ移相器６ａ，６ｂを配置するために、こ
れら移相器を合わせた全体の損失を増加させずに、移相
回路内の移相器による損失が増加するために、ＦＥＴ４
ａまたは４ｂ，４ｃまたは４ｄで反射が起こると、これ
ら半導体素子間の共振が弱くなり、広帯域に動作せるこ
とができる。
【００２５】また、この回路において、ＦＥＴ４ａと移
相回路５ａ１の間の整合及びＦＥＴ４と移相回路５ａ２
の間の整合が悪く、反射が起る場合、移相器６ａを通過
する際に信号が減衰するために、反射波の影響による移
相量誤差を、移相器６ａが無い場合に比べて小さくする
ことができる。
【００２６】同様に、ＦＥＴ４ｃと移相回路５ｂ１の間
の整合及びＦＥＴ４ｄと移相回路５ｂ２の間の整合が悪
い場合も、反射波の影響による移相量誤差を、移相器６
ｂが無い場合に比べて小さくすることができる。
【００２７】また、図１に示す構成では、移相器６ａ及
び６ｂをそれぞれ移相回路５ａ１と５ａ２の間及び移相
回路５ｂ１と５ｂ２の間に設けているが、これらを整合
スタブ３ｂと入出力端子２ｂの間に設けて３つの移相器
を直列接続した構成の場合に比べて、高周波信号が通過
する回路の種類、数は変化しないので、通過損失が増加
することが無い。
【００２８】本実施の形態１では、移相回路５ａ，５ｂ
として、ストリップ導体により構成されたマイクロスト
リップ線路を用いた例について記したが、これをインダ
クタやキャパシタの回路素子を用いて構成しても同等の
効果が得られる。
【００２９】また、本実施の形態１では、移相器４ｅ，
４ｆとして、ＦＥＴとストリップ導体を並列に接続した
構成を用いた例について記したが、他の構成の移相器を
用いても同等の効果が得られる。
【００３０】また、誘電体基板１として半導体基板を用
いて、上述した高周波信号通過経路手段を構成するＦＥ
Ｔと移相回路及び移相回路中に設けた移相器を同一基板
上に構成したモノリシック構造にしても同等の効果が得
られ、図１に示す移相器を容易に形成することができ
る。
【００３１】また、本実施の形態１では、移相器６ａ、
６ｂとして１ビット移相器を用いた場合について示した
が、移相器６ａ、６ｂを多ビット移相器としても同等の
効果が得られる。
【００３２】実施の形態２．次に、図２は実施の形態２
に係る移相器を示した構成図である。図２において、図
１に示す実施の形態１と同一部分は同一符号を付してそ
の説明は省略する。新たな符号として、６ｃは第２の入
出力端子２ｂの導体部に設けられて高周波信号の通過位
相を変化させる移相器であり、この移相器６ｃは、上述
した如くＦＥＴ４ａ、移相回路５ａ及びＦＥＴ４ｂでな
る第１の高周波信号通過経路手段と、ＦＥＴ４ｃ、移相
回路５ｂ及びＦＥＴ４ｄでなる第２の高周波信号通過経
路手段とにより囲まれた領域に配置されており、ストリ
ップ導体７ｃ，７ｄ，ＦＥＴ４ｇ及びストリップ導体７
ｄをＦＥＴ４ｇを介して誘電体基板１に接続するスルー
ホール８を有し、ＦＥＴ４ｇをＯＮ／ＯＦＦすることに
よりストリップ導体７ｄをショートスタブ／オープンス
タブとして、ストリップ導体７ｃを通過する高周波信号
の通過位相を変化させるようになされている。
【００３３】次に動作を説明する。誘電体基板上１の入
出力端子２ａに入力した高周波信号は、整合スタブ３ａ
によりインピーダンス変換され、ＦＥＴ４ａ、４ｃに入
力される。ＦＥＴ４ａ、４ｂがＯＮ、ＦＥＴ４ｃ、４ｄ
がＯＦＦの場合、高周波信号は、ＦＥＴ４ａを通過し、
ＦＥＴ４ｃは通過しない。ＦＥＴ４ａを通過した高周波
信号は、移相回路５ａに入力される。移相回路５ａを通
過して位相が変化した高周波信号は、ＯＮ状態であるＦ
ＥＴ４ｂを通過するが、ＯＦＦ状態であるＦＥＴ４ｄを
通過しないために、ストリップ導体７ｃに入力される。
【００３４】ストリップ導体７ｃにはストリップ導体７
ｄ、ＦＥＴ４ｇ、スルーホール８から構成される移相器
６ｃが接続されており、ＦＥＴ４ｇをＯＮ／ＯＦＦする
ことによりストリップ導体７ｄがショートスタブ／オー
プンスタブとなり、ストリップ導体７ｃを通過する高周
波信号の通過位相を変化させる移相器として動作する。
ストリップ導体７ｃに入力された高周波信号は、移相器
６により通過位相を変化され、入出力端子２ｂから出力
される。
【００３５】一方、ＦＥＴ４ａ、４ｂがＯＦＦ、ＦＥＴ
４ｃ、４ｄがＯＮの場合、誘電体基板上１の入出力端子
２ａに入力した高周波信号は、整合スタブ３ａによりイ
ンピーダンス変換され、ＦＥＴ４ａ、４ｃに入力され
る。高周波信号は、ＦＥＴ４ｃを通過し、ＦＥＴ４ａは
通過しない。ＦＥＴ４ｃを通過した高周波信号は、移相
回路５ｂに入力される。移相回路５ｂを通過して位相が
変化した高周波信号は、ＯＮ状態であるＦＥＴ４ｄを通
過するが、ＯＦＦ状態であるＦＥＴ４ｂを通過しないた
めに、ストリップ導体７ｃに入力される。
【００３６】ストリップ導体７ｃには、ストリップ導体
７ｄ、ＦＥＴ４ｇ、スルーホール８から構成される移相
器６ｃが接続されており、ＦＥＴ４ｇをＯＮ／ＯＦＦす
ることによりストリップ導体７ｄがショートスタブ／オ
ープンスタブとなり、ストリップ導体７ｃを通過する高
周波信号の通過位相を変化させる移相器として動作す
る。ストリップ導体７ｃに入力された高周波信号は、移
相器６ｃにより通過位相を変化され、入出力端子２ｂか
ら出力される。
【００３７】ここで、ＦＥＴ４ａとＦＥＴ４ｅのＯＮ／
ＯＦＦを同じ状態になるように連動させ、ＦＥＴ４bと
ＦＥＴ４ｆのＯＮ／ＯＦＦを同じ状態になるように連動
させ、ＦＥＴ４ａとＦＥＴ４ｂのＯＮ／ＯＦＦが反対に
なるように連動させ、移相回路５ａの移相量と移相回路
５ｂの移相量を異なる値になるように設定することによ
り、移相器として動作する。また、ＦＥＴ４ｅをＯＮ／
ＯＦＦすることによりストリップ導体７ｂがショートス
タブ／オープンスタブとなり、ストリップ導体７ａを通
過する高周波信号の通過位相を変化させる移相器として
動作する。そのために、この回路は２ビットの移相器と
して動作する。
【００３８】この回路において、回路を小型化するため
に、移相回路５ａ及び移相回路５ｂを構成するストリッ
プ導体を折り曲げたりすると、移相回路５ａ及び移相回
路５ｂが近づき、結合が起るために移相量誤差が増大す
るが、本実施の形態２の場合は、移相回路５ａと移相回
路５ｂの間に、移相器６ｃ及びストリップ導体７ｃを配
置することにより、２つの移相器が占める面積をほとん
ど増加させることがなく、移相回路５ａ及び移相回路５
ｂの結合を弱くし、移相量誤差を小さくできる。
【００３９】また、ＦＥＴ４ａ、４ｂ、４ｃ、４ｄ、移
相回路５ａ、５ｂに囲まれた領域に移相器６を配置する
ことにより、小型化することができる。
【００４０】本実施の形態２では、移相器６ｃとして１
ビット移相器を用いた場合について示したが、移相器６
ｃを多ビット移相器としても同等の効果が得られる。
【００４１】実施の形態３．次に、図３は実施の形態３
に係る移相器を示した構成図である。図３に示す実施の
形態３に係る移相器は、図１及び図２に示す実施の形態
１及び２を合成して３ビット移相器として動作するよう
にしたもので、図１及び図２に示す実施の形態１及び２
と同一部分は同一符号を付してその説明は省略する。
【００４２】この回路において、ＦＥＴ４ａと移相回路
５ａ１の間の整合及びＦＥＴ４ｂと移相回路５ａ２の間
の整合が悪く、反射が起る場合、移相器６ａを通過する
際に信号が減衰するために、反射波の影響による移相量
誤差を、移相器６ａが無い場合に比べて小さくすること
ができる。
【００４３】同様に、ＦＥＴ４ｃと移相回路５ｂ１の間
の整合及びＦＥＴ４ｄと移相回路５ｂ２の間の整合が悪
い場合も、反射波の影響による移相量誤差を、移相器６
ｂが無い場合に比べて小さくすることができる。
【００４４】また、この回路において、回路を小型化す
るために、移相回路５ａ（５ａ１と５ａ２）及び移相回
路５ｂ（５ｂ１と５ｂ２）を構成するストリップ導体を
折り曲げたりすると、移相回路５ａ及び移相回路５ｂが
近づき、結合が起るために移相量誤差が増大するが、本
実施の形態３の場合は、移相回路５ａと移相回路５ｂの
間に移相器６ｃ及びストリップ導体７ｄを配置すること
により、移相回路５ａ及び移相回路５ｂの結合を弱し、
移相量誤差を小さくできる。
【００４５】また、ＦＥＴ４ａ、４ｂ、４ｃ、４ｄ、移
相回路５ａ、５ｂに囲まれた領域に移相器６ｃを配置す
ることにより、小型化することができる。
【００４６】以上のように、移相量誤差が小さく、小形
な３ビット以上の多ビット移相器を得ることができる。
【００４７】本実施の形態３では、移相器６ａ、６ｂ、
６ｃとして１ビット移相器を用いた場合について示した
が、移相器６ａ、６ｂ、６ｃを多ビット移相器としても
同等の効果が得られる。
【００４８】
【発明の効果】以上のように、この発明によれば、第１
の高周波信号通過経路手段と第２の高周波信号通過経路
手段を有する移相器の各移相回路内に、それぞれ移相器
を配置するために、これら３つの移相器を合わせた全体
の損失を増加させずに、各移相回路内の移相器による損
失が増加するために、半導体素子間の共振が弱くなり、
広帯域に動作せることができる。
【００４９】また、２つの移相回路の間に移相器を配置
するために、２つの移相器が占める面積をほとんど増加
させることが無く、２つの移相回路の結合が弱くなり、
移相量誤差を小さくできる。
【００５０】また、移相器の各移相回路内に、それぞれ
移相器を配置するために、３つの移相器を合わせた全体
の損失を増加させずに、各移相回路内の移相器による損
失が増加するために、半導体素子間の共振が弱くなり、
広帯域に動作せることができると共に、２つの移相回路
の間に移相器を配置するために、２つの移相器が占める
面積をほとんど増加させることが無く、２つの移相回路
の結合が弱くなり、移相量誤差を小さくでき、小形な多
ビット移相器を得ることができる。
【００５１】また、第２の入出力端子の導体部に設けら
れる移相手段を、第１と第２の高周波信号通過経路手段
に囲まれた領域に配置することにより、移相器の小型化
を図ることができる。
【００５２】また、第１と第２の移相回路を、マイクロ
ストリップ線路またはインダクタやキャパシタの回路素
子を用いて容易に構成することができる。
【００５３】また、第１と第２の移相回路内に設けられ
る移相手段を、半導体素子とストリップ導体とを並列接
続して構成することにより容易に移相手段を構成でき
る。
【００５４】また、上記第１と第２の高周波信号通過経
路手段及び上記移相手段を、半導体基板上に構成された
モノシリック構造とすることで、その製作を容易にす
る。
【００５５】さらに、第２の入出力端子の導体部に設け
られる移相手段を、ストリップ導体と、半導体素子と、
上記ストリップ導体を上記半導体素子を介して上記半導
体基板に接続するスルーホールとを有し、上記半導体素
子をＯＮ／ＯＦＦすることにより上記ストリップ導体を
ショートスタブ／オープンスタブとすることにより、高
周波信号の通過位相を容易に変化させることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る移相器を示す
構成図である。
【図２】 この発明の実施の形態２に係る移相器を示す
構成図である。
【図３】 この発明の実施の形態３に係る移相器を示す
構成図である。
【図４】 従来の移相器を示す回路図である。
【図５】 従来の移相器を示す構成図である。
【符号の説明】
１ 誘電体基板、２ａ、２ｂ 入出力端子、３ａ、３ｂ
整合スタブ、４ａ〜４ｆ ＦＥＴ、５ａ，５ａ１，５
ａ２，５ｂ，５ｂ１，５ｂ２ 移相回路、６ａ，６ｂ，
６ｃ 移相器、７ａ〜７ｄ ストリップ導体、８ スル
ーホール。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１の入出力端子に入力された高周波信
    号を第２の入出力端子に導く高周波信号通過経路手段と
    して、 上記第１の入出力端子の導体部に接続された第１の半導
    体素子と、この第１の半導体素子に接続された第１の移
    相回路と、この第１の移相回路と上記第２の入出力端子
    の導体部との間に設けられた第２の半導体素子とを順次
    介して上記第２の入出力端子の導体部に導く第１の高周
    波信号通過経路手段と、 上記第１の入出力端子の導体部に接続された第３の半導
    体素子と、この第３の半導体素子に接続された第２の移
    相回路と、この第２の移相回路と上記第２の入出力端子
    の導体部との間に設けられた第４の半導体素子とを順次
    介して上記第２の入出力端子の導体部に導く第２の高周
    波信号通過経路手段とを有すると共に、 上記第１と第２の移相回路内に高周波信号の通過位相を
    変化させる移相手段をそれぞれ設けたことを特徴とする
    移相器。
  2. 【請求項２】 第１の入出力端子に入力された高周波信
    号を第２の入出力端子に導く高周波信号通過経路手段と
    して、 上記第１の入出力端子の導体部に接続された第１の半導
    体素子と、この第１の半導体素子に接続された第１の移
    相回路と、この第１の移相回路と上記第２の入出力端子
    の導体部との間に設けられた第２の半導体素子とを順次
    介して上記第２の入出力端子の導体部に導く第１の高周
    波信号通過経路手段と、 上記第１の入出力端子の導体部に接続された第３の半導
    体素子と、この第３の半導体素子に接続された第２の移
    相回路と、この第２の移相回路と上記第２の入出力端子
    の導体部との間に設けられた第４の半導体素子とを順次
    介して上記第２の入出力端子の導体部に導く第２の高周
    波信号通過経路手段とを有すると共に、 上記第２の入出力端子の導体部に高周波信号の通過位相
    を変化させる移相手段を設けたことを特徴とする移相
    器。
  3. 【請求項３】 第１の入出力端子に入力された高周波信
    号を第２の入出力端子に導く高周波信号通過経路手段と
    して、 上記第１の入出力端子の導体部に接続された第１の半導
    体素子と、この第１の半導体素子に接続された第１の移
    相回路と、この第１の移相回路と上記第２の入出力端子
    の導体部との間に設けられた第２の半導体素子とを順次
    介して上記第２の入出力端子の導体部に導く第１の高周
    波信号通過経路手段と、 上記第１の入出力端子の導体部に接続された第３の半導
    体素子と、この第３の半導体素子に接続された第２の移
    相回路と、この第２の移相回路と上記第２の入出力端子
    の導体部との間に設けられた第４の半導体素子とを順次
    介して上記第２の入出力端子の導体部に導く第２の高周
    波信号通過経路手段とを有すると共に、 上記第１と第２の移相回路内に高周波信号の通過位相を
    変化させる移相手段をそれぞれ設け、かつ上記第２の入
    出力端子の導体部に高周波信号の通過位相を変化させる
    移相手段を設けたことを特徴とする移相器。
  4. 【請求項４】 請求項２または３記載の移相器におい
    て、上記第２の入出力端子の導体部に設けられる移相手
    段は、上記第１と第２の高周波信号通過経路手段に囲ま
    れた領域に配置されることを特徴とする移相器。
  5. 【請求項５】 請求項１ないし４のいずれかに記載の移
    相器において、上記第１と第２の移相回路は、マイクロ
    ストリップ線路またはインダクタやキャパシタの回路素
    子を用いて構成されることを特徴とする移相器。
  6. 【請求項６】 請求項１ないし５のいずれかに記載の移
    相器において、上記第１と第２の移相回路内に設けられ
    る移相手段は、半導体素子とストリップ導体とを並列接
    続して構成されることを特徴とする移相器。
  7. 【請求項７】 請求項１ないし６のいずれかに記載の移
    相器において、上記第１と第２の高周波信号通過経路手
    段及び上記移相手段は、半導体基板上に構成されたモノ
    シリック構造でなることを特徴とする移相器。
  8. 【請求項８】 請求項７記載の移相器において、上記第
    ２の入出力端子の導体部に設けられる移相手段は、スト
    リップ導体と、半導体素子と、上記ストリップ導体を上
    記半導体素子を介して上記半導体基板に接続するスルー
    ホールとを有し、上記半導体素子をＯＮ／ＯＦＦするこ
    とにより上記ストリップ導体をショートスタブ／オープ
    ンスタブとすることを特徴とする移相器。
JP13074098A 1998-05-13 1998-05-13 移相器 Pending JPH11330802A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13074098A JPH11330802A (ja) 1998-05-13 1998-05-13 移相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13074098A JPH11330802A (ja) 1998-05-13 1998-05-13 移相器

Publications (1)

Publication Number Publication Date
JPH11330802A true JPH11330802A (ja) 1999-11-30

Family

ID=15041503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13074098A Pending JPH11330802A (ja) 1998-05-13 1998-05-13 移相器

Country Status (1)

Country Link
JP (1) JPH11330802A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239218B2 (en) 2004-06-30 2007-07-03 Nec Electronics Corporation Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits
JP2011044774A (ja) * 2009-08-19 2011-03-03 Japan Aerospace Exploration Agency アナログ・デジタル積層型可変移相器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239218B2 (en) 2004-06-30 2007-07-03 Nec Electronics Corporation Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits
JP2011044774A (ja) * 2009-08-19 2011-03-03 Japan Aerospace Exploration Agency アナログ・デジタル積層型可変移相器

Similar Documents

Publication Publication Date Title
EP0667685B1 (en) Branching filter, branching filter module and radio communication apparatus
EP0732808B1 (en) Phase shifter
JP2001217604A (ja) 低域通過フィルタ
JP2010114718A (ja) 移相器
JP3469563B2 (ja) 移相器及び多ビット移相器
JPWO2002056467A1 (ja) 移相器及び多ビット移相器
JPH07321505A (ja) 移相器
US20040155729A1 (en) Multi-bit phase shifter and manufacturing method thereof
JPH11330802A (ja) 移相器
EP0902988B1 (en) A high frequency multi-port switching circuit
JPH11136011A (ja) マイクロストリップバランおよび高周波電力増幅器
JP4464368B2 (ja) スイッチ回路
JP3634223B2 (ja) 移相器
JP4122600B2 (ja) 電解効果トランジスタおよび半導体回路
JPH10200302A (ja) 可変移相器
JP2636550B2 (ja) 信号回路
JPH10126117A (ja) 方向性結合器
JP7490153B2 (ja) 移相回路
KR100273735B1 (ko) 반도체장치의위상변위기
JPH0946176A (ja) 減衰器
JPH11122009A (ja) インピーダンス変換器
JPH09261111A (ja) Ｒｆスイッチ及びｒｆ信号セレクタ
JP2006020206A (ja) 増幅回路
JPH037401A (ja) 移相器
JP2677030B2 (ja) 半導体移相器