KR100896158B1

KR100896158B1 - 이상기

Info

Publication number: KR100896158B1
Application number: KR1020070110137A
Authority: KR
Inventors: 다카오 아츠모; 히로시 미즈타니; 다츠야 미야
Original assignee: 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2006-11-01
Filing date: 2007-10-31
Publication date: 2009-05-11
Also published as: JP2008118233A; US20080100399A1; US7719386B2; KR20080039811A

Abstract

과제

통과 특성에 있어서의 특성의 열화를 방지한다.

해결 수단

입출력측의 각각에 형성되어 연동하여 동작하는 단극 쌍투 스위치 (10a, 10b) 에 의해 저역 통과 필터 (13) 와 고역 통과 필터 (12) 를 선택적으로 전환한다. 단극 쌍투 스위치 (10a, 10b) 는 단극측 접속점과 저역 통과 필터를 접속하는 FET (Q1c, Q1d) 와, FET (Q1c, Q1d) 에 각각 병렬로 접속되는 인덕턴스 회로 (L1c, R2c 와 L1d, R2d) 를 포함한다. 각각의 인덕턴스 회로는 인덕터 (L1c) 와 저항 (R2c) 의 직렬 접속 회로, 및 인덕터 (L1d) 와 저항 (R2d) 의 직렬 접속 회로로 이루어진다.

단극 쌍투 스위치, 저역 통과 필터, 인덕턴스 회로, 이상기

Description

이상기{PHASE SHIFTER}

본 발명은 이상기에 관한 것으로, 특히 마이크로파 대에서 이용하는 필터 전환형 이상기(移相器)에 관한 것이다.

필터 전환형 이상기는 통상, 신호 위상을 진행시키는 하이 패스 필터 (고역 통과 필터, HPF) 부 및 신호 위상을 늦추는 로우 패스 필터 (저역 통과 필터, LPF) 부와 그들 필터를 전환하는 단극 쌍투 스위치 (SPDT 스위치) 부로 구성되어 있다. 이상기의 이상량(移相量)은, 이 2 종류의 필터를 전환할 때에 발생하는 위상차에 의해 만들어진다.

이러한 필터 전환형 이상기의 구성에 대하여 설명한다. 도 9 는, 특허 문헌 1 에 기재된 필터 전환형 이상기의 구성을 나타내는 회로도이다. 고역 통과 필터 (112) 는 신호 라인에 직렬로 접속되는 2 개의 커패시터 (C111, C112) 와 2 개의 커패시터 (C111, C112) 의 접속점으로부터 접지점에 접속되는 인덕터 (L111) 에 의해 구성된다. 또, 저역 통과 필터 (113) 는 신호 라인에 직렬로 접속되는 2 개의 인덕터 (L112, L113) 와 2 개의 인덕터 (L112, L113) 의 접속점으로부터 접지점에 접속되는 커패시터 (C113) 로 구성된다. 고역 필터 (112) 와 저역 필터 (113) 는, 단극 쌍투 스위치 (110) 를 개재하여 입력 단자 (IN) 에 접속되고, 단극 쌍투 스위치 (111) 를 개재하여 출력 단자 (OUT) 에 접속된다.

다음으로, 이상과 같은 구성의 이상기 동작에 대하여 설명한다. 입력 단자 (IN) 로부터 출력 단자 (OUT) 로의 신호가 고역 통과 필터 (112) 를 통과하는 경우, FET (전계 효과 트랜지스터) (Q101, Q103) 의 게이트에 대하여 FET 가 온이 되는 도시 생략한 바이어스를 인가하면, 소스·드레인 사이의 저항이 작아져, 거의 단락 상태가 되기 때문에, 고역 통과 필터 (112) 를 신호가 통과하게 된다.

또, 저역 통과 필터 (113) 측으로 신호가 통과하지 않도록, FET (Q105, Q107) 의 게이트에는 FET 가 오프가 되는 도시 생략한 바이어스를 인가함으로써, FET (Q105, Q107) 의 소스·드레인 사이의 저항이 증대된다.

한편, 저역 통과 필터 (113) 측이 온이 되는 경우에는, 단극 쌍투 스위치 (110, 111) 의 각 FET 게이트에 상기와 반대인 바이어스를 인가함으로써, 저역 통과 필터 (113) 측에 신호가 흐르게 된다.

이와 같이 단극 쌍투 스위치 (110, 111) 는 신호가 고역 통과 필터 (112) 또는 저역 통과 필터 (113) 를 통과하도록 전환된다. 저역 통과 필터 (113) 를 신호가 통과할 때에는 직렬로 접속된 인덕터 (L112, L113) 에 의해 입력 신호가 지체되고, 고역 통과 필터 (112) 를 신호가 통과할 때에는 직렬로 접속된 커패시터 (C111, C112) 에 의해 입력 신호가 진행되기 때문에, 단극 쌍투 스위치 (110, 111) 에 의해 필터를 전환함으로써 신호의 위상차가 만들어진다. 또한, 원하는 이상량을 얻기 위해서는 각 필터 내의 소자값을 변경하여, 최적값으로 할 필요가 있다.

그런데, GHz 대와 같은 고주파가 되면 단극 쌍투 스위치의 FET 오프 용량에 의해, 오프로 되어 있는 FET 를 통해 신호가 누출되게 된다. 그래서 FET 에 인덕터를 병렬 접속하도록 되어 있다. 즉, FET (Q101, Q103, Q105, Q107) 의 각각에 대하여, 인덕터 (L121, L123, L122, L124) 가 병렬 접속된다. 이러한 FET 와 인덕터의 병렬 접속에 의해, 오프가 된 FET 의 오프 용량과 인덕터의 인덕턴스에 의해 원하는 대역에서 병렬 공진 회로가 형성된다. 이 병렬 공진 회로에 의해, 오프가 된 스위치를 고임피던스 상태로 하여 차단 특성을 보다 향상시킴으로써, 온측의 통과 특성이 양호해진다.

[특허 문헌 1] 일본 공개특허공보 2006-19823호 (도 3)

그런데, 종래의 이상기를 실현해 보면, 조건에 따라서는 주파수에 대한 이상량의 자승 오차가 열화되는 것을 발견하였다. 즉, HPF 의 통과 특성이 양호해지지 않는 경우가 있는 것이 판명되었다. 그래서, LPF 측에서 오프가 된 스위치의 임피던스 특성에 대하여 이하와 같은 해석을 시도하였다.

FET 는 온으로 되어 있을 때에는 저항으로, 오프로 되어 있을 때에는 용량으로 근사할 수 있다. HPF 측의 FET 가 온이 되고, LPF 측의 FET 가 오프가 되는 경우의 이상기의 등가 회로는, 도 10 에 나타내는 회로가 된다. 온시의 FET 를 등가적으로 표시한 저항 (R₁), 그것과 병렬 접속된 인덕터 (인덕턴스 (L₁)) 로 이루어지는 2 세트의 온시의 스위치 사이에, 2 개의 직렬 접속된 커패시터 (커패시턴스 (C₂)) 와 그 접속점에 인덕터 (인덕턴스 (L₂)) 를 배치하는 HPF (112) 가 존재한다. 또, 오프시의 FET 를 등가적으로 나타낸 커패시터 (커패시턴스 (C₁)), 그것과 병렬 접속된 인덕터 (인덕턴스 (L₁)) 로 이루어지는 2 세트의 오프시의 스위치 사이에, 2 개의 직렬 접속된 인덕터 (인덕턴스 (L₃)) 와 그 접속점에 커패시터 (커패시턴스 (C₃)) 를 배치하는 LPF (113) 가 존재한다.

다음으로, LPF 측을 입력측 또는 출력측에서 본 임피던스 (Z) 를 계산한다. 이상기는 필터에 대하여 대칭으로 구성되기 때문에, C₃ 을 C₃/2 용량의 커패시터 가 2 개 병렬로 션트 접속된 것과 등가라고 간주할 수 있다. 또, 대칭축의 한쪽 편만 고려하면 되고, 반대측은 무시할 수 있음으로써 임피던스 계산을 간소화할 수 있고, 도 10 에 나타내는 등가 회로에 대하여, 임피던스 (Z) 는 도 11 과 같은 등가 회로로 표시된다.

여기서, 임피던스 (Z) 는 이하와 같이 표시된다.

따라서,

이 된다.

또, L₁ 과 C₁ 이 병렬 접속된 병렬 공진 회로에 있어서, 공진 주파수 ω₀ 은,

로 표시되고,

가 된다.

다음으로, C₁ 을 │Z│ 의 식에 대입하여, 수치 계산에 의해, │Z│를 구하였다. │Z│ 의 주파수 특성을 도 12 에 나타낸다. 여기에서는, f₀ ₌10GHz ( = ω₀/2π), L₁ = 1nH, L₃ = 0.03nH, C₃ = 0.2pF 로 하였다. 도 12 에 나타내는 바와 같이, │Z│ 는 8.46GHz 에서 0Ω (쇼트) 가 되는 것이 판명되었다.

본래, 오프측 즉 LPF 측은, 높은 임피던스이어야 하지만, 주파수에 따라서는, 이와 같이 쇼트가 되어 있다. 이 때문에, 온측 즉 HPF 측의 통과 특성이 열화되어, 이상량도 불필요한 공진에 기인하는 미소한 기복 (요철, 혹) 을 가져 버린다. 이것이 주파수에 대한 이상량의 자승 오차를 열화시키는 원인으로 되어 있다.

상기와 같은 공진 회로의 쇼트에 의한 통과 특성의 열화를 감안하여, 본 발명자는 인덕터와 직렬로 저항을 부가함으로써, 공진시의 공진 회로의 Q 를 내려 임피던스의 저하를 방지할 수 있는 것으로 생각하였다. 즉, 인덕터에 적절한 값의 레지스턴스분을 부여함으로써 양호한 통과 특성이 얻어지는 것으로 생각하여, 본 발명을 창안하기에 이르렀다.

본 발명의 하나인 애스펙트에 관련되는 이상기는, 입출력측의 각각에 형성되어 연동하여 동작하는 제 1 및 제 2 단극 쌍투 스위치에 의해 저역 통과 필터와 고역 통과 필터를 선택적으로 전환하는 이상기로서, 제 1 및 제 2 단극 쌍투 스위치는, 단극측 접속점과 저역 통과 필터를 접속하는 제 1 스위치 소자와, 제 1 스위치 소자에 병렬로 접속되는 제 1 인덕턴스 회로와, 단극측 접속점과 고역 통과 필터를 접속하고, 제 1 스위치 소자와는 배타적으로 온 오프 동작하는 제 2 스위치 소자 와, 제 2 스위치 소자에 병렬로 접속되는 제 2 인덕턴스 회로를 포함하고, 제 1 인덕턴스 회로는 인덕터와 저항의 직렬 접속 회로로 이루어진다.

상기 제 1 인덕턴스 회로에 있어서, 상기 인덕터의 인덕턴스, 상기 저항의 저항값 및 상기 제 1 스위치 소자의 오프시의 커패시터를, 이상기의 통과 특성의 변동을 억압 내지 감소하도록 선택한다.

본 발명에 의하면, 저역 통과 필터에 접속되는 스위치 소자 및 인덕턴스 회로에 있어서, 인덕터에 저항을 부가함으로써, 인덕턴스 회로와 스위치 소자의 오프시의 용량에 의해 형성되는 공진 회로가 쇼트가 되지 않도록 할 수 있다. 따라서, 통과 특성에 있어서의 위상 특성 및 진폭 특성의 열화를 방지할 수 있다.

본 발명의 실시 형태에 관련되는 이상기는, 입출력측의 각각에 형성되어 연동하여 동작하는 제 1 및 제 2 단극 쌍투 스위치 (도 1 의 10a, 10b) 에 의해 저역 통과 필터 (도 1 의 13) 와 고역 통과 필터 (도 1 의 12) 를 선택적으로 전환하는 이상기이다. 제 1 및 제 2 단극 쌍투 스위치는, 단극측 접속점과 저역 통과 필터를 접속하는 제 1 스위치 소자 (도 1 의 Q1c, Q1d) 와 제 1 스위치 소자에 병렬로 접속되는 제 1 인덕턴스 회로 (도 1 의 L1c, R2c 및 L1d, R2d) 와, 단극측 접속점과 고역 통과 필터를 접속하고, 제 1 스위치 소자와는 배타적으로 온 오프 동작하는 제 2 스위치 소자 (도 1 의 Q1a, Q1b) 와 제 2 스위치 소자에 병렬로 접속되는 제 2 인덕턴스 회로 (도 1 의 L1a, R2a 및 L1b, R2b) 를 포함한다. 제 1 인 덕턴스 회로는 인덕터와 저항의 직렬 접속 회로로 이루어진다.

제 1 인덕턴스 회로에 있어서, 인덕터의 인덕턴스를 L, 저항의 저항값을 R 로 하고, 제 1 스위치 소자의 오프시의 커패시터분을 C 로 한 경우에, R 은 0 보다 크고, (L/C)^1/2 보다 작은 것이 바람직하다.

저항은 인덕터의 기생 저항이어도 된다. 또, 인덕터와 저항은 금보다 큰 전기 저항률을 갖는 재료에 의해 구성되어도 된다. 또한, 인덕터는 금의 전기 저항률 이하가 되는 재료에 의해 구성되어도 된다. 또한, 스위치 소자는 전계 효과 트랜지스터로 이루어지는 것이 바람직하다.

이상과 같이 구성되는 이상기에 있어서, 스위치 소자 및 인덕턴스 회로가 병렬 접속되고, 스위치 소자의 오프시의 경우에, 인덕턴스 회로와 스위치 소자의 오프시의 용량에 의해 공진 회로가 형성된다. 이 경우, 저역 통과 필터에 접속되는 스위치 소자에 병렬 접속되는 인덕턴스 회로에 있어서, 인덕터에 대하여 저항을 직렬로 부가하도록 구성함으로써 공진 회로에 있어서의 쇼트를 방지할 수 있어, 스위치 소자에 있어서의 오프시의 차단 성능이 향상된다. 따라서, 온측이 되는 고역 통과 필터의 통과 특성에 있어서, 오프가 된 저역 통과 필터측의 임피던스 영향을 감소시켜, 주파수에 대하여 삽입 손실 및 이상량에 있어서의 변동량을 작게 할 수 있다.

실시예 1

도 1 은, 본 발명의 제 1 실시예에 관련되는 이상기의 구성을 나타내는 회로 도이다. 도 1 에 있어서, 이상기는 인덕터 (L1a, L1b, L1c, L1d, L2, L3a, L3b), 커패시터 (C2a, C2b, C3), FET (Q1a, Q1b, Q1c, Q1d), 저항 (R2a, R2b, R2c, R2d), 입력 단자 (IN), 출력 단자 (OUT) 를 구비한다. 도 1 에 나타내는 이상기에 있어서, 인덕터 (L1a, L1b, L1c, L1d) 에 각각 저항 (R2a, R2b, R2c, R2d) 이 직렬로 접속되고, 추가로 FET 에 병렬 접속되는 점이 도 9 의 구성과는 상이하고, 다른 구성은 도 9 와 동일하다. 따라서, 스위치 소자에 병렬 접속되는 인덕터에 대하여 상세하게 설명하고, 다른 설명은 종래와 동일한 것이므로 설명을 생략한다. 여기서 저항 (R2a, R2b, R2c, R2d) 은 인덕터에 직렬로 접속되는 저항 소자 또는 인덕터의 기생 저항분을 표시한다. 또한, 저항 소자를 삽입하는 경우에는, 인덕터의 기생 저항분도 포함하여 저항 소자로서 표시하는 것으로 한다.

도 2 는, 도 1 에 있어서 FET (Q1a, Q1b) 가 온이고, FET (Q1c, Q1d) 가 오프로 되었을 때의 등가 회로이다. 즉, 고역 통과 필터 (12) 가 통과 특성을 갖는 경우의 등가 회로를 나타낸다. FET 의 온시를 저항 R₁, FET 의 오프시를 커패시터 C₁ 로 표시하고, 스위치부의 인덕터의 기생 저항을 R₂ 로 한다. 여기서, 도 2 에 있어서의 소자에 부수되는 부호는, 소자값을 나타내는 것으로 한다.

여기서, LPF 측을 입력측 또는 출력측에서 본 임피던스 (Z) 는, 도 3(A) 의 등가 회로로 표시되고, 이하의 식과 같이 된다. 단, R₂ 는 작은 것으로 하여 근사한다.

따라서,

가 된다.

또, 병렬 공진 회로의 어드미턴스 (Y) 는, 도 3(B) 의 등가 회로로 표시되어, 이하와 같이 표시된다.

이 어드미턴스 (Y) 에 있어서, Y 의 허부가 0 일 때가 공진시이기 때문에, 공진 주파수 (ω₀) 는 다음과 같이 표시된다.

여기서, ω₀ (f₀) 을 일정하게 하는 조건은,

이다.

다음으로, 도 2 에 나타내는 등가 회로에 대하여, 실사용을 상정한 소자값을 부여하고, 시뮬레이션에 의한 특성의 해석에 대하여 설명한다. 여기서, R₁ = 4 Ω, R₂ 는 2Ω, 10Ω, 또는 20Ω 으로 하고, C₂ = 0.7pF, C₃ = 0.2pF, L₁ = 1nH, L₂ = 0.6nH, L₃ = 0.15nH 로 한다. 또, 주파수 대역을 8GHz 내지 12GHz 로 하고, 공진 주파수 (f₀) 를 10GHz 로 한다. 또한, C₁ 의 식,

는, 앞에서 설명한 바와 같이, R₂ 가 바뀌어도 f₀ 이 일정해지도록 보정한 것이다.

스위치부의 인덕터 기생 저항 (R₂) 이, 2Ω, 10Ω, 및 20Ω 인 경우의 통과 특성인 S 파라미터 (S21) 를 시뮬레이션으로 구하였다. 도 4 는, HPF 측이 온일 때의 S21 크기의 주파수 특성을 나타내는 도면이다. 도 5 는, HPF 측이 온일 때의 S21 위상각의 주파수 특성을 표시하는 도면이다. 도 6 은, LPF 측이 온일 때의 S21 크기의 주파수 특성을 표시하는 도면이다. 도 7 은, LPF 측이 온일 때의 S21 위상각의 주파수 특성을 표시하는 도면이다. 도 8 은, HPF 측이 온일 때의 위상으로부터 LPF 측이 온일 때의 위상을 뺀 위상차의 주파수 특성을 표시하는 도면이다.

도 4 를 참조하면, R₂ = 2Ω 에서는, 8.4GHz 부근에서 S21 의 크기가 크게 손실되어 있는 것을 알 수 있다. 또, 도 5 에 나타내는 위상 특성도 8.4GHz 부근에서 공진에 기인하는 기복 (요철, 혹) 이 발생하고, 도 8 에 나타내는 위상차의 특성도 8.4GHz 부근에서 기복 (요철, 혹) 이 발생한다. 이에 반해, 인덕터의 기생 저항 (R₂) 을, 10Ω, 20Ω 으로 크게 함으로써 기복을 감소시킬 수 있다. 또, 8GHz 내지 12GHz 의 대역에 있어서의 이상량의 자승 평균 오차를 구하면, R₂ = 2Ω 에서는 7.15 도인데 반해, 10Ω 에서는 1.30 도, 20Ω 에서는 1.27 도로 개선되어 있다.

이 공진에 기인하는 특성의 기복은, HPF 측이 온으로 되어 있을 때, LPF 측 FET 의 오프 용량 (C₁), 스위치부의 인덕트 (L₁), LPF 의 커패시터 (C₃) 의 3 소자로 구성되는 공진 회로에 있어서, 본래 높은 임피던스이어야 할 곳이, 저임피던스화 되는 것이 원인이 되어 발생한다. 이 때문에, 인덕터 (L₁) 의 기생 저항인 R₂ 를 크게 함으로써, 8.4GHz 에서도 높은 임피던스를 유지하는 것이 가능해진다. 그 결과, 공진에 기인하는 특성의 기복이 억제된다.

한편, 도 6, 7 에 나타내는 바와 같이, LPF 측이 온일 때의 S21 은, 특성의 기복이 거의 없고, HPF 측이 오프되는 것에 의한 공진 회로의 저임피던스화는 발생하지 않는다.

다음으로 인덕터에 이용하는 도전 재료에 대하여 설명한다. +GHz 대의 이상기용 반도체 장치에서는, 인덕터로는, 저항을 크게 하고자 하는 이유로 금보다 저항률이 큰 티탄나이트라이드, 텅스텐실리사이드, 백금, 티탄과 같은 도전 재료를 사용하는 것이 바람직하다.

상기와 같이 인덕턴스 회로에 있어서의 저항분의 조건을 만족하려면, 공진이 존재하는 조건인,

의 관계로부터,

(ρ : 저항률, l : 배선의 길이, S : 배선의 단면적)

이 된다. 따라서, 부등식,

로부터, 인덕터에 있어서의 도전 재료 저항률의 상한으로서,

를 만족할 필요가 있다.

일반적으로, 실제 사용을 상정하여, 예를 들어, L₁ = 1nH, C₁ = 80fF, S = 10um (배선폭) × 1um (배선 두께), l = 400um 로 하면, ρ = 2.8 × 10^-4Ω㎝ 를 저항률의 상한으로서 정할 필요가 있다. 따라서, 스위치부의 인덕터를 구성하는 도전 재료로는, 이 저항률보다 작은 저항률을 갖는, 티탄나이트라이드 (ρ = 1.6 × 10^-4Ω㎝), 텅스텐실리사이드 (ρ = 1.9 × 10^-4Ω㎝), 백금 (ρ = 1.4 × 10^-5Ω㎝) 이나, 티탄 (ρ = 7.0 × 10^-5Ω㎝) 과 같은 도전 재료가 바람직하다고 할 수 있다.

또한, 금의 저항률은 ρ = 3.0 × 10^-6Ω㎝ 이며, 상기에 있어서의 R₂ 는 1.2Ω 가 된다. 즉, 금에 의해 인덕터를 구성한 경우, 인덕터의 저항분은 통과 특성의 열화를 저감시키기에는 불충분하다. 따라서, 스위치부의 인덕터가, 고저항 재료가 아니라 금 등의 저저항 재료인 경우에는, 인덕터에 저항 소자를 직렬 접속함으로써 인덕턴스 회로의 저항분을 크게 하여 공진시에 있어서의 임피던스의 저하를 방지할 수 있다.

이상의 설명에 있어서, 주로 입력 단자측의 스위치에 대하여 설명했지만, 이상기는 좌우 대칭으로 구성되므로, 출력 단자측의 스위치에 대해서도 동일한 것이라고 할 수 있다.

또한, HPF 측에 접속되는 스위치에 병렬 접속되는 인덕턴스 회로에 대해서는, 공진에 의한 쇼트가 발생하지 않는다. 이 때문에, 도 6, 7 에 나타내는 바와 같이 특성의 열화는 없다. 따라서, 인덕턴스 회로 저항분의 하한을 특별히 규정할 필요가 없지만, 설계상에서 스위치부는 HPF 측과 LPF 측을 동일하게 구성하는 것이 일반적이다.

도 1 은 본 발명의 실시예에 관련되는 이상기의 구성을 표시하는 회로도.

도 2 는 본 발명의 실시예에 관련되는 이상기의 등가 회로도.

도 3 은 본 발명의 실시예에 관련되는 이상기의 LPF 측을 입력측 또는 출력측에서 본 임피던스의 등가 회로 및 공진 회로의 등가 회로도.

도 4 는 HPF 측이 온일 때의 S21 크기의 주파수 특성을 표시하는 도면.

도 5 는 HPF 측이 온일 때의 S21 위상각의 주파수 특성을 표시하는 도면.

도 6 은 LPF 측이 온일 때의 S21 크기의 주파수 특성을 표시하는 도면.

도 7 은 LPF 측이 온일 때의 S21 위상각의 주파수 특성을 표시하는 도면.

도 8 은 HPF 측이 온일 때의 위상으로부터 LPF 측이 온일 때의 위상을 뺀 위상차의 주파수 특성을 표시하는 도면.

도 9 는 종래의 이상기의 구성을 표시하는 회로도.

도 10 은 종래의 이상기의 등가 회로도.

도 11 은 LPF 측을 입력측 또는 출력측에서 본 임피던스의 등가 회로도.

도 12 는 임피던스 │Z│ 의 주파수 특성을 나타내는 도면.

*도면의 주요 부분에 대한 부호의 설명

10a, 10b 단극 쌍투 스위치

12 고역 통과 필터

13 저역 통과 필터

C2a, C2b, C3 커패시터

IN 입력 단자

L1a, L1b, L1c, L1d, L2, L3a, L3b 인덕터

Q1a, Q1b, Q1c, Q1d FET

R2a, R2b, R2c, R2d 저항

OUT 출력 단자

Claims

입출력측의 각각에 형성되어 연동하여 동작하는 제 1 및 제 2 단극 쌍투 스위치에 의해 저역 통과 필터와 고역 통과 필터를 선택적으로 전환하는 이상기로서,

상기 제 1 및 제 2 단극 쌍투 스위치 각각은,

단극측 접속점과 상기 저역 통과 필터를 접속하는 제 1 스위치 소자와,

상기 제 1 스위치 소자에 병렬 접속되는 제 1 인덕턴스 회로와,

상기 단극측 접속점과 상기 고역 통과 필터를 접속하고, 상기 제 1 스위치 소자와는 배타적으로 온 오프 동작하는 제 2 스위치 소자와,

상기 제 2 스위치 소자에 병렬로 접속되는 제 2 인덕턴스 회로를 포함하고

상기 제 1 인덕턴스 회로는 인덕터와 저항의 직렬 접속 회로로 이루어지는 것을 특징으로 하는 이상기.
제 1 항에 있어서,

상기 제 1 인덕턴스 회로에 있어서, 상기 인덕터의 인덕턴스, 상기 저항의 저항값 및 상기 제 1 스위치 소자의 오프시의 커패시터분을, 상기 제 1 인덕턴스 회로와 상기 제 1 스위치 소자의 오프시의 커패시터분에 의해 형성되는 공진 회로의 쇼트가 방지되게 함으로서, 이상기의 통과 특성의 변동을 억압 내지 감소하도록 하는 것을 특징으로 하는 이상기.
제 1 항에 있어서,

상기 제 1 인덕턴스 회로에 있어서, 상기 인덕터의 인덕턴스를 L, 상기 저항 의 저항값을 R 로 하고, 상기 제 1 스위치 소자의 오프시의 커패시터분을 C 로 한 경우에, R 은 0 보다 크고, (L/C)^1/2 보다 작은 것을 특징으로 하는 이상기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 저항은 상기 인덕트의 기생 저항인 것을 특징으로 하는 이상기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 인덕터와 상기 저항은, 금보다 큰 전기 저항률을 갖는 재료에 의해 구성되는 것을 특징으로 하는 이상기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 인덕터는 금의 전기 저항률 이하가 되는 재료에 의해 구성되는 것을 특징으로 하는 이상기.
제 1 항에 있어서,

상기 스위치 소자는 전계 효과 트랜지스터로 이루어지는 것을 특징으로 하는 이상기.