JP3084720B2 - 高周波移相器 - Google Patents
高周波移相器Info
- Publication number
- JP3084720B2 JP3084720B2 JP01342851A JP34285189A JP3084720B2 JP 3084720 B2 JP3084720 B2 JP 3084720B2 JP 01342851 A JP01342851 A JP 01342851A JP 34285189 A JP34285189 A JP 34285189A JP 3084720 B2 JP3084720 B2 JP 3084720B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- phase shift
- control signal
- shift amount
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波移相器に関し、特にフェーズドアレイ
アンテナに使用される高精度の位相制御を必要とする高
周波移相器に関する。
アンテナに使用される高精度の位相制御を必要とする高
周波移相器に関する。
従来、この種の高周波移相器は移相量を制御する制御
信号を、例えば５ビットで使用する場合、最少移相量を
11.25゜とし、これに１、２、４、８、16、の重みをつ
け、各々のビットの移相量を11.25゜、22.2゜、45゜、9
0゜、180゜とすることにより、11.25゜ステップで０゜
から348.75゜の移相量を得る構成となってた。
信号を、例えば５ビットで使用する場合、最少移相量を
11.25゜とし、これに１、２、４、８、16、の重みをつ
け、各々のビットの移相量を11.25゜、22.2゜、45゜、9
0゜、180゜とすることにより、11.25゜ステップで０゜
から348.75゜の移相量を得る構成となってた。
上述した従来の高周波移相器は、必要な最少移相量及
び最大移相量に対し、最少のビット数を与えることがで
きるが、高精度の移相量を確保する為には、各々のビッ
トすべてに高精度な移相量が要求される。
び最大移相量に対し、最少のビット数を与えることがで
きるが、高精度の移相量を確保する為には、各々のビッ
トすべてに高精度な移相量が要求される。
例えば、高精度が必要とされる高周波移相器において
は、全移相量にわたって±６゜、３゜rms以下の要求が
一般的であり、さらに高精度な要求も多い。
は、全移相量にわたって±６゜、３゜rms以下の要求が
一般的であり、さらに高精度な要求も多い。
この要求を、上述した従来の高周波移相器で実現する
為には、例えば５ビット移相器の場合では、各々のビッ
トの重みを考慮すると11.25±0.16゜、22.5±0.32゜、4
5±0.65゜、90±1.29゜、180±2.58゜となり、±1.43％
の誤差しか許容できない。
為には、例えば５ビット移相器の場合では、各々のビッ
トの重みを考慮すると11.25±0.16゜、22.5±0.32゜、4
5±0.65゜、90±1.29゜、180±2.58゜となり、±1.43％
の誤差しか許容できない。
更には各々のビットの接続による誤差も無視できない
為、更に許容値は小さくなる。
為、更に許容値は小さくなる。
これを達成する為には例えば、移相量を切換えるスイ
ッチ素子、移相量を決定するインダクタ、キャパシタあ
るいは分布定数線路等の移相素子を別々に構成し、組立
てる混成集積回路では、各々のビット毎の移相量の調整
を行なうことにより実現できるが、調整することが不可
能であるICでは、移相量の誤差が大であれば最初の設計
からやり直しである為、非常に多く時間と費用が必要で
あるという欠点があった。
ッチ素子、移相量を決定するインダクタ、キャパシタあ
るいは分布定数線路等の移相素子を別々に構成し、組立
てる混成集積回路では、各々のビット毎の移相量の調整
を行なうことにより実現できるが、調整することが不可
能であるICでは、移相量の誤差が大であれば最初の設計
からやり直しである為、非常に多く時間と費用が必要で
あるという欠点があった。
本発明の高周波移相器は、（ｎ＋１）ビットの制御信
号の各ビットと対応して設けられ、これら各ビットに応
じてそれぞれ設定された所定の移相量をもつビット別移
相器を備え、入力信号に対して前記制御信号に応じた移
相量を支える移相回路と、ｎビットの入力制御信号を前
記入力制御信号に対応する移相量に近似できる最適な組
合せの信号として前記（ｎ＋１）ビットの制御信号に変
換するコード変換部とを有し、前記各ビット別移相器の
移相量は、それぞれのビットの予想される誤差を含む前
記移相器の最小移相量及び最大移相量から算出して決定
されている。
号の各ビットと対応して設けられ、これら各ビットに応
じてそれぞれ設定された所定の移相量をもつビット別移
相器を備え、入力信号に対して前記制御信号に応じた移
相量を支える移相回路と、ｎビットの入力制御信号を前
記入力制御信号に対応する移相量に近似できる最適な組
合せの信号として前記（ｎ＋１）ビットの制御信号に変
換するコード変換部とを有し、前記各ビット別移相器の
移相量は、それぞれのビットの予想される誤差を含む前
記移相器の最小移相量及び最大移相量から算出して決定
されている。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
この実施例は、（ｎ＋１）ビット（この実施例ではｎ
＝５）の制御信号（ビットB1〜B6）の各ビットと対応し
て設けられ、これら各ビットに応じてそれぞれ設定され
た９゜、16.87゜、31.61゜、59.25゜、111.06゜、208.1
5゜の移相量をもつビット別移相器11〜16を備え、入力
信号INに対して制御信号（B1〜B6）に応じた移相量を支
える移相回路１と、ｎビットの入力制御信号（ビットA1
〜A5）を予め定められた規定に従って（ｎ＋１）ビット
の制御信号（B1〜B6）に変換するコード変換部２とを有
する構成となっている。
＝５）の制御信号（ビットB1〜B6）の各ビットと対応し
て設けられ、これら各ビットに応じてそれぞれ設定され
た９゜、16.87゜、31.61゜、59.25゜、111.06゜、208.1
5゜の移相量をもつビット別移相器11〜16を備え、入力
信号INに対して制御信号（B1〜B6）に応じた移相量を支
える移相回路１と、ｎビットの入力制御信号（ビットA1
〜A5）を予め定められた規定に従って（ｎ＋１）ビット
の制御信号（B1〜B6）に変換するコード変換部２とを有
する構成となっている。
各ビット別移相器11〜16の移相量は次の様にして決定
されている。
されている。
（ｎ＋１）ビットの移相回路１の最少移相量をθ１、
全移相量をθＴとしxK（０＜ｘ＜２、Ｋ＝０、１、２…
…ｎ）の重みづけを行い、（１）式の関係式で表わす。
全移相量をθＴとしxK（０＜ｘ＜２、Ｋ＝０、１、２…
…ｎ）の重みづけを行い、（１）式の関係式で表わす。
θＴ＝θ１（１＋ｘ＋x2＋……＋xn） ……（１） また、各々のビットの移相量の誤差を±Ｅ％とし、ｎ
ビットの移相回路１としての最少移相量をφ１、最大移
相量をφＴとして θ１＝φ１（１−E/100） ……（２） θＴ＝φ1/（１−E/100） ……（３） と関係づけ、（１）式〜（３）式よりｘを決定し、（ｎ
＋１）ビットの移相回路１の各々のビット別移相器11〜
16の移相量θＫをθＫ＝xK-1・θ１と決定する。
ビットの移相回路１としての最少移相量をφ１、最大移
相量をφＴとして θ１＝φ１（１−E/100） ……（２） θＴ＝φ1/（１−E/100） ……（３） と関係づけ、（１）式〜（３）式よりｘを決定し、（ｎ
＋１）ビットの移相回路１の各々のビット別移相器11〜
16の移相量θＫをθＫ＝xK-1・θ１と決定する。
また、コード変換部２は、例えばROM等で構成されて
いる。
いる。
次に、この実施例の動作について説明する。
５ビットの入力制御信号（A1〜A5）はコード変換部２
で６ビットの制御信号（B1〜B6）に変換されるものであ
り、コード変換部に加えられた入力制御信号（A1〜A5）
に対応する移相量に最も近い移相量となる最適な組合せ
の信号、すなわち、６ビットの移相回路１を構成する各
々のビット別移相器11〜16にあらかじめ記憶されている
最適な組合せの信号として６ビットの制御信号（B1〜B
6）に変換される。
で６ビットの制御信号（B1〜B6）に変換されるものであ
り、コード変換部に加えられた入力制御信号（A1〜A5）
に対応する移相量に最も近い移相量となる最適な組合せ
の信号、すなわち、６ビットの移相回路１を構成する各
々のビット別移相器11〜16にあらかじめ記憶されている
最適な組合せの信号として６ビットの制御信号（B1〜B
6）に変換される。
変換された制御信号（B1〜B6）は６ビットの移相回路
１に入力され、選択されたビット（論理レベル“1"）の
み移相量を設定する。この様にして入力信号IHは、入力
制御信号（A1〜A5）により設定された移相量に最も近い
移相量を与えられ出力信号OUTとして出力される。
１に入力され、選択されたビット（論理レベル“1"）の
み移相量を設定する。この様にして入力信号IHは、入力
制御信号（A1〜A5）により設定された移相量に最も近い
移相量を与えられ出力信号OUTとして出力される。
以上の動作において、移相回路１を構成する各々のビ
ット別移相器11〜16の設定移相量が誤差をもった場合の
総合誤差を第１表に示す。
ット別移相器11〜16の設定移相量が誤差をもった場合の
総合誤差を第１表に示す。
第１表より、各々のビットの設定中心値に対して±20
％の誤差を有していても、総合誤差は３゜rms以下に設
定できることがわかる。
％の誤差を有していても、総合誤差は３゜rms以下に設
定できることがわかる。
以上説明した様に本説明は、（ｎ＋１）ビットの制御
信号により移相量を設定する移相回路と、ｎビットの入
力制御信号を（ｎ＋１）ビットの制御し信号に変換する
コード変換部を有する構成をすることにより、各々のビ
ットの移相量の誤差が大であっても、総合として所定の
高精度な移相量を得ることができ、従って費用の節減を
はかることができる効果がある。また、調整が不可能で
あるICに対して広範囲な設計の自由度を与えることがで
きる効果もある。
信号により移相量を設定する移相回路と、ｎビットの入
力制御信号を（ｎ＋１）ビットの制御し信号に変換する
コード変換部を有する構成をすることにより、各々のビ
ットの移相量の誤差が大であっても、総合として所定の
高精度な移相量を得ることができ、従って費用の節減を
はかることができる効果がある。また、調整が不可能で
あるICに対して広範囲な設計の自由度を与えることがで
きる効果もある。
第１図は本発明の一実施例を示すブロック図である。 １……移相回路、２……コード変換部、11〜16……ビッ
ト別移相器。
ト別移相器。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 17/08 H01Q 3/38 H03H 11/20
Claims (1)
- 【請求項１】（ｎ＋１）ビットの制御信号の各ビットと
対応して設けられ、これら各ビットに応じてそれぞれ設
定された所定の移相量をもつビット別移相器を備え、入
力信号に対して前記制御信号に応じた移相量を支える移
相回路と、ｎビットの入力制御信号を前記入力制御信号
に対応する移相量に近似できる最適な組合せの信号とし
て前記（ｎ＋１）ビットの制御信号に変換するコード変
換部とを有し、前記各ビット別移相器の移相量は、それ
ぞれのビットの予想される誤差を含む前記移相器の最小
移相量及び最大移相量から算出して決定されていること
を特徴とする高周波移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01342851A JP3084720B2 (ja) | 1989-12-29 | 1989-12-29 | 高周波移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01342851A JP3084720B2 (ja) | 1989-12-29 | 1989-12-29 | 高周波移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03204218A JPH03204218A (ja) | 1991-09-05 |
| JP3084720B2 true JP3084720B2 (ja) | 2000-09-04 |
Family
ID=18356988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01342851A Expired - Fee Related JP3084720B2 (ja) | 1989-12-29 | 1989-12-29 | 高周波移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084720B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3007681U (ja) * | 1994-08-10 | 1995-02-21 | ブリヂストンスポーツ株式会社 | ゴルフボール箱 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674341B2 (en) | 2001-01-09 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Phase shifter and multibit phase shifter |
| CN110098818A (zh) * | 2019-05-29 | 2019-08-06 | 中电国基南方有限公司 | 一种数字移相器 |
-
1989
- 1989-12-29 JP JP01342851A patent/JP3084720B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3007681U (ja) * | 1994-08-10 | 1995-02-21 | ブリヂストンスポーツ株式会社 | ゴルフボール箱 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03204218A (ja) | 1991-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999633A (en) | Self-calibrating A/D and D/A converter | |
| US6600437B1 (en) | High resolution, high speed, low power switched capacitor digital to analog converter | |
| EP0249986B1 (en) | Analog-to-digital converter | |
| JPS6225295B2 (ja) | ||
| EP0075441B1 (en) | Voltage dividing circuit | |
| US20030063026A1 (en) | Switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC) | |
| JPH0239136B2 (ja) | ||
| EP0289081B1 (en) | Digital-to-analog converter | |
| JP3084720B2 (ja) | 高周波移相器 | |
| JPS5942502B2 (ja) | デジタル式電話回線用の利得制御装置 | |
| US5063361A (en) | Serrodyne modulator | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| US5212484A (en) | Digital to analog converter system employing plural digital to analog converters which is insensitive to resistance variations | |
| US5485115A (en) | Impedance synthesizer | |
| US4072940A (en) | Digital to analog resolver converter | |
| JP3095756B2 (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| JPH0748629B2 (ja) | 出力信号合成装置 | |
| JP3126073B2 (ja) | ビームフォーミング回路 | |
| US5327107A (en) | Electrical apparatus with digitally set transfer function | |
| EP1643651B1 (en) | Apparatus for the digital to analog conversion of a signal | |
| JP2000151403A (ja) | デジタル／アナログ変換器及び変換方法 | |
| JPS5827693B2 (ja) | マルチラダ−形ｄａ変換器 | |
| US6411239B1 (en) | Digital-analog and analog-digital converter | |
| US6662002B2 (en) | Frequency conversion circuit and transmitter | |
| JPH05300039A (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |