KR100976799B1 - 위상 변위기와 그 제어 방법 - Google Patents
위상 변위기와 그 제어 방법 Download PDFInfo
- Publication number
- KR100976799B1 KR100976799B1 KR1020080104838A KR20080104838A KR100976799B1 KR 100976799 B1 KR100976799 B1 KR 100976799B1 KR 1020080104838 A KR1020080104838 A KR 1020080104838A KR 20080104838 A KR20080104838 A KR 20080104838A KR 100976799 B1 KR100976799 B1 KR 100976799B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- control signal
- phase shifter
- switch
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Networks Using Active Elements (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
본 발명은 위상 변위기(Phase Shifter)에 관한 것으로, 더욱 상세하게는 마이크로파(microwave) 대역에서 고 위상차를 갖는 위상 변위기에 관한 것이다.
본 발명의 일 실시 예에 따른 위상 변위기는, 소정의 주파수를 가지는 입력 신호를 수신하고, 제 1 제어 신호와 제 1 제어 신호와 반대로 동작하는 제 2 제어 신호를 수신하며, 제 1 제어 신호가 활성화될 경우 입력 신호를 그대로 출력하고, 제 2 제어 신호가 활성화될 경우 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 출력하는 제 1 위상 변위부와, 제 1 위상 변위부에서 출력된 제 2 신호를 수신하고, 제 1 제어 신호와 제 2 제어 신호를 수신하며, 제 1 제어 신호가 활성화될 경우 제 2 신호를 미리 결정된 위상만큼 뒤진 위상을 갖도록 출력하고, 제 2 제어 신호가 활성화될 경우 제 2 신호를 그대로 출력하는 제 2 위상 변위부를 포함한다.
위상 변위기(Phase Shifter), MMIC(Monolithic Microwave IC, 고주파 단일 집적회로), 고 위상차.
Description
본 발명은 위상 변위기(Phase Shifter)에 관한 것으로, 더욱 상세하게는 마이크로파(microwave) 대역에서 고 위상차를 갖는 위상 변위기에 관한 것이다.
일반적으로 위상 변위기는 무선 통신 시스템에서 원하는 신호의 위상을 변화시키고자 하는 경우에 주로 사용된다. 이러한 위상 변위기는 무선 통신 시스템에서 다양한 분야에 사용되고 있으며, 예를 들어 스마트 안테나와 같은 배열 안테나의 경우 또는 레이더 시스템 등에서 안테나를 통해 송출되는 빔의 송출 방향을 제어하기 위해 많이 사용되고 있다.
이와 같은 시스템에서 사용되는 위상 변위기에 대하여 살펴보기로 한다. 위상 배열 안테나 또는 레이더 시스템에서 안테나의 빔 방향 제어를 위하여 위상 변위기는 필수적인 부품이다. 위상 변위기의 종류에는 대표적으로 기계적 또는 전자적 위상 변위기와 디지털 또는 아날로그 방식의 위상 변위기가 있다. 이들 중에서, 고주파 단일 집적회로(MMIC: Monolithic Microwave IC) 기술을 이용한 소형의 디지 털 위상 변위기가 주로 많이 사용되고 있다. 왜냐하면, 일반적으로 위상 배열 안테나나 레이더 시스템은 수백 개 이상의 방사소자들이 조합되어 제작되는데, 조합된 수백 개의 방사소자들은 각 소자 별로 위상 변위기가 필요하기 때문이다.
일반적인 MMIC 기술을 이용한 디지털 위상 변위기는, 금속 반도체 전계 효과 트랜지스터(Metal-Semiconductor-Field-Effect-Transistor, 이하 'MESFET') 또는 고전자 이동도 트랜지스터(High-Electron-Mobility-Transistor, 이하 'HEMT')를 이용한 스위치를 이용하여 신호가 통과하는 선로를 변경함으로써 신호에 위상차를 주는 방식(이하 'Switched Line 방식') 또는 스위치 소자의 온(ON)/오프(OFF)시 캐패시턴스의 변화량을 이용한 방식(이하 'Switched Filter 방식') 등으로 주로 설계되고 있었다.
현재 위상 배열 안테나 또는 레이더 시스템에서 요구하는 디지털 위상 변위기의 위상 비트(Bit)는 5 ~ 7 Bit 이기 때문에, 요구 Bit수 만큼의 개별 위상 변위기가 필요하다. 따라서, 상기 두 가지 방식 중 Switched Filter 방식의 디지털 위상 변위기가 주로 이용되고 있다. 왜냐하면, Switched Filter 방식의 디지털 위상 변위기가 작은 크기로 구현될 수 있는 장점이 있기 때문이다. 하지만, 작은 크기로 고 위상차(90도 또는 180도)를 갖는 Switched Filter 방식의 디지털 위상 변위기를 구현하기에는 어렵다.
도 1은 일반적으로 사용되는 위상 변위기의 회로 구성도이다. 도 1에 도시된 위상 변위기는 90도, 180도 등의 고 위상차를 갖는 위상 변위기로 주로 이용되고 있다. 도 1에 도시된 바와 같이, 위상 변위기는 6개의 갈륨비소(GaAs) FET(131, 132, 133, 141, 142, 143)를 스위치 소자로 하여 브릿지(Bridge) 형상으로 구성되고, 2개의 캐패시터(151, 152)들과 4개의 인덕터(161, 162, 163, 164)로 구성된다. 이러한 위상 변위기는 3개의 FET 두 쌍이 제 1 및 제 2 컨트롤 단자(170, 180)에 인가되는 컨트롤 전압의 변화에 따라 온(ON)/오프(OFF) 상태를 번갈아 가며 가질 때, 고역 통과 필터(High Pass Filter) 또는 저역 통과 필터(Low Pass Filter)처럼 동작하게 하여 고 위상차를 만들어준다. 좀 더 상세히 설명하면, 스위칭 소자로 사용된 FET(131, 132, 133, 141, 142, 143)는 제 1 및 제 2컨트롤 단자(170, 180)에 인가되는 컨트롤 전압의 변화에 따라 온(ON) 동작 시 작은 값의 저항으로 등가화 시킬 수 있고, 오프(OFF) 동작 시 캐패시터로 등가화 할 수 있다. 만약, 제 1컨트롤 단자(180)에 의해 FET(131, 132, 133)가 오프(OFF)되고, 제 2 컨트롤 단자(170)에 의해 FET(141, 142, 143)가 온(ON)이 되면, 일반적으로 사용되는 위상 변위기는 등가적으로 5차 저역 통과 필터가 되어 위상 뒤짐(Lag)이 일어난다. 반대로 제 1 컨트롤 단자(180)에 의해 FET(131, 132, 133)가 온(ON)이 되고, 제 2 컨트롤 단자(170)에 의해 FET(141, 142, 143)가 오프(OFF) 되면 회로는 등가적으로 5차 고역 통과 필터가 되어 위상 앞섬(Lead)이 일어난다. 이러한 위상 변위기는 6개의 FET 소자가 필요하므로 소형화 및 간소화가 어렵다. 뿐만 아니라 많은 소자를 이용함으로써 가격 경쟁력이 떨어지는 문제가 있다.
따라서 본 발명에서는 작은 크기를 가지며 고 위상차를 갖는 위상 변위기 및 그 제어 방법을 제공한다.
또한 본 발명에서는 비용을 낮출 수 있는 고 위상차를 갖는 위상 변위기 및 그 제어 방법을 제공한다.
본 발명에 따른 위상 변위기는, 소정의 주파수를 가지는 입력 신호를 수신하고, 제 1 제어 신호와 제 1 제어 신호와 반대로 동작하는 제 2 제어 신호를 수신하며, 제 1 제어 신호가 활성화될 경우 입력 신호를 그대로 출력하고, 제 2 제어 신호가 활성화될 경우 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 출력하는 제 1 위상 변위부와, 제 1 위상 변위부에서 출력된 제 2 신호를 수신하고, 제 1 제어 신호와 제 2 제어 신호를 수신하며, 제 1 제어 신호가 활성화될 경우 제 2 신호를 미리 결정된 위상만큼 뒤진 위상을 갖도록 출력하고, 제 2 제어 신호가 활성화될 경우 제 2 신호를 그대로 출력하는 제 2 위상 변위부를 포함한다.
또한, 제 1 위상 변위부는, 제 1 제어 신호에 의하여 활성화되어 입력 신호를 그대로 통과시키는 제 1 스위치와, 제 2 제어 신호에 의하여 활성화되어 제 1 위상 변위부에서 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 제어하는 제 2 스위치를 포함할 수 있다.
또한, 제 1 위상 변위부는, 제 1 스위치와 병렬로 접속된 제 1 캐패시터와, 서로 직렬로 접속되어 제 1 캐패시터의 양단에 병렬로 접속된 제 1 및 제 2 인덕터 와, 제 2 스위치와 병렬로 접속된 제 3 인덕터를 포함하고, 제 2 스위치의 일단은 제 1 및 제 2 인턱터 사이에 접속되고 타단은 접지하는 것이 바람직하다.
또한, 제 2 위상 변위부는, 제 2제어 신호에 의하여 활성화되어, 제 2 신호를 그대로 통과시키는 제 3스위치와, 제 1제어 신호에 의하여 활성화되어 제 2위상 변위부에서 제 2 신호를 미리 결정된 위상만큼 뒤진 위상을 갖도록 제어하는 제 4스위치를 포함할 수 있다.
또한, 제 2 위상 변위부는, 제 3 스위치와 병렬로 접속된 제 4 인덕터와, 서로 직렬로 접속되어 제 4 인덕터의 양단에 병렬로 접속된 제 2 및 제 3 캐패시터와, 제 4 스위치와 병렬로 접속된 제 5 인덕터를 포함하고, 제 4 스위치의 일단은 제 2 및 제 3 캐패시터 사이에 접속되고 타단은 접지하는 것이 바람직하다.
본 발명의 일 실시 예에 따른 방법은, 제 1 제어 신호와 제 1 제어 신호와 반대로 동작하는 제 2 제어 신호를 수신하여 입력 신호의 위상을 변위하기 위한 방법으로서, 소정 주파수를 가지는 입력 신호를 수신하는 과정과, 제 1 위상 변위부에서 제 1 제어 신호의 제어에 의해 입력 신호를 그대로 출력하는 과정과, 제 2 위상 변위부에서 제 2 제어 신호의 제어에 의해 제 1 위상 변위부의 출력을 미리 결정된 소정 위상만큼 위상이 뒤지도록 하는 과정을 포함한다.
본 발명의 다른 실시 예에 따른 방법은, 제 1 제어 신호와 제 1 제어 신호와 반대로 동작하는 제 2 제어 신호를 수신하여 입력 신호의 위상을 변위하기 위한 방법으로, 소정 주파수를 가지는 입력 신호를 수신하는 과정과, 제 1 위상 변위부에서 제 2 제어 신호의 제어에 의해 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 하는 과정과, 제 2 위상 변위부에서 제 1 제어 신호의 제어에 의해 제 1 위상 변위부의 출력을 그대로 출력하는 과정을 포함한다.
본 발명의 위상 변위기를 사용하면, 소형화 및 간소화할 수 있으며, 또한 보다 저렴하게 위상 변위기를 사용할 수 있는 이점이 있다.
상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.
이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 위상 변위기의 회로 구성도이다. 도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 위상 변위기는 제 1 위상 변위부(230)와 제 2 위상 변위부(240)를 포함한다.
제 1 위상 변위부(230)는 소정의 주파수를 가지는 입력 신호를 수신하고, 제 1 제어 신호와 제 1 제어 신호와 반대로 동작하는 제 2 제어 신호를 수신하며, 제 1 제어 신호가 활성화될 경우 입력 신호를 그대로 출력하고, 제 2 제어 신호가 활성화될 경우 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 출력한다. 이러한 제 1 위상 변위부(230)는 제 1 스위치(231)와, 제 2 스위치(232)와, 제 1 캐패시터(233)와, 제 1 인덕터(234)와, 제 2 인덕터(235)와, 제 3 인덕터(236)로 구성할 수 있다. 제 1 스위치(231)와 제 2 스위치(232)는 전계 효과 트랜지스터(Field Effect Transistor, 이하 'FET'), 금속 반도체 전계 효과 트랜지스터(Metal-Semiconductor-Field-Effect-Transistor, 이하 'MESFET') 또는 고전자 이동도 트랜지스터(High-Electron-Mobility-Transistor, 이하 'HEMT')로 구현할 수 있다. 이 중에서, HEMT로 구현하는 것이 바람직하다. 제 1 캐패시터(233)는 제 1 스위치의 드레인과 소스단자에 병렬로 접속된다. 제 1 및 제 2 인덕터(234, 235)는 서로 직렬로 접속되어 제 1 캐패시터(233)의 양단에 병렬로 접속된다. 제 3 인덕터(236)는 제 2 스위치(232)의 드레인과 소스단자에 병렬로 접속된다. 그리고, 제 2 스위치(232)의 일단은 제 1 및 제 2 인턱터 사이에 접속되고 타단은 접지되도록 구성된다.
제 2 위상 변위부(240)는 제 1 위상 변위부에서 출력된 제 2 신호를 수신하고, 제 1 제어 신호와 제 2 제어 신호를 수신하며, 제 1 제어 신호가 활성화될 경우 제 2 신호를 미리 결정된 위상만큼 뒤진 위상을 갖도록 출력하고, 제 2 제어 신호가 활성화될 경우 제 2 신호를 그대로 출력한다. 이러한 제 2위상 변위부(240) 는, 제 3스위치(241)와, 제 4스위치(242)와, 제 4인덕터(243)와, 제 2캐패시터(244)와, 제 3캐패시터(245)와, 제 5인덕터(262)로 구성할 수 있다. 제 3 스위치(241)와 제 4 스위치(242)도 FET, MESFET 또는 HEMT로 구현할 수 있으며, 이 중 HEMT로 구현하는 것이 바람직하다. 제 4 인덕터(243)는 제 3 스위치(241)의 드레인과 소스 단자에 병렬로 접속되고, 제 2 및 제 3 캐패시터(244, 245)는 서로 직렬로 접속되어 제 4 인덕터(243)의 양단에 병렬로 접속된다. 제 5 인덕터(246)는 제 4 스위치(242)와 병렬로 접속된다. 그리고, 제 4 스위치(242)의 일단은 제 2 및 제 3 캐패시터(244, 245) 사이에 접속되고, 타단은 접지되도록 구성된다.
이하, 도 2에 도시된 본 발명의 일 실시 예에 따른 위상 변위기의 동작 및 제어 방법을 도 3 및 도 4를 참조하여 설명한다. 도 3 및 도 4는 도 2에 도시된 본 발명의 일 실시 예에 따른 위상 변위기의 등가 회로 구성도이다.
제 1 내지 제 4스위치(231, 232, 241, 242)는 제 1 컨트롤 단자(270)에 인가되는 제 1 제어 신호와 제 2 컨트롤 단자(280)에 인가되는 제 2 제어 신호에 의해 온(on)/오프(off)가 제어된다. 제 1 제어 신호는 제 1 내지 제 4 스위치(231, 232, 241, 242)를 활성화(on) 시키는 신호이고, 제 2 제어 신호는 제 1 내지 제 4 스위치(231, 232, 241, 242)를 불활성화(off) 시키는 신호이다. 제 1 스위치(231)와 제 4 스위치(242)는 제 1 제어 신호 또는 제 2 제어 신호에 의해 함께 동작하고, 제 2 스위치(232)와 제 3 스위치(241)도 제 1 제어 신호 또는 제 2 제어 신호에 의해 함께 동작한다.
먼저, 제 1 제어 신호에 의해 제 1스위치(231)와 제 4스위치(242)가 온이 되 고, 제 2제어 신호에 의해 제 2스위치(232)와 제 3스위치(241)가 오프가 될 때의 동작을 살펴본다.
제 1 위상 변위부(230)가 입력 신호를 수신하면, 제 1 스위치(231)는 제 1 캐패시터(233)의 임피던스 값보다 작은 저항 값을 갖는 일반 선로가 되고, 제 2 스위치(232)는 등가적으로 캐패시터가 된다. 또한, 제 3 인덕터(236)와 제 2 스위치(232)가 병렬 공진되도록 인덕턴스 값을 설정하면, 제 1 및 제 2 인덕터(234, 235)에서 회로를 바라본 임피던스는 무한대가 된다. 따라서, 제 1 및 제 2 인덕터(234, 235)는 회로에 있어서, 미미한 영향을 주기 때문에, 무시할 수 있다. 결국, 제 1 스위치(231)와 제 2 스위치(232)를 포함하는 제 1 위상 변위부(230)는 일반 선로와 같은 역할을 수행하므로, 제 1 위상 변위부(230)는 소정의 주파수를 가진 입력 신호를 그대로 출력하게 된다.
제 2 위상 변위부(240)는 제 1 위상 변위부(230)에서 출력된 제 2 신호를 수신한다. 제 3스위치(241)는 오프가 되므로, 등가적으로 캐패시터가 된다. 이 캐패시터의 임피던스가 제 4 인덕터(243)의 임피던스보다 크게 설정되면, 이 둘은 도 3에서의 등가 인덕터(311)로 등가화 된다. 제 2 캐패시터(244)는 도 3에서의 캐패시터(321)로 등가화 되고, 제 3 캐패시터(245)는 도 3에서의 캐패시터(322)로 등가화 된다. 제 4 스위치(242)는 작은 저항 값을 갖는 일반 선로가 되므로, 도 3에서의 캐패시터(321, 322)가 직접 접지와 접속된 것으로 등가화 된다. 결국, 제 1 위상 변위부(230)와 제 2 위상 변위부(240)를 포함하는 위상 변위기는 도 3에 도시된 바와 같이, 저역 통과 필터의 회로로 등가화 된다. 이 저역 통과 필터 회로를 통과한 신호는 위상 뒤짐(Lag)이 일어나게 되므로, 입력 신호가 본 발명의 일 실시 예에 따른 위상 변위기를 통과하면, 입력 신호의 위상보다 뒤진 위상을 갖는 신호가 출력된다.
다음으로, 제 1 제어 신호에 의해 제 1 스위치(231)와 제 4 스위치(242)가 오프가 되고, 제 2 제어 신호에 의해 제 2 스위치(232)와 제 3 스위치(241)가 온이 될 때의 동작을 살펴본다. 제 1 위상 변위부(230)의 제 1 스위치(231)는 등가적으로 캐패시터가 되고, 이와 병렬로 접속된 제 1 캐패시터(233)와 합성시키면, 도 4에서의 등가 캐패시터(411)로 등가화 된다. 제 1 인덕터(234)는 도 4에서의 인덕터(421)로 등가화 되고, 제 2 인덕터(235)는 도 4에서의 인덕터(422)로 등가화 된다. 제 2 스위치(232)는 작은 저항 값을 갖는 일반 선로가 되므로, 도 4의 인덕터(421, 422)가 직접 접지와 접속된 것으로 등가화 된다. 제 2 위상 변위부(240)는 일반 선로와 같은 역할을 수행한다. 결국, 제 1 위상 변위부(230)와 제 2 위상 변위부(240)를 포함하는 위상 변위기는 도 4에 도시된 바와 같이, 고역 통과 필터의 회로로 등가화 된다. 이 고역 통과 필터의 회로를 통과한 신호는 위상 앞섬(Lead)이 일어나게 되므로, 입력 신호가 본 발명의 일 실시 예에 따른 위상 변위기를 통과하면, 입력 신호의 위상보다 앞선 위상을 갖는 신호가 출력된다.
이와 같이, 도 2에 도시된 본 발명의 일 실시 예에 따른 갖는 위상 변위기는, 제 1 및 제 2 제어 신호에 의해 도 3 및 도 4에 도시된 바와 같은, 저역 통과 필터 회로 또는 고역 통과 필터 회로로 등가화됨으로써 입력 신호의 위상차를 발생 시킬 수 있다. 예를 들어, 위상차가 도인 위상 변위기를 설계하려면 등가 저역 통과 필터 회로에서 도의 위상차를 발생시키고, 등가 고역 통과 필터 회로에서 도의 위상차를 발생시킴으로써 입력 신호의 위상차를 발생시킬 수 있다. 이 때, 도 3 및 도 4에 도시된 캐패시터(321, 322, 411)의 캐패시턴스와 인덕터(311, 421, 422)의 인덕턴스는 아래의 <수학식 1>과 같이 정의할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 위상 변위기의 C-대역 180도 MMIC 사진이다. 도 5에 표기된 도면부호는 도 2에 도시된 본 발명의 일 실시 예에 따른 위상 변위기의 도면부호와 같다.
도 6은 본 발명의 일 실시 예에 따른 위상 변위기의 S-파라미터(S-parameter) 특성을 보여주는 그래프이다. '상태 0'은 도 2에서의 제 1 스위치(231)와 제 4 스위치(242)가 온되고, 제 2 스위치(232)와 제 3 스위치(241)가 오프된 상태를 의미한다. '상태 1'은 도 2에서의 제 1 스위치(231)와 제 4 스위치(242)가 오프되고, 제 2 스위치(232)와 제 3 스위치(241)가 온된 상태를 의미한다. '상태 0'일 때는 본 발명의 일 실시 예에 따른 위상 변위기는 등가적으로 저역 통과 필터 회로로 동작하므로 S11(반사계수)는 ①번 그래프와 같이 나타나고, S21은 ②번 그래프와 같이 나타난다. '상태 1'일 때는 본 발명의 일 실시 예에 따른 위상 변위기는 등가적으로 고역 통과 필터 회로로 동작하므로 S21은 ③번 그래프와 같이 나타나고, S22(반사계수)는 ④번 그래프와 같이 나타난다.
도 7은 본 발명의 일 실시 예에 따른 위상 변위기의 위상 변위 특성을 보여주는 그래프이다. 도 7에 도시된 바와 같이, '상태 0'과 '상태 1'의 위상차는 약 190도 정도이다. 약 10도 정도의 오차는 캐패시턴스와 값과 인덕턴스의 값을 적절히 조절한다면, 180도의 고 위상차를 갖는 위상 변위기의 설계가 가능할 것이다. 따라서, 본 발명의 일 실시 예에 따른 위상 변위기는 4개의 스위치 소자만을 이용하여 입력 신호에 고 위상차를 줄 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
도 1은 일반적으로 사용되는 위상 변위기의 회로 구성도이다.
도 2는 본 발명의 위상 변위기의 회로 구성도이다.
도 3 및 도 4는 도 2에 도시된 본 발명의 일 실시 예에 따른 위상 변위기의 등가 회로 구성도이다.
도 5는 본 발명의 일 실시 예에 따른 위상 변위기의 C-대역 180도 MMIC 사진이다.
도 6은 본 발명의 일 실시 예에 따른 위상 변위기의 S-파라미터(S-parameter) 특성을 보여주는 그래프이다.
도 7은 본 발명의 일 실시 예에 따른 위상 변위기의 위상 변위 특성을 보여주는 그래프이다.
Claims (7)
- 소정의 주파수를 가지는 입력 신호를 수신하고, 제 1 제어 신호와 상기 제 1 제어 신호와 반대로 동작하는 제 2 제어 신호를 수신하며, 상기 제 1 제어 신호가 활성화될 경우 상기 입력 신호를 그대로 출력하고, 상기 제 2 제어 신호가 활성화될 경우 상기 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 출력하는 제 1 위상 변위부와,상기 제 1 위상 변위부에서 출력된 제 2 신호를 수신하고, 상기 제 1 제어 신호와 상기 제 2 제어 신호를 수신하며, 상기 제 1 제어 신호가 활성화될 경우 상기 제 2 신호를 미리 결정된 위상만큼 뒤진 위상을 갖도록 출력하고, 상기 제 2 제어 신호가 활성화될 경우 상기 제 2 신호를 그대로 출력하는 제 2 위상 변위부를 포함하는, 위상 변위기.
- 제 1 항에 있어서,상기 제 1 위상 변위부는, 상기 제 1 제어 신호에 의하여 활성화되어 상기 입력 신호를 그대로 통과시키는 제 1 스위치와, 상기 제 2 제어 신호에 의하여 활성화되어 상기 제 1 위상 변위부에서 상기 입력 신호를 미리 결정된 위상만큼 앞선 위상을 갖도록 제어하는 제 2 스위치를 포함하는, 위상 변위기.
- 제 2 항에 있어서,상기 제 1 위상 변위부는, 상기 제 1 스위치와 병렬로 접속된 제 1 캐패시터와, 서로 직렬로 접속되어 상기 제 1 캐패시터의 양단에 병렬로 접속된 제 1 및 제 2 인덕터와, 상기 제 2 스위치와 병렬로 접속된 제 3 인덕터를 포함하고, 상기 제 2 스위치의 일단은 상기 제 1 및 제 2 인턱터 사이에 접속되고 타단은 접지된, 위상 변위기.
- 제 1 항 또는 제 2 항 중 어느 한 항에 있어서,상기 제 2 위상 변위부는, 상기 제 2제어 신호에 의하여 활성화되어, 상기 제 2 신호를 그대로 통과시키는 제 3스위치와, 상기 제 1제어 신호에 의하여 활성화되어 상기 제 2위상 변위부에서 상기 제 2 신호를 미리 결정된 위상만큼 뒤진 위상을 갖도록 제어하는 제 4스위치를 포함하는, 위상 변위기.
- 제 4 항에 있어서,상기 제 2 위상 변위부는, 상기 제 3 스위치와 병렬로 접속된 제 4 인덕터와, 서로 직렬로 접속되어 상기 제 4 인덕터의 양단에 병렬로 접속된 제 2 및 제 3 캐패시터와, 상기 제 4 스위치와 병렬로 접속된 제 5 인덕터를 포함하고, 상기 제 4 스위치의 일단은 상기 제 2 및 제 3 캐패시터 사이에 접속되고 타단은 접지된, 위상 변위기.
- 삭제
- 삭제
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080104838A KR100976799B1 (ko) | 2008-10-24 | 2008-10-24 | 위상 변위기와 그 제어 방법 |
PCT/KR2009/005238 WO2010047471A2 (en) | 2008-10-24 | 2009-09-15 | Phase shifter and control method thereof |
US13/124,141 US20110199141A1 (en) | 2008-10-24 | 2009-09-15 | Phase shifter and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080104838A KR100976799B1 (ko) | 2008-10-24 | 2008-10-24 | 위상 변위기와 그 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100045751A KR20100045751A (ko) | 2010-05-04 |
KR100976799B1 true KR100976799B1 (ko) | 2010-08-20 |
Family
ID=42119792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080104838A KR100976799B1 (ko) | 2008-10-24 | 2008-10-24 | 위상 변위기와 그 제어 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110199141A1 (ko) |
KR (1) | KR100976799B1 (ko) |
WO (1) | WO2010047471A2 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201223250D0 (en) * | 2012-12-21 | 2013-02-06 | Sec Dep For Business Innovation & Skills The | Antenna assembly and system |
KR101721866B1 (ko) * | 2016-01-06 | 2017-04-03 | 한국과학기술원 | 위상 천이기 및 그 제어방법 |
KR101721475B1 (ko) | 2017-01-17 | 2017-03-30 | 주식회사 이엠따블유 | 위상 변위기 및 이를 포함하는 통신 장치 |
KR101725233B1 (ko) | 2017-02-28 | 2017-04-12 | 주식회사 이엠따블유 | 위상 변위기 및 이를 포함하는 통신 장치 |
US10790563B1 (en) * | 2019-03-04 | 2020-09-29 | Qualcomm Incorporated | Reconfigurable phase-shifting networks |
KR20220137309A (ko) | 2021-04-02 | 2022-10-12 | 한국전자통신연구원 | 트랜스포머 기반 증폭기, 이의 동작 방법, 및 이를 포함하는 장치들 |
CN116248074B (zh) * | 2023-03-22 | 2024-01-12 | 南京米乐为微电子科技有限公司 | 一种超宽带小度数移相器及其控制方法以及波束控制系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990057268A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체장치의 위상변위기 |
KR100392371B1 (ko) | 2000-10-09 | 2003-07-22 | 한국전자통신연구원 | 삽입손실의 변화가 작은 위상변위기 |
KR100585395B1 (ko) * | 1999-09-06 | 2006-05-30 | 주식회사 팬택앤큐리텔 | K 대역 디지털 위상변위기 |
US20070273456A1 (en) | 2004-07-27 | 2007-11-29 | Kenichi Miyaguchi | Phase-shifting circuit and multibit phase shifter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4733203A (en) * | 1984-03-12 | 1988-03-22 | Raytheon Company | Passive phase shifter having switchable filter paths to provide selectable phase shift |
US5317290A (en) * | 1987-10-19 | 1994-05-31 | General Electric Company | MMIC (monolithic microwave integrated circuit) switchable bidirectional phase shift network |
JP2001339276A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 移相器 |
JP3469563B2 (ja) * | 2001-05-14 | 2003-11-25 | 三菱電機株式会社 | 移相器及び多ビット移相器 |
US6664870B2 (en) * | 2001-10-30 | 2003-12-16 | Raytheon Company | Compact 180 degree phase shifter |
-
2008
- 2008-10-24 KR KR1020080104838A patent/KR100976799B1/ko not_active IP Right Cessation
-
2009
- 2009-09-15 WO PCT/KR2009/005238 patent/WO2010047471A2/en active Application Filing
- 2009-09-15 US US13/124,141 patent/US20110199141A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990057268A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체장치의 위상변위기 |
KR100585395B1 (ko) * | 1999-09-06 | 2006-05-30 | 주식회사 팬택앤큐리텔 | K 대역 디지털 위상변위기 |
KR100392371B1 (ko) | 2000-10-09 | 2003-07-22 | 한국전자통신연구원 | 삽입손실의 변화가 작은 위상변위기 |
US20070273456A1 (en) | 2004-07-27 | 2007-11-29 | Kenichi Miyaguchi | Phase-shifting circuit and multibit phase shifter |
Also Published As
Publication number | Publication date |
---|---|
US20110199141A1 (en) | 2011-08-18 |
KR20100045751A (ko) | 2010-05-04 |
WO2010047471A3 (en) | 2010-06-24 |
WO2010047471A2 (en) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100976799B1 (ko) | 위상 변위기와 그 제어 방법 | |
US7724107B2 (en) | Phase shifter having switchable signal paths where one signal path includes no shunt capacitor and inductor | |
US8248302B2 (en) | Reflection-type phase shifter having reflection loads implemented using transmission lines and phased-array receiver/transmitter utilizing the same | |
EP0409374B1 (en) | A Microwave or Millimetre Wave Circuit | |
US20040104785A1 (en) | Variable impedance matching circuit | |
US11967977B2 (en) | Switch circuit, radio frequency front-end circuit, and communication device | |
US7123116B2 (en) | Phase shifter and multibit phase shifter | |
US6806792B2 (en) | Broadband, four-bit, MMIC phase shifter | |
US6674341B2 (en) | Phase shifter and multibit phase shifter | |
US4961062A (en) | Continually variable analog phase shifter | |
US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
US7990201B2 (en) | Constant phase digital attenuator with on-chip matching circuitry | |
KR101008955B1 (ko) | Pin 다이오드를 이용한 초고주파 대역 고성능 위상 변위기 회로 | |
KR100796740B1 (ko) | 시간 지연 위상 변위기 | |
KR101721866B1 (ko) | 위상 천이기 및 그 제어방법 | |
JP4277808B2 (ja) | 反射型移相器 | |
Polli et al. | Resistive bias network for optimized isolation in SPDT switches | |
JP2002076844A (ja) | 移相回路および移相器 | |
WO2023135663A1 (ja) | 移相回路 | |
US7576625B2 (en) | Millimeter-band switching circuit | |
US20200313652A1 (en) | Reconfigurable filter for digitally controlled phase shifter | |
CN116232350A (zh) | 一种GaN射频前端电路、TR组件及其制备方法 | |
KR100273735B1 (ko) | 반도체장치의위상변위기 | |
KR940011028B1 (ko) | 무 스위치 고역, 저역통과 여파기형 위상기 | |
JP2003198344A (ja) | 高周波スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130729 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |