KR100585395B1

KR100585395B1 - Ｋ 대역 디지털 위상변위기

Info

Publication number: KR100585395B1
Application number: KR1019990037705A
Authority: KR
Inventors: 최병환; 김태용; 민동욱; 정영균
Original assignee: 주식회사 팬택앤큐리텔
Priority date: 1999-09-06
Filing date: 1999-09-06
Publication date: 2006-05-30
Also published as: KR20010026400A

Abstract

본 발명은 Ｋ 대역 디지털 위상변위기에 관한 것으로, 특히, 18㎓∼26㎓ 대역인 K 대역의 초고주파 신호의 위상을 22.5°단위로 변위시켜 줄 수 있도록 해주는 Ｋ 대역 디지털 위상변위기에 관한 것으로서, 본 발명에 의한 Ｋ 대역 디지털 위상변위기에 의하면, 18㎓∼26㎓ 대역인 K 대역의 초고주파 신호의 위상을 변위시켜줄 수 있는 한편, pHEMT 공정을 이용하여 위상변위기를 제작해 줌으로써 18㎓∼26㎓ 대역에서 삽입손실 -5±1dB, 최소 입출력 반사손실 -12dB, 평균 RMS 위상오차 8°의 낮은 손실을 갖도록 해주어 높은 효율을 얻을 수 있도록 해줄 뿐만 아니라, 단일칩 마이크로파 집적회로로 구현시켜 줌으로 소형화 시스템에 적응이 가능하다는 뛰어난 효과가 있다.

Description

Ｋ 대역 디지털 위상변위기{K BAND DIGITAL PHASE SHIFTER}

도 1은 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기의 구성을 나타낸 회로도,

도 2는 도 1에 따른 Ｋ 대역 디지털 위상변위기가 단일칩 마이크로파 집적회로로 구현된 모습을 나타낸 도면,

도 3a는 도 1에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 삽입손실을 나타낸 그래프,

도 3b는 도 1에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 입력 반사손실을 나타낸 그래프,

도 3c는 도 1에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 출력 반사손실을 나타낸 그래프,

도 3d는 도 1에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 위상을 나타낸 그래프,

도 3e는 도 1에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 RMS 위상오차를 나타낸 그래프이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 22.5°위상변위부 101 : 제 1 FET

102 : 제 2 FET 103 : 제 3 FET

200 : 45°위상변위부 201 : 제 4 FET

202 : 제 5 FET 203 : 제 6 FET

300 : 90°위상변위부 301 : 제 7 FET

302 : 제 8 FET 303 : 제 9 FET

304 : 제 10 FET 305 : 제 11 FET

306 : 제 12 FET 400 : 180°위상변위부

401 : 제 13 FET 402 : 제 14 FET

403 : 제 15 FET 404 : 제 16 FET

C1,C2,C3,C4 : 콘덴서

L1,L2,L3,L4,L5,L6,L7,L8,L9,L10,L11,L12,L13,L14,L15 : 코일

R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12,R13,R14,R15,R16 : 저항

본 발명은 Ｋ 대역 디지털(Digital) 위상변위기에 관한 것으로, 특히, 18㎓∼26㎓ 대역인 K 대역의 초고주파 신호의 위상을 22.5°단위로 변위시켜 줄 수 있 도록 해주는 Ｋ 대역 디지털 위상변위기에 관한 것이다.

종래의 디지털 위상변위기로는, 1∼2㎓ 대역의 위상을 변위시키는 L 대역 위상변위기, 2∼4㎓ 대역의 위상을 변위시키는 S 대역 위상변위기, 4∼8㎓ 대역의 위상을 변위시키는 C 대역 위상변위기, 8∼12㎓ 대역의 위상을 변위시키는 X 대역 위상변위기, 및 12∼18㎓ 대역의 위상을 변위시키는 Ku 대역 위상변위기 등이 개발되어 있었으나, 18∼26㎓의 대역을 갖는 K 대역 위상변위기는 개발되지 않았음으로써, K 대역의 초고주파 신호의 위상을 변위시킬 수 없었다는 문제점이 있었다.

또한, L 대역 위상변위기, S 대역 위상변위기, C 대역 위상변위기, X 대역 위상변위기, 및 Ku 대역 위상변위기 등과 같은 종래의 디지털 위상변위기들은 삽입손실, 최소 입출력 반사손실, 평균 RMS(Root Mean Square; 이하 RMS라 칭함.) 위상오차가 크기 때문에 효율이 떨어질 뿐만 아니라, 단일칩 마이크로파 집적회로(Monolithic Microwave Integrated Circuit)로 구현하기가 어렵다는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 18㎓∼26㎓ 대역인 K 대역에서 삽입손실 -5±1dB, 최소 입출력 반사손실 -12dB, 평균 RMS 위상오차 8°의 높은 효율을 갖도록 해주기 위한 Ｋ 대역 디지털 위상변위기를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명 Ｋ 대역 디지털 위상변위기는, 초고주파 신호를 진폭의 감쇄없이 위상변위시켜 주는 디지털 위상 변위기에 있어서,

전원 제어신호(Q1, Q1_)에 의해 Π형의 저역필터로 구현되었다가 다시 단순 위상전진 특성을 갖는 고역필터로 변환됨으로 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호를 22.5°위상변위시키는 22.5°위상변위부와; 상기 22.5°위상변위부의 신호 출력단에 접속되어, 전원 제어신호(Q2, Q2_)에 의해 고역필터로 구현되었다가 다시 Π형의 저역필터로 변환됨으로 상기 22.5°위상변위부를 거친 K 대역의 초고주파 신호를 45°위상변위시키는 45°위상변위부와; 상기 45°위상변위부의 신호 출력단에 접속되어, 전원 제어신호(Q3, Q3_)에 의해 Π형의 고역필터로 구현되었다가 다시 Π형의 저역필터로 변환됨으로 상기 45°위상변위부를 거친 K 대역의 초고주파 신호를 90°위상변위시키는 90°위상변위부와; 상기 90°위상변위부의 신호 출력단에 접속되어, 전원 제어신호(Q4, Q4_)에 의해 Π형 또는 T형의 저역필터로 구현되었다가 다시 Π형 또는 T형의 고역필터로 변환됨으로 상기 90°위상변위부를 거친 K 대역의 초고주파 신호를 180°위상변위시킨 후 초고주파신호 최종출력단(Output)으로 출력시키는 180°위상변위부로 구성된 것을 특징으로 한다.

이하, 본 발명의 일 실시예에 의한 Ｋ 대역 디지털 위상변위기에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 의한 Ｋ 대역 디지털 위상변위기의 구성을 나타낸 회로도로서, 본 발명의 일 실시예에 의한 Ｋ 대역 디지털 위상변위기는 22.5°위상변위부(100), 45°위상변위부(200), 90°위상변위부(300), 및 180°위상변위부(400)로 구성되어 있다.

상기 22.5°위상변위부(100)는 전원 제어신호(Q1, Q1_)에 의해 Π형의 저역필터로 구현되었다가 다시 단순 위상전진 특성을 갖는 고역필터로 변환됨으로 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호를 22.5°위상변위시키는 역할을 하며, 제 1 전계효과 트랜지스터(Field Effect Transistor; 이하 FET라 칭함.)(101), 코일(Coil)(L1, L2), 제 2 FET(102), 제 3 FET(103), 및 코일(L3)로 구성되어 있다.

이때, 상기 22.5°위상변위부(100)내에 장착된 제 1 FET(101)는 초고주파신호 최초입력단(Input)에 드레인 단자(D)가 접속되고, Q1 전원 제어신호 입력단자에 접속된 저항(R1)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 입/출력단(a)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 +0.3V의 Q1 전원 제어신호가 입력되면 온(ON)되는 한편, -3V의 Q1 전원 제어신호가 입력되면 오프(OFF)되는 스위칭(Switching) 역할을 한다.

한편, 상기 22.5°위상변위부(100)내에 장착된 코일(L1, L2)는 상기 제 1 FET(101)의 드레인 단자(D) 및 소오스 단자(S)에 각각 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

또한, 상기 22.5°위상변위부(100)내에 장착된 제 2 FET(102)는 상기 코일(L1) 및 코일(L2)에 드레인 단자(D)가 접속되고, Q1 전원 제어신호 입력단자에 접속된 저항(R2)에 베이스 단자(B)가 접속됨과 동시에 제 3 FET(103)의 드레인 단자(D)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 +0.3V의 Q1 전원 제어신호가 입력되면 온되는 한편, -3V의 Q1 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 22.5°위상변위부(100)내에 장착된 제 3 FET(103)는 상기 제 2 FET(102)의 소오스 단자(S)에 드레인 단자(D)가 접속되고, Q1_ 전원 제어신호 입력단자에 접속된 저항(R3)에 베이스 단자(B)가 접속됨과 동시에 소오스 단자(S)는 접지되어, 베이스 단자(B)로 +0.3V의 Q1_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q1_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

또한, 상기 22.5°위상변위부(100)내에 장착된 코일(L3)은 상기 제 3 FET(103)의 드레인 단자(D) 및 소오스 단자(S)에 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

한편, 상기 45°위상변위부(200)는 상기 22.5°위상변위부(100)의 신호 출력단에 접속되어, 전원 제어신호(Q2, Q2_)에 의해 고역필터로 구현되었다가 다시 Π형의 저역필터로 변환됨으로 상기 22.5°위상변위부(100)를 거친 K 대역의 초고주파 신호를 45°위상변위시키는 역할을 하며, 제 4 FET(201), 코일(L4, L5), 제 5 FET(202), 제 6 FET(203), 및 코일(L6)로 구성되어 있다.

이때, 상기 45°위상변위부(200)내에 장착된 제 4 FET(201)는 상기 22.5°위상변위부(100)내에 장착된 제 1 FET(101)의 소오스 단자(S)에 드레인 단자(D)가 접속되고, Q2_ 전원 제어신호 입력단자에 접속된 저항(R4)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 입/출력단(b)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 +0.3V의 Q2_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q2_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 45°위상변위부(200)내에 장착된 코일(L4, L5)는 상기 제 4 FET(201)의 드레인 단자(D) 및 소오스 단자(S)에 각각 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

또한, 상기 45°위상변위부(200)내에 장착된 제 5 FET(202)는 상기 코일(L4) 및 코일(L5)에 드레인 단자(D)가 접속되고, 상기 제 6 FET(203)의 드레인 단자(D)에 소오스 단자(S)가 접속됨과 동시에 Q2_ 전원 제어신호 입력단자에 접속된 저항(R5)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 +0.3V의 Q2_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q2_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 45°위상변위부(200)내에 장착된 제 6 FET(203)는 상기 제 5 FET(202)의 소오스 단자(S)에 드레인 단자(D)가 접속되고, Q2 전원 제어신호 입력단자에 접속된 저항(R6)에 베이스 단자(B)가 접속됨과 동시에 소오스 단자(S)는 접지되어, 베이스 단자(B)로 +0.3V의 Q2 전원 제어신호가 입력되면 온되는 한편, -3V 의 Q2 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

또한, 상기 45°위상변위부(200)내에 장착된 코일(L6)는 상기 제 6 FET(203)의 드레인 단자(D) 및 소오스 단자(S)에 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

한편, 상기 90°위상변위부(300)는 상기 45°위상변위부(200)의 신호 출력단에 접속되어, 전원 제어신호(Q3, Q3_)에 의해 Π형의 고역필터로 구현되었다가 다시 Π형의 저역필터로 변환됨으로 상기 45°위상변위부(200)를 거친 K 대역의 초고주파 신호를 90°위상변위시키는 역할을 하며, 콘덴서(Condenser)(C1) 및 코일(L7), 제 7 FET(301), 제 8 FET(302), 코일(L8), 제 9 FET(303), 제 10 FET(304), 코일(L9, L10), 제 11 FET(305), 및 제 12 FET(306)로 구성되어 있다.

이때, 상기 90°위상변위부(300)내에 장착된 콘덴서(C1) 및 코일(L7)은 상기 45°위상변위부(200)내에 장착된 제 4 FET(201)의 소오스 단자(S)에 상호 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

한편, 상기 90°위상변위부(300)내에 장착된 제 7 FET(301)는 상기 콘덴서(C1)에 드레인 단자(D)가 접속되고, Q3 전원 제어신호 입력단자에 접속된 저항(R7)에 베이스 단자(B)가 접속됨과 동시에 상기 제 9 FET(303)의 드레인 단자(D)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 +0.3V의 Q3 전원 제어신호가 입력되면 온되는 한편, -3V의 Q3 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

또한, 상기 90°위상변위부(300)내에 장착된 제 8 FET(302)는 상기 제 7 FET(301)의 소오스 단자(S)에 소오스 단자(S)가 병렬로 접속되고, Q3_ 전원 제어신호 입력단자에 접속된 저항(R8)에 베이스 단자(B)가 접속됨과 동시에 드레인 단자(D)는 접지되어, 베이스 단자(B)로 +0.3V의 Q3_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q3_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 90°위상변위부(300)내에 장착된 코일(L8)은 상기 제 8 FET(302)의 드레인 단자(D) 및 소오스 단자(S)에 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

또한, 상기 90°위상변위부(300)내에 장착된 제 9 FET(303)는 상기 제 8 FET(302)의 소오스 단자(S)에 드레인 단자(D)가 병렬로 접속되고, Q3 전원 제어신호 입력단자에 접속된 저항(R9)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 입/출력단(c)에 접속된 콘덴서(C2)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 +0.3V의 Q3 전원 제어신호가 입력되면 온되는 한편, -3V의 Q3 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 90°위상변위부(300)내에 장착된 제 10 FET(304)는 상기 코일(L7)에 소오스 단자(S)가 접속되고, Q3_ 전원 제어신호 입력단자에 접속된 저항(R10)에 베이스 단자(B)가 접속됨과 동시에 제 12 FET(306)의 소오스 단자(S)에 드레인 단자(D)가 접속되어, 베이스 단자(B)로 +0.3V의 Q3_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q3_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

또한, 상기 90°위상변위부(300)내에 장착된 코일(L9, L10)은 상호 병렬로 접속됨과 동시에 상기 제 10 FET(304)의 드레인 단자(D)와 각각 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

한편, 상기 90°위상변위부(300)내에 장착된 제 11 FET(305)는 상기 코일(L9, L10)에 드레인 단자(D)가 접속되고, Q3 전원 제어신호 입력단자에 접속된 저항(R11)에 베이스 단자(B)가 접속됨과 동시에 소오스 단자(S)는 접지되어, 베이스 단자(B)로 +0.3V의 Q3 전원 제어신호가 입력되면 온되는 한편, -3V의 Q3 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

또한, 상기 90°위상변위부(300)내에 장착된 제 12 FET(306)는 상기 제 10 FET(304)의 드레인 단자(D)에 소오스 단자(S)가 접속되고, Q3_ 전원 제어신호 입력단자에 접속된 저항(R11)에 베이스 단자(B)가 접속됨과 동시에 상기 콘덴서(C2)와 병렬로 접속된 코일(L11)에 드레인 단자(D)가 접속되어, 베이스 단자(B)로 +0.3V의 Q3_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q3_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 180°위상변위부(400)는 상기 90°위상변위부(300)의 신호 출력단에 접속되어, 전원 제어신호(Q4, Q4_)에 의해 Π형 또는 T형의 저역필터로 구현되었다가 다시 Π형 또는 T형의 저역필터로 변환됨으로 상기 90°위상변위부(300)를 거친 K 대역의 초고주파 신호를 180°위상변위시킨 후 초고주파신호 최종출력단(Output)으로 출력시키는 역할을 하며, 제 13 FET(401), 콘덴서(C3), 코일(L12, L13), 제 14 FET(402), 제 15 FET(403), 코일(L14, L15), 콘덴서(C4), 및 제 16 FET(404)로 구성되어 있다.

이때, 상기 180°위상변위부(400)내에 장착된 제 13 FET(401)는 초고주파신호 입/출력단(c)에 드레인 단자(D)가 병렬로 접속되고, Q4 전원 제어신호 입력단자에 접속된 저항(R13)에 베이스 단자(B)가 접속됨과 동시에 콘덴서(C3)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 +0.3V의 Q4 전원 제어신호가 입력되면 온되는 한편, -3V의 Q4 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 180°위상변위부(400)내에 장착된 코일(L12, L13)은 상기 제 13 FET(401)의 소오스 단자(S)에 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

또한, 상기 180°위상변위부(400)내에 장착된 코일(L12, L13)은 상호 병렬로 접속됨과 동시에 상기 콘덴서(C3)의 양단에 각각 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

한편, 상기 180°위상변위부(400)내에 장착된 제 14 FET(402)는 상기 콘덴서(C3)에 드레인 단자(D)가 접속되고, Q4 전원 제어신호 입력단자에 접속된 저항(R14)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 최종출력단(Output)에 소오스 단자(S)가 병렬로 접속되어, 베이스 단자(B)로 +0.3V의 Q4 전원 제어신호가 입력되면 온되는 한편, -3V의 Q4 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

또한, 상기 180°위상변위부(400)내에 장착된 제 15 FET(403)는 초고주파신호 입/출력단(c)에 소오스 단자(S)가 병렬로 접속되고, Q4_ 전원 제어신호 입력단자에 접속된 저항(R15)에 베이스 단자(B)가 접속됨과 동시에 제 16 FET(404)의 소 오스 단자(S)에 드레인 단자(D)가 접속되어, 베이스 단자(B)로 +0.3V의 Q4_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q4_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

한편, 상기 상기 180°위상변위부(400)내에 장착된 코일(L14, L15)는 상기 제 15 FET(403)의 드레인 단자(D)에 직렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

또한, 상기 상기 180°위상변위부(400)내에 장착된 콘덴서(C4)는 상기 코일(L14, L15) 사이에 병렬로 접속되어, 저역필터 또는 고역필터를 구현시켜 주기 위한 필터소자이다.

한편, 상기 상기 180°위상변위부(400)내에 장착된 제 16 FET(404)는 상기 코일(L15)에 소오스 단자(S)가 접속되고, Q4_ 전원 제어신호 입력단자에 접속된 저항(R16)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 최종출력단(Output)에 드레인 단자(S)가 병렬로 접속되어, 베이스 단자(B)로 +0.3V의 Q4_ 전원 제어신호가 입력되면 온되는 한편, -3V의 Q4_ 전원 제어신호가 입력되면 오프되는 스위칭 역할을 한다.

그러면, 상기와 같은 구성을 가지는 Ｋ 대역 디지털 위상변위기의 동작과정에 대해 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기가 단일칩 마이크로파 집적회로로 구현된 모습을 나타낸 도면이고, 도 3a는 본 발명의 일 실시 예에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 삽입손실을 나타낸 그래프이며, 도 3b는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 입력 반사손실을 나타낸 그래프이다.

또한, 도 3c는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 출력 반사손실을 나타낸 그래프이고, 도 3d는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 위상을 나타낸 그래프이며, 도 3e는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기의 18㎓∼22㎓ 대역의 RMS 위상오차를 나타낸 그래프이다.

먼저, 하기에서는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기를 이용하여, 초고주파신호 최초입력단(Input)으로 입력된 K 대역의 초고주파 신호를 22.5°변위시키는 동작과정을 설명하기로 한다.

최초로, 상기 22.5°위상변위부(100)는 상기 초고주파신호 최초입력단(Input)으로 부터 K 대역의 초고주파 신호를 입력받는다.

그러면, 도시치 않은 제어부는 상기 22.5°위상변위부(100)의 Q1 전원 제어신호 입력단자로 -3V의 Q1 전원 제어신호를 인가시킴과 동시에 Q1_ 전원 제어신호 입력단자로 +0.3V의 Q1_ 전원 제어신호를 인가시킨다.

한편, 상기 제어부는 상기 22.5°위상변위부(100)를 제외한 다른 위상변위부로 제어신호를 인가시키지 않음으로, 상기 45°위상변위부(200), 90°위상변위부(300), 및 180°위상변위부(400)가 작동되지 않도록 제어한다.

이때, 상기 22.5°위상변위부(100)내에 장착된 제 1 FET(101) 및 제 2 FET(102)는 -3V의 Q1 전원 제어신호에 의해 오프상태가 되는 한편 상기 제 3 FET(103)는 +0.3V의 Q1_ 전원 제어신호에 의해 온상태가 됨으로, 상기 22.5°위상변위부(100)는 등가적으로 Π형의 저역필터로 구현된다. 따라서, 상기 22.5°위상변위부(100)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력받은 K 대역의 초고주파 신호에 대해 저역 필터링동작을 수행한다.

그런후, 상기 제어부는 상기 22.5°위상변위부(100)의 Q1 전원 제어신호 입력단자로 +0.3V의 Q1 전원 제어신호를 인가시킴과 동시에 Q1_ 전원 제어신호 입력단자로 -3V의 Q1_ 전원 제어신호를 인가시킨다.

그러면, 상기 22.5°위상변위부(100)내에 장착된 제 1 FET(101) 및 제 2 FET(102)는 +0.3V의 Q1 전원 제어신호에 의해 온상태가 되는 한편 상기 제 3 FET(103)는 -3V의 Q1_ 전원 제어신호에 의해 온상태가 됨으로, 상기 22.5°위상변위부(100)는 등가적으로 위상 전진특성을 갖는 고역필터로 구현된다. 따라서, 상기 22.5°위상변위부(100)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력받은 K 대역의 초고주파 신호에 대해 고역 필터링동작을 수행한다.

그러므로, 상기 22.5°위상변위부(100)는 상술한 바와 같이 저역필터링 동작과 고역필터링 동작을 순차적으로 수행함으로써, 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호를 22.5°위상변위시키는 것이다.

따라서, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호는 상기 22.5°위상변위부(100)만을 통해 22.5°위상변위된 후 초고주파신호 최종출력단(Output)으로 출력된다.

한편, 하기에서는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기를 이용하여, 초고주파신호 최초입력단(Input)으로 입력된 K 대역의 초고주파 신호를 45°변위시키는 동작과정을 설명하기로 한다.

먼저, 상기 45°위상변위부(200)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)를 거친 K 대역의 초고주파 신호를 입력받는다.

그러면, 상기 제어부는 상기 45°위상변위부(200)의 Q2_ 전원 제어신호 입력단자로 +0.3V의 Q2_ 전원 제어신호를 인가시킴과 동시에 Q2 전원 제어신호 입력단자로 -3V의 Q2 전원 제어신호를 인가시킨다.

한편, 상기 제어부는 상기 45°위상변위부(200)를 제외한 다른 위상변위부로 제어신호를 인가시키지 않음으로, 상기 22.5°위상변위부(100), 90°위상변위부(300), 및 180°위상변위부(400)가 작동되지 않도록 제어한다.

이때, 상기 45°위상변위부(200)내에 장착된 제 4 FET(201) 및 제 5 FET(202)는 +0.3V의 Q2_ 전원 제어신호에 의해 온상태가 되는 한편 상기 제 6 FET(203)는 -3V의 Q2 전원 제어신호에 의해 오프상태가 됨으로, 상기 45°위상변위부(200)는 등가적으로 위상 전진특성을 갖는 고역필터로 구현된다. 따라서, 상기 45°위상변위부(200)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)를 거친 K 대역의 초고주파 신호에 대해 고역 필터링동작을 수행한다.

그런후, 상기 제어부는 상기 45°위상변위부(200)의 Q2_ 전원 제어신호 입력단자로 -3V의 Q2_ 전원 제어신호를 인가시킴과 동시에 Q2 전원 제어신호 입력단자로 +0.3V의 Q2 전원 제어신호를 인가시킨다.

그러면, 상기 45°위상변위부(200)내에 장착된 제 4 FET(201) 및 제 5 FET(202)는 -3V의 Q2_ 전원 제어신호에 의해 오프상태가 되는 한편 상기 제 6 FET(203)는 +0.3V의 Q2 전원 제어신호에 의해 온상태가 됨으로, 상기 45°위상변위부(200)는 등가적으로 Π형의 저역필터로 구현된다. 따라서, 상기 45°위상변위부(200)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)를 거친 K 대역의 초고주파 신호에 대해 저역 필터링동작을 수행한다.

그러므로, 상기 45°위상변위부(200)는 상술한 바와 같이 고역필터링 동작과 저역필터링 동작을 순차적으로 수행함으로써, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)를 거친 K 대역의 초고주파 신호를 45°위상변위시키는 것이다.

따라서, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호는 상기 45°위상변위부(200)만을 통해 45°위상변위된 후 초고주파신호 최종출력단(Output)으로 출력된다.

또한, 하기에서는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기를 이용하여, 초고주파신호 최초입력단(Input)으로 입력된 K 대역의 초고주파 신호를 90°변위시키는 동작과정을 설명하기로 한다.

먼저, 상기 90°위상변위부(300)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)와 상기 45°위상변위부(200)를 거친 K 대역의 초고주파 신호를 입력받는다.

그러면, 상기 제어부는 상기 90°위상변위부(300)의 Q3 전원 제어신호 입력단자로 +0.3V의 Q3 전원 제어신호를 인가시킴과 동시에 Q3_ 전원 제어신호 입력단자로 -3V의 Q3_ 전원 제어신호를 인가시킨다.

한편, 상기 제어부는 상기 90°위상변위부(300)를 제외한 다른 위상변위부로 제어신호를 인가시키지 않음으로, 상기 22.5°위상변위부(100), 45°위상변위부(200), 및 180°위상변위부(400)가 작동되지 않도록 제어한다.

이때, 상기 90°위상변위부(300)내에 장착된 제 7 FET(301), 제 9 FET(303) 및 제 11 FET(305)는 +0.3V의 Q3 전원 제어신호에 의해 온상태가 되는 한편 상기 제 8 FET(302), 제 10 FET(304) 및 제 12 FET(306)는 -3V의 Q3_ 전원 제어신호에 의해 오프상태가 됨으로, 상기 90°위상변위부(300)는 등가적으로 Π형의 고역필터로 구현된다. 따라서, 상기 90°위상변위부(300)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)와 45°위상변위부(200)를 거친 K 대역의 초고주파 신호에 대해 고역 필터링동작을 수행한다.

그런후, 상기 제어부는 상기 90°위상변위부(300)의 Q3 전원 제어신호 입력단자로 -3V의 Q3 전원 제어신호를 인가시킴과 동시에 Q3_ 전원 제어신호 입력단자로 +0.3V의 Q3_ 전원 제어신호를 인가시킨다.

그러면, 상기 90°위상변위부(300)내에 장착된 제 7 FET(301), 제 9 FET(303) 및 제 11 FET(305)는 -3V의 Q3 전원 제어신호에 의해 오프상태가 되는 한편 상기 제 8 FET(302), 제 10 FET(304) 및 제 12 FET(306)는 +0.3V의 Q3_ 전원 제어신호에 의해 온상태가 됨으로, 상기 90°위상변위부(300)는 등가적으로 Π형의 저역필터로 구현된다. 따라서, 상기 90°위상변위부(300)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)와 45°위상변위부(200)를 거친 K 대역의 초고주파 신호에 대해 저역 필터링동작을 수행한다.

그러므로, 상기 90°위상변위부(300)는 상술한 바와 같이 고역필터링 동작과 저역필터링 동작을 순차적으로 수행함으로써, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100)와 45°위상변위부(200)를 거친 K 대역의 초고주파 신호를 45°위상변위시키는 것이다.

따라서, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호는 상기 90°위상변위부(300)만을 통해 90°위상변위된 후 초고주파신호 최종출력단(Output)으로 출력된다.

한편, 하기에서는 본 발명의 일 실시예에 따른 Ｋ 대역 디지털 위상변위기를 이용하여, 초고주파신호 최초입력단(Input)으로 입력된 K 대역의 초고주파 신호를 180°변위시키는 동작과정을 설명하기로 한다.

먼저, 상기 180°위상변위부(400)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100), 상기 45°위상변위부(200) 및 상 기 90°위상변위부(300)를 거친 K 대역의 초고주파 신호를 입력받는다.

그러면, 상기 제어부는 상기 180°위상변위부(400)의 Q4 전원 제어신호 입력단자로 +0.3V의 Q4 전원 제어신호를 인가시킴과 동시에 Q4_ 전원 제어신호 입력단자로 -3V의 Q4_ 전원 제어신호를 인가시킨다.

한편, 상기 제어부는 상기 180°위상변위부(400)를 제외한 다른 위상변위부로 제어신호를 인가시키지 않음으로, 상기 22.5°위상변위부(100), 45°위상변위부(200), 및 90°위상변위부(300)가 작동되지 않도록 제어한다.

이때, 상기 180°위상변위부(400)내에 장착된 제 13 FET(401) 및 제 14 FET(402)는 +0.3V의 Q4 전원 제어신호에 의해 온상태가 되는 한편 상기 제 15 FET(403) 및 제 16 FET(404)는 -3V의 Q4_ 전원 제어신호에 의해 오프상태가 됨으로, 상기 180°위상변위부(400)는 등가적으로 Π형 또는 T형의 저역필터로 구현된다. 따라서, 상기 180°위상변위부(400)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100), 상기 45°위상변위부(200) 및 상기 90°위상변위부(300)를 거친 K 대역의 초고주파 신호에 대해 저역 필터링동작을 수행한다.

그런후, 상기 제어부는 상기 180°위상변위부(400)의 Q4 전원 제어신호 입력단자로 -3V의 Q4 전원 제어신호를 인가시킴과 동시에 Q4_ 전원 제어신호 입력단자로 +0.3V의 Q4_ 전원 제어신호를 인가시킨다.

그러면, 상기 180°위상변위부(400)내에 장착된 제 13 FET(401) 및 제 14 FET(402)는 -3V의 Q4 전원 제어신호에 의해 오프상태가 되는 한편 상기 제 15 FET(403) 및 제 16 FET(404)는 +0.3V의 Q4_ 전원 제어신호에 의해 온상태가 됨으로, 상기 180°위상변위부(400)는 등가적으로 Π형 또는 T형의 고역필터로 구현된다. 따라서, 상기 180°위상변위부(400)는 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100), 상기 45°위상변위부(200) 및 상기 90°위상변위부(300)를 거친 K 대역의 초고주파 신호에 대해 고역 필터링동작을 수행한다.

그러므로, 상기 180°위상변위부(400)는 상술한 바와 같이 저역필터링 동작과 고역필터링 동작을 순차적으로 수행함으로써, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 후 상기 22.5°위상변위부(100), 상기 45°위상변위부(200) 및 상기 90°위상변위부(300)를 거친 K 대역의 초고주파 신호를 180°위상변위시키는 것이다.

따라서, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호는 상기 180°위상변위부(400)만을 통해 180°위상변위된 후 초고주파신호 최종출력단(Output)으로 출력된다.

한편, 상술한 바와 같은 K 대역 디지털 위상변위기는 상기 제어부로 부터 출력되는 전원 제어신호를 변화시켜 준다면, 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호를 22.5°의 위상단위내에서 자유자재로 변위시킬 수 있게 된다.

예를 들어, 상기 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호를 112.5°위상변위시키려면, 상기 제어부는 상기 22.5°위상변위부(100) 및 90°위상변위부(300)만이 작동되도록 전원 제어신호를 상기 22.5°위상변위부(100) 및 90°위상변위부(300)으로만 인가시켜 주면 된다.

또한, 상술한 Ｋ 대역 디지털 위상변위기는 종래의 위상변위기들과는 달리 저역필터 및 고역필터의 특성을 이용하여 회로를 구현시켜 줌으로써, 도 2에 도시한 바와 같이 단일칩 마이크로파 집적회로로의 구현이 가능해지게 된다.

한편, 상술한 Ｋ 대역 디지털 위상변위기의 18㎓∼26㎓ 대역에서의 삽입손실은 도 3a에 도시한 바와 같이 평균 -5±1dB이고, 최소 입출력 반사손실은 도 3b, 도 3c에 도시한 바와 같이 평균 -12dB이며, 평균 RMS 위상오차는 도 3d, 도 3e에 도시한 바와 같이 8°임으로, 높은 효율을 갖고 있음을 알 수 있다.

상술한 바와 같이 본 발명에 의한 Ｋ 대역 디지털 위상변위기에 의하면, 18㎓∼26㎓ 대역인 K 대역의 초고주파 신호의 위상을 변위시켜줄 수 있을 뿐만 아니라, pHEMT(pseudo High Electron Mobility transistor) 공정을 이용하여 위상변위기를 제작해 줌으로써, 도 3a, 도 3b, 도 3c, 도 3d, 도 3e에 도시한 바와 같이 18㎓∼26㎓ 대역에서 삽입손실 -5±1dB, 최소 입출력 반사손실 -12dB, 평균 RMS 위상오차 8°의 낮은 손실을 갖도록 해주어 높은 효율을 얻을 수 있도록 해준다는 뛰 어난 효과가 있다.

또다른 효과로는 본 발명에 의한 Ｋ 대역 디지털 위상변위기는 종래의 위상변위기들과는 달리 저역필터 및 고역필터의 특성을 이용하여 회로를 구현시켜 줌으로써 시스템의 크기를 최소화시킬 수 있을 뿐만 아니라, 이로인해 단일칩 마이크로파 집적회로로의 구현이 용이해진다는 것이다.

Claims

초고주파 신호를 진폭의 감쇄없이 위상변위시켜 주는 디지털 위상 변위기에 있어서,

전원 제어신호(Q1, Q1_)에 의해 Π형의 저역필터로 구현되었다가 다시 단순 위상전진 특성을 갖는 고역필터로 변환됨으로 초고주파신호 최초입력단(Input)으로 부터 입력된 K 대역의 초고주파 신호를 22.5°위상변위시키는 22.5°위상변위부와; 상기 22.5°위상변위부의 신호 출력단에 접속되어, 전원 제어신호(Q2, Q2_)에 의해 고역필터로 구현되었다가 다시 Π형의 저역필터로 변환됨으로 상기 22.5°위상변위부를 거친 K 대역의 초고주파 신호를 45°위상변위시키는 45°위상변위부와; 상기 45°위상변위부의 신호 출력단에 접속되어, 전원 제어신호(Q3, Q3_)에 의해 Π형의 고역필터로 구현되었다가 다시 Π형의 저역필터로 변환됨으로 상기 45°위상변위부를 거친 K 대역의 초고주파 신호를 90°위상변위시키는 90°위상변위부와; 상기 90°위상변위부의 신호 출력단에 접속되어, 전원 제어신호(Q4, Q4_)에 의해 Π형 또는 T형의 저역필터로 구현되었다가 다시 Π형 또는 T형의 고역필터로 변환됨으로 상기 90°위상변위부를 거친 K 대역의 초고주파 신호를 180°위상변위시킨 후 초고주파신호 최종출력단(Output)으로 출력시키는 180°위상변위부로 구성된 것을 특징으로 하는 Ｋ 대역 디지털 위상변위기.
제 1항에 있어서,

상기 22.5°위상변위부는, 초고주파신호 최초입력단(Input)에 드레인 단자(D)가 접속되고, Q1 전원 제어신호 입력단자에 접속된 저항(R1)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 입/출력단(a)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 입력되는 Q1 전원 제어신호에 의해 스위칭 동작을 수행하는 제 1 FET와; 상기 제 1 FET의 드레인 단자(D) 및 소오스 단자(S)에 각각 병렬로 접속되는 코일(L1, L2)와; 상기 코일(L1) 및 코일(L2)에 드레인 단자(D)가 접속됨과 동시에 Q1 전원 제어신호 입력단자에 접속된 저항(R2)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 입력되는 Q1 전원 제어신호에 의해 스위칭 동작을 수행하는 제 2 FET와; 상기 제 2 FET의 소오스 단자(S)에 드레인 단자(D)가 접속되고, Q1_ 전원 제어신호 입력단자에 접속된 저항(R3)에 베이스 단자(B)가 접속됨과 동시에 소오스 단자(S)는 접지되어, 베이스 단자(B)로 입력되는 Q1_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 3 FET와; 상기 제 3 FET의 드레인 단자(D) 및 소오스 단자(S)에 병렬로 접속되는 코일(L3)로 구성된 것을 특징으로 하는 Ｋ 대역 디지털 위상변위기.
제 1항에 있어서,

상기 45°위상변위부는, 상기 22.5°위상변위부내에 장착된 제 1 FET의 소오스 단자(S)에 드레인 단자(D)가 접속되고, Q2_ 전원 제어신호 입력단자에 접속된 저항(R4)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 입/출력단(b)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 입력되는 Q2_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 4 FET와; 상기 제 4 FET의 드레인 단자(D) 및 소오스 단자(S)에 각각 병렬로 접속되는 코일(L4, L5)와; 상기 코일(L4) 및 코일(L5)에 드레인 단자(D)가 접속됨과 동시에 Q2_ 전원 제어신호 입력단자에 접속된 저항(R5)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 입력되는 Q2_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 5 FET와; 상기 제 5 FET의 소오스 단자(S)에 드레인 단자(D)가 접속되고, Q2 전원 제어신호 입력단자에 접속된 저항(R6)에 베이스 단자(B)가 접속됨과 동시에 소오스 단자(S)는 접지되어, 베이스 단자(B)로 입력되는 Q2 전원 제어신호에 의해 스위칭 동작을 수행하는 제 6 FET와; 상기 제 6 FET의 드레인 단자(D) 및 소오스 단자(S)에 병렬로 접속되는 코일(L6)로 구성된 것을 특징으로 하는 Ｋ 대역 디지털 위상변위기.
제 1항에 있어서,

상기 90°위상변위부는, 상기 45°위상변위부내에 장착된 제 4 FET의 소오스 단자(S)에 상호 병렬로 접속되는 콘덴서(C1) 및 코일(L7)과; 상기 콘덴서(C1)에 드레인 단자(D)가 접속됨과 동시에 Q3 전원 제어신호 입력단자에 접속된 저항(R7)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 입력되는 Q3 전원 제어신호에 의해 스위칭 동작을 수행하는 제 7 FET와; 상기 제 7 FET의 소오스 단자(S)에 소오스 단 자(S)가 병렬로 접속되고, Q3_ 전원 제어신호 입력단자에 접속된 저항(R8)에 베이스 단자(B)가 접속됨과 동시에 드레인 단자(D)는 접지되어, 베이스 단자(B)로 입력되는 Q3_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 8 FET와; 상기 제 8 FET의 드레인 단자(D) 및 소오스 단자(S)에 병렬로 접속되는 코일(L8)과; 상기 제 8 FET의 소오스 단자(S)에 드레인 단자(D)가 병렬로 접속되고, Q3 전원 제어신호 입력단자에 접속된 저항(R9)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 입/출력단(c)에 접속된 콘덴서(C2)에 소오스 단자(S)가 접속되어, 베이스 단자(B)로 입력되는 Q3 전원 제어신호에 의해 스위칭 동작을 수행하는 제 9 FET와; 상기 코일(L7)에 소오스 단자(S)가 접속됨과 동시에 Q3_ 전원 제어신호 입력단자에 접속된 저항(R10)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 입력되는 Q3_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 10 FET와; 상호 병렬로 접속됨과 동시에 상기 제 10 FET의 드레인 단자(D)와 각각 병렬로 접속되는 코일(L9, L10)과; 상기 코일(L9, L10)에 드레인 단자(D)가 접속되고, Q3 전원 제어신호 입력단자에 접속된 저항(R11)에 베이스 단자(B)가 접속됨과 동시에 소오스 단자(S)는 접지되어, 베이스 단자(B)로 입력되는 Q3 전원 제어신호에 의해 스위칭 동작을 수행하는 제 11 FET와; 상기 제 10 FET의 드레인 단자(D)에 소오스 단자(S)가 접속되고, Q3_ 전원 제어신호 입력단자에 접속된 저항(R11)에 베이스 단자(B)가 접속됨과 동시에 상기 콘덴서(C2)와 병렬로 접속된 코일(L11)에 드레인 단자(D)가 접속되어, 베이스 단자(B)로 입력되는 Q3_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 12 FET로 구성된 것을 특징으로 하는 Ｋ 대역 디지털 위상변위기.
제 1항에 있어서,

상기 180°위상변위부는, 초고주파신호 입/출력단(c)에 드레인 단자(D)가 병렬로 접속됨과 동시에 Q4 전원 제어신호 입력단자에 접속된 저항(R13)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 입력되는 Q4 전원 제어신호에 의해 스위칭 동작을 수행하는 제 13 FET와; 상기 제 13 FET의 소오스 단자(S)에 접속되는 콘덴서(C3)와; 상호 병렬로 접속됨과 동시에 상기 콘덴서(C3)의 양단에 각각 접속되는 코일(L12, L13)과; 상기 콘덴서(C3)에 드레인 단자(D)가 접속되고, Q4 전원 제어신호 입력단자에 접속된 저항(R14)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 최종출력단(Output)에 소오스 단자(S)가 병렬로 접속되어, 베이스 단자(B)로 입력되는 Q4 전원 제어신호에 의해 스위칭 동작을 수행하는 제 14 FET와; 초고주파신호 입/출력단(c)에 소오스 단자(S)가 병렬로 접속됨과 동시에 Q4_ 전원 제어신호 입력단자에 접속된 저항(R15)에 베이스 단자(B)가 접속되어, 베이스 단자(B)로 입력되는 Q4_ 전원 제어신호에 의해 스위칭 동작을 수행하는 제 15 FET와; 상기 제 15 FET의 드레인 단자(D)에 직렬로 접속되는 코일(L14, L15)와; 상기 코일(L14, L15) 사이에 병렬로 접속되는 콘덴서(C4)와; 상기 코일(L15)에 소오스 단자(S)가 접속되고 Q4_ 전원 제어신호 입력단자에 접속된 저항(R16)에 베이스 단자(B)가 접속됨과 동시에 초고주파신호 최종출력단(Output)에 드레인 단자(S)가 병렬로 접속되어, 베이스 단자(B)로 입력되는 Q4_ 전원 제어신호에 의해 스위칭 동작 을 수행하는 제 16 FET로 구성된 것을 특징으로 하는 Ｋ 대역 디지털 위상변위기.
제 1항에 있어서,

상기 22.5°위상변위부, 45°위상변위부, 90°위상변위부, 및 180°위상변위부는 소형의 단일칩 마이크로파 집적회로로 구현되는 것을 특징으로 하는 Ｋ 대역 디지털 위상변위기.