CN117155291B - 一种本振泄露可校准的宽带单边带上变频器 - Google Patents

一种本振泄露可校准的宽带单边带上变频器 Download PDF

Info

Publication number
CN117155291B
CN117155291B CN202311186812.5A CN202311186812A CN117155291B CN 117155291 B CN117155291 B CN 117155291B CN 202311186812 A CN202311186812 A CN 202311186812A CN 117155291 B CN117155291 B CN 117155291B
Authority
CN
China
Prior art keywords
transistor
twenty
capacitor
resistor
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311186812.5A
Other languages
English (en)
Other versions
CN117155291A (zh
Inventor
彭娜
柴远
郑恩淇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huijun Semiconductor Technology Co ltd
Original Assignee
Nanjing Huijun Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huijun Semiconductor Technology Co ltd filed Critical Nanjing Huijun Semiconductor Technology Co ltd
Priority to CN202311186812.5A priority Critical patent/CN117155291B/zh
Publication of CN117155291A publication Critical patent/CN117155291A/zh
Application granted granted Critical
Publication of CN117155291B publication Critical patent/CN117155291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Abstract

本发明公开了一种本振泄露可校准的宽带单边带上变频器，应用于电子电路设计领域：包括混频器，其中由两个吉尔伯特单元构成I/Q混频器，I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制；本振正交信号产生电路，包括一级多相滤波器和一级耦合器；中频正交信号产生电路，由四级多相滤波器构成；中频驱动放大器，由一级全差分放大器和一级源极跟随器构成。本发明采用I/Q混频架构，分别为I路混频器和Q路混频器输入正交的中频信号、正交的本振信号。I路混频器与Q路混频器得到的两个边带，其中一个相位相同，另外一个相位相反，最后将所需边带保留，剩余边带抵消，实现了单边带上变频。

Description

一种本振泄露可校准的宽带单边带上变频器
技术领域
本发明涉及电子电路设计领域，尤其涉及一种本振泄露可校准的宽带单边带上变频器。
背景技术
在上变频器中，本振泄露是最重要的指标之一，本振泄露过大会影响发射信号的星座图，使得星座图产生水平或者垂直方向的位移。故在设计上变频器时，需要着重考虑本振泄露的降低，可通过混频器晶体管尺寸的选取优化来改善本振泄露，也可通过优化版图来改善本振泄露，而本振泄露最主要的因素是跨导级两路的电流不一致导致的，通过调整实际芯片混频器各路跨导的偏置电压就能改善本振泄露。
通常变频器所需信号为单边带，而混频器直接输出的是双边带频率信号，若要得到单边带频率信号则需要对剩余边带进行抑制。传统边带抑制方案为滤波处理，但是受限于射频频率的范围，处理此剩余边带所需的滤波器品质因数较高，很难在片上实现高品质因数。单边带混频器架构可实现对剩余边带的抑制和对有用边带的增强。
单边带变频器宽带电路的实现不仅仅为信号增益的宽带，也需要中频和本振正交信号的宽带，传统单极点正交信号产生电路可实现的正交带宽很窄，应用场景有限，采用多极点的正交信号产生电路，可实现宽带单边带上变频电路。
发明内容
技术目的：针对本振泄露，剩余边带抑制，实现宽带上变频这三个重点关注的问题，本发明公开了一种本振泄露可校准的宽带单边带上变频器，在传统变频器的基础上加入了本振泄露校准电路，舍弃了射频链路滤波器的方案，采用了单边带变频的架构，实现了剩余边带的抑制，并且通过多极点的正交信号产生电路。
技术方案： 为实现上述技术目的，本发明提供以下技术方案。
一种本振泄露可校准的宽带单边带上变频器，包括包括用作混频器的第一部分电路100、用作本振正交信号产生电路的第二部分电路200、用作中频正交信号产生电路的第三部分电路300和用作中频驱动放大器的第四部分电路400；
所述第一部分电路100包括由两个吉尔伯特单元构成的I、Q混频器，I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准；
所述第二部分电路200包括一级多相滤波器和一级耦合器，一级耦合器为第一级输入，一级耦合器的四路输出分别接入一级多相滤波器的四路IQ正负输入，最终实现产生宽带正交本振信号；所述宽带正交本振信号输入至第一部分电路100中的I、Q混频器；
所述第三部分电路300包括四级多相滤波器，其中每一级多相滤波器对应一个谐振频点，第三部分电路共有四个在对数域上均匀分布的谐振频点，从而产生宽带中频正交信号，并输入至第四部分电路400；
所述第四部分电路400包括一级全差分放大器和一级源极跟随器，其中一级全差分放大器接收宽带中频正交信号，用于提供较好的宽带共模抑制，以及足够的中频增益，一级源极跟随器与第一部分电路100连接，用于降低放大器的输出阻抗，并驱动混频器的跨导级。
优选地，所述第一部分电路100包括构成I混频器的I路混频器开关级和I路混频器跨导级，构成Q混频器的Q路混频器开关级和Q路混频器跨导级，与I路混频器跨导级、Q路混频器跨导级相连接的控制四路混频器的可变电流源阵列，与I路混频器跨导级、Q路混频器跨导级相连接的电流镜去耦电容、跨导级偏置电阻、混频器输入端口隔直电容，与I路混频器开关级、Q路混频器开关级相连接的混频器输出匹配网络；
I路混频器开关级和I路混频器跨导级相连接，Q路混频器开关级和Q路混频器跨导级相连接，I路混频器开关级的输入信号为LOI+和LOI-；Q路混频器开关级的输入信号为LOQ+和LOQ-；LOI+、LOI-、LOQ+和LOQ-为第二部分电路200输出的宽带正交本振信号；混频器输出匹配网络的输出信号为RFOUT+和RFOUT-，即射频差分输出信号；通过混频器输入端口隔直电容与I路混频器跨导级相连接的输入信号为IFIout+和IFIout-，通过混频器输入端口隔直电容与Q路混频器跨导级相连接的输入信号为IFQout+和IFQout-；IFIout+、IFIout-、IFQout+和IFQout-为经过缓冲放大后的宽带正交本振信号；
所述I路混频器开关级，作为一个吉尔伯特单元的开关级，包括第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104；第一晶体管101和第二晶体管102的源极相连，第三晶体管103和第四晶体管104的源极相连，第一晶体管101和第三晶体管103的漏极相连，第二晶体管102和第四晶体管104的漏极相连，作为I路混频器的输出端，第一晶体管101和第四晶体管104的栅极相连，作为本振信号I路正输入端，输入信号LOI+，第二晶体管102和第三晶体管103的栅极相连，作为本振信号I路负输入端，输入信号LOI-；
Q路混频器开关级，作为另一个吉尔伯特单元的开关级，包括第五晶体管105、第六晶体管106、第七晶体管107、第八晶体管108；第五晶体管105和第六晶体管106的源极相连，第七晶体管107和第八晶体管108的源极相连，第五晶体管105和第七晶体管107的漏极相连，第六晶体管106和第八晶体管108的漏极相连，作为Q路混频器的输出端，第五晶体管105和第八晶体管108的栅极相连，作为本振信号Q路正输入端，输入信号LOQ+，第六晶体管106和第七晶体管107的栅极相连，作为本振信号Q路负输入端，输入信号LOQ-；
两路混频器的输出端相连后连接混频器输出匹配网络，剩余边带抵消，用边带相加，得到单边带输出；混频器输出匹配网络包括第一电感177和第二电感178构成的耦合电感，也称为变压器，第一电感177的两端连接两路混频器的输出端，第二电感178的两端作为第一部分电路100的输出端，输出信号RFOUT+和RFOUT-，即射频差分输出信号。
优选地，所述I路混频器跨导级包括第九晶体管109、第十晶体管110、第十一晶体管111、第十二晶体管112，Q路混频器跨导级包括第十三晶体管113、第十四晶体管114、第十五晶体管115、第十六晶体管116；
I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准，第九晶体管109第十二晶体管112、第十三晶体管113、第十六晶体管116构成跨导级的电流镜，栅极通过电流镜去耦电容接地，栅极与漏极相连，漏极分别连接可变电流源阵列，每个可变电流源阵列包括开关和用于提供电流的电流源；开关和电流源一一对应；每个可变电流源阵列中的电流源大小按照比值为2的等比数列排布，总的控制幅度为30uA。
优选地，所述四路可变电流源阵列包括：
与I路混频器跨导级中正跨导极第九晶体管109对应的第一路可变电流源阵列，包括开关：第一开关117、第二开关118、第三开关119、第四开关120、第五开关121、第六开关122；以及与开关一一对应的电流源：第一电流源141、第二电流源142、第三电流源143、第四电流源144、第五电流源145、第六电流源146；
与I路混频器跨导级中负跨导极第十二晶体管112对应的第二路可变电流源阵列，包括开关：第七开关123、第八开关124、第九开关125、第十开关126、第十一开关127、第十二开关128；以及与开关一一对应的电流源：第七电流源147、第八电流源148、第九电流源149、第十电流源150、第十一电流源151、第十二电流源152；
与Q路混频器跨导级中正跨导极第十三晶体管113对应的第三路可变电流源阵列，包括开关：第十三开关129、第十四开关130、第十五开关131、第十六开关132、第十七开关133、第十八开关134；以及与开关一一对应的电流源：十三电流源153、第十四电流源154、第十五电流源155、第十六电流源156、第十七电流源157、第十八电流源158；
与Q路混频器跨导级中负跨导极第十六晶体管116对应的第四路可变电流源阵列，包括开关：第十九开关135、第二十开关136、第二十一开关137、第二十二开关138、第二十三开关139、第二十四开关140；以及与开关一一对应的电流源：第十九电流源159、第二十电流源160、第二十一电流源161、第二十二电流源162、第二十三电流源163、第二十四电流源164；
跨导级偏置电阻第一电阻169、第二电阻170、第三电阻171、第四电阻172；I路混频器跨导级中的第九晶体管109的栅极与第十晶体管110的栅极通过第一电阻169连接，第十一晶体管111的栅极与第十二晶体管112的栅极通过第二电阻170连接，Q路混频器跨导级的第十三晶体管113的栅极与第十四晶体管114的栅极通过第三电阻171连接，第十五晶体管115的栅极与第十六晶体管116的栅极通过第四电阻172连接；
混频器输入端口隔直电容第五电容173、第六电容174、第七电容175、第八电容176；
I路混频器跨导级中的第十晶体管110的栅极通过第五电容173连接输入信号IFIout+，I路混频器跨导级中的第十一晶体管111的栅极通过第六电容174连接输入信号IFIout-；Q路混频器跨导级中的第十四晶体管114的栅极通过第七电容175连接输入信号IFQout+，Q路混频器跨导级中的第十五晶体管115的栅极通过第八电容176连接输入信号IFQout-。
优选地，所述的第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、五晶体管105、第六晶体管106、第七晶体管107、第八晶体管108尺寸相同，第十晶体管110、第十一晶体管111、第十四晶体管114、第十五晶体管115尺寸相同；第九晶体管109、第十二晶体管112、第十三晶体管113、第十六晶体管116尺寸相同；第五电容173、第六电容174、第七电容175、第八电容176电容值相同；第一电容165、第二电容166、第三电容167、第四电容168电容值相同；第一电流源141、第二电流源142、第三电流源143、第四电流源144、第五电流源145、第六电流源146的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第七电流源147、第八电流源148、第九电流源149、第十电流源150、第十一电流源151、第十二电流源152的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第十三电流源153、第十四电流源154、第十五电流源155、第十六电流源156、第十七电流源157、第十八电流源158的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第十九电流源159、第二十电流源160、第二十一电流源161、第二十二电流源162、第二十三电流源163、第二十四电流源164的大小按照等比数列依次为I、2I、4I、8I、16I、32I。
优选地，所述一级多相滤波器包括第五电阻201、第六电阻202、第七电阻203、第八电阻204、第九电容205、第十电容206、第十一电容207、第十二电容208；一级耦合器包括第一耦合器210和第九十电阻209；
其中第一耦合器210与第九十电阻209构成本振正交信号产生电路的第一级电路，工作在一个频点，第五电阻201、第六电阻202、第七电阻203、第八电阻204和第九电容205、第十电容206、第十一电容207、第十二电容208共同构成单级多相滤波器，为本振正交信号产生电路的第二级电路，谐振在另一个频点；所述第五电阻201、第六电阻202、第七电阻203、第八电阻204电阻值相同，第九电容205、第十电容206、第十一电容207、第十二电容208的电容值相同。
优选地，所述四级多相滤波器中，第一级多相滤波器包括第九电阻301、第十电阻302、第十一电阻303、第十二电阻304、第十三电容317、第十四电容318、第十五电容319、第十六电容320，第一级多相滤波器输入信号IFIN+和IFIN-，即中频差分输入信号；
第二级多相滤波器包括第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308、第十七电容321、第十八电容322、第十九电容323、第二十电容324；
第三级多相滤波器包括第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328；
第四级多相滤波器包括第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316、第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332，第四级多相滤波器输出信号IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-。
其中，第九电阻301、第十电阻302、第十一电阻303、第十二电阻304、第十三电容317、第十四电容318、第十五电容319、第十六电容320构成第一级多相滤波器；第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308、第十七电容321、第十八电容322、第十九电容323、第二十电容324构成第二级多相滤波器；第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312、第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328构成第三级多相滤波器；第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316、第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332构成第四级多相滤波器。
优选地，所述的第九电阻301、第十电阻302、第十一电阻303、第十二电阻304电阻值相同；第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308电阻值相同；第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312电阻值相同；第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316电阻值相同；第十三电容317、第十四电容318、第十五电容319、第十六电容320电容值相同；第十七电容321、第十八电容322、第十九电容323、第二十电容324电容值相同；第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328电容值相同；第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332电容值相同。
优选地，所述一级全差分放大器包括：构成全差分放大器共栅级的第十七晶体管401、第十八晶体管402、第十九晶体管403、第二十晶体管404；构成负载部分的第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408、第二十五电阻417、第二十六电阻418、第二十七电阻419、第二十八电阻420；以及第一尾电流源425、第二尾电流源426；
第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408共源极，第二十一晶体管405与第二十二晶体管406栅极共连，第二十三晶体管407与第二十四晶体管408栅极共连；第十七晶体管401源极与第二十一晶体管405漏极连接，第十八晶体管402源极与第二十二晶体管406漏极连接，第十九晶体管403源极与第二十三晶体管407漏极连接，第二十晶体管404源极与第二十四晶体管408漏极连接，第二十一晶体管405漏极与栅极通过第二十五电阻417连接，第二十二晶体管406漏极与栅极通过第二十六电阻418连接，第二十三晶体管407漏极与栅极通过第二十七电阻419连接，第二十四晶体管408漏极与栅极通过第二十八电阻420连接；
一级源极跟随器包括第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412、第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416，输出隔直电容第二十九电容421、第三十电容422、第三十一电容423、第三十二电容424；
第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416的栅极连接一级源极跟随器的偏置电压信号；第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416的漏极接地；第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412共源极，并与第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408的源极共连；第二十五晶体管409的栅极与第二十一晶体管405的漏极连接，第二十六晶体管410的栅极与第二十二晶体管406的漏极连接，第二十七晶体管411的栅极与第二十三晶体管407的漏极连接，第二十八晶体管412的栅极与第二十四晶体管408的漏极连接；第二十五晶体管409的漏极与第二十九晶体管413的源极连接，并通过第二十九电容421输出信号IFIout+，第二十六晶体管410的漏极与第三十晶体管414的源极连接，并通过第三十电容422输出信号IFIout-；第二十七晶体管411的漏极与第三十一晶体管415的源极连接，并通过第三十一电容423输出信号IFQout-；第二十八晶体管412的漏极与第三十二晶体管416的源极连接，并通过第三十二电容424输出信号IFQout+。
优选地，第十七晶体管401、第十八晶体管402、第十九晶体管403、第二十晶体管404尺寸相同；第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408尺寸相同；第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412尺寸相同；第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416尺寸相同；第一尾电流源425、第二尾电流源426电流相同；第二十九电容421、第三十电容422、第三十一电容423、第三十二电容424电容值相同。
有益效果
本发明通过采用可变电流源阵列，实现了本振泄露的可校准，单边带混频器正交两路混频器的输出信号合成后得到抑制剩余边带后的有用边带信号，中频和本振部分电流分别用多级多相滤波器和单级多相滤波器加耦合器的结构，实现宽带正交信号产生电路。
附图说明
图1是本振泄露可校准的宽带单边带上变频器框架示意图；
图2是本振泄露可校准的宽带单边带上变频器结构示意图；
图3是本振泄露校准前后的输出频谱情况对比示意图；
图4是第三部分电路中频正交信号产生电路仿真结果图；
图5是第二部分电路本振正交信号产生电路仿真结果图；
图6是上变频器的边带抑制测试结果图。
具体实施方式
为了进一步的说明本发明公开的技术方案，下面结合说明书附图和具体实施例作详细的阐述。本领域的技术人员应得知，在不违背本发明精神前提下所做出的优选和改进均落入本发明的保护范围，对于本领域的惯用技术在本具体实施例中不做详细记载和说明。
实施例1
如附图1所示，本实施例的一种本振泄露可校准的宽带单边带上变频器，包括用作混频器的第一部分电路100、用作本振正交信号产生电路的第二部分电路200、用作中频正交信号产生电路的第三部分电路300和用作中频驱动放大器的第四部分电路400，
第一部分电路100包括由两个吉尔伯特单元构成的I、Q混频器，I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准；
第二部分电路200包括一级多相滤波器和一级耦合器，一级耦合器为第一级输入，一级耦合器的四路输出分别接入一级多相滤波器的四路IQ正负输入，最终实现产生宽带正交本振信号；所述宽带正交本振信号输入至第一部分电路100中的I、Q混频器；
第三部分电路300包括四级多相滤波器，其中每一级多相滤波器对应一个谐振频点，第三部分电路共有四个在对数域上均匀分布的谐振频点，从而产生宽带中频正交信号，并输入至第四部分电路400；
第四部分电路400包括连接的一级全差分放大器和一级源极跟随器，其中一级全差分放大器接收宽带中频正交信号，用于提供较好的宽带共模抑制，以及足够的中频增益，一级源极跟随器与第一部分电路100连接，用于降低放大器的输出阻抗，并驱动混频器的跨导级。
本发明的信号流向过程为：
第二部分电路200中的一级耦合器为第一级输入，输入信号为LOIN+和LOIN-，即本振差分输入信号；一级耦合器与一级多相滤波器连接，输出宽带正交本振信号，包括LOI+、LOI-、LOQ+、LOQ-；宽带正交本振信号输入至第一部分电路100中的I、Q混频器，I、Q混频器通过输出混频器输出匹配网络输出信号RFOUT+和RFOUT-，即射频差分输出信号；第三部分电路300包括四级多相滤波器，其输入为IFIN+和IFIN-，即中频差分输入信号；输出为IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-，即为宽带中频正交信号；第三部分电路300的输出信号为第四部分电路400中一级全差分放大器的输入信号，一级全差分放大器与一级源极跟随器连接，一级源极跟随器通过输出隔直电容输出信号IFIout+、IFIout-、IFQout+和IFQout-，即经过缓冲放大后的宽带正交本振信号；IFIout+、IFIout-、IFQout+和IFQout- 通过第一部分电路100中的混频器输入端口隔直电容与I、Q混频器连接。
本发明的本振泄露校准过程为：由于芯片工艺制造的差异，跨导级晶体管110、111、114、115的尺寸可能存在差异，这就导致跨导级晶体管直流电流的不平衡，而跨导级晶体管电流的不平衡会导致输出端口的本振信号无法完全抵消，电流偏大的一路本振信号输出幅度偏大，从而产生较大的本振泄露，本发明中通过控制每组电流源的开关来控制进入电流镜的电流大小，进而改变四路电流大小，使得跨导级晶体管直流电流恢复平衡，从而实现本振泄露的校准。
在本发明的一些实施例中，本振泄露的校准过程包括：将电流镜开关阵列分为两组电流源开关，两组电流源开关对本振泄露的影响是独立的，一组为第一路可变电流源阵列中的电流源开关117-122和第二路可变电流源阵列中的电流源开关123-128，另一组为第三路可变电流源阵列中的电流源开关129-134和第四路可变电流源阵列中的电流源开关135-140。调整电流时对两组电流源开关分别进行调节；调节一组电流源开关时，另外一组开关保持不变；对其中一组开关进行调节时，先保持一路开关不变，调节另外一路，遍历另外一路的所有结果后，选择最佳的控制码，再以同样的方式调节另外一路；最终将本振泄露调整到最小值，从而实现本振泄露的校准。
第一部分电路100包括构成I混频器的I路混频器开关级和I路混频器跨导级，构成Q混频器的Q路混频器开关级和Q路混频器跨导级，与I路混频器跨导级、Q路混频器跨导级相连接的控制四路混频器的可变电流源阵列，与I路混频器跨导级、Q路混频器跨导级相连接的电流镜去耦电容、跨导级偏置电阻、混频器输入端口隔直电容，与I路混频器开关级、Q路混频器开关级相连接的混频器输出匹配网络；I路混频器开关级和I路混频器跨导级相连接，Q路混频器开关级和Q路混频器跨导级相连接，I路混频器开关级的输入信号为LOI+和LOI-；Q路混频器开关级的输入信号为LOQ+和LOQ-；混频器输出匹配网络的输出信号为RFOUT+和RFOUT-；通过混频器输入端口隔直电容与I路混频器跨导级相连接的输入信号为IFIout+和IFIout-，通过混频器输入端口隔直电容与Q路混频器跨导级相连接的输入信号为IFQout+和IFQout-；
其中，I路混频器开关级，作为一个吉尔伯特单元的开关级，包括第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104，第一晶体管101和第二晶体管102的源极相连，第三晶体管103和第四晶体管104的源极相连，第一晶体管101和第三晶体管103的漏极相连，第二晶体管102和第四晶体管104的漏极相连，作为I路混频器的输出端，第一晶体管101和第四晶体管104的栅极相连，作为本振信号I路正输入端，输入信号LOI+，第二晶体管102和第三晶体管103的栅极相连，作为本振信号I路负输入端，输入信号LOI-；
Q路混频器开关级，作为另一个吉尔伯特单元的开关级，包括第五晶体管105、第六晶体管106、第七晶体管107、第八晶体管108，第五晶体管105和第六晶体管106的源极相连，第七晶体管107和第八晶体管108的源极相连，第五晶体管105和第七晶体管107的漏极相连，第六晶体管106和第八晶体管108的漏极相连，作为Q路混频器的输出端，第五晶体管105和第八晶体管108的栅极相连，作为本振信号Q路正输入端，输入信号LOQ+，第六晶体管106和第七晶体管107的栅极相连，作为本振信号Q路负输入端，输入信号LOQ-；
两路混频器的输出端相连后连接混频器输出匹配网络，剩余边带抵消，用边带相加，得到单边带输出；混频器输出匹配网络包括第一电感177和第二电感178构成的耦合电感，也称为变压器，第一电感177的两端连接两路混频器的输出端，第二电感178的两端作为第一部分电路100的输出端，输出信号RFOUT+和RFOUT-；
I路混频器跨导级包括第九晶体管109、第十晶体管110、第十一晶体管111、第十二晶体管112，Q路混频器跨导级包括第十三晶体管113、第十四晶体管114、第十五晶体管115、第十六晶体管116；
I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准，具体地，第九晶体管109、第十二晶体管112、第十三晶体管113、第十六晶体管116构成跨导级的电流镜，电流镜中每个晶体管栅极通过电流镜去耦电容接地，栅极与漏极相连，漏极分别连接可变电流源阵列，每个可变电流源阵列包括开关和用于提供电流的电流源；开关和电流源一一对应；每个可变电流源阵列中的电流源大小按照比值为2的等比数列排布，总的控制幅度为30uA。本发明在混频器四路跨导的偏置处采用可变电流源阵列来控制四路电流大小，从而实现本振泄露可校准。
四路可变电流源阵列包括：
与I路混频器跨导级中正跨导极第九晶体管109对应的第一路可变电流源阵列，包括开关：第一开关117、第二开关118、第三开关119、第四开关120、第五开关121、第六开关122；以及与开关一一对应的电流源：第一电流源141、第二电流源142、第三电流源143、第四电流源144、第五电流源145、第六电流源146；
与I路混频器跨导级中负跨导极第十二晶体管112对应的第二路可变电流源阵列，包括开关：第七开关123、第八开关124、第九开关125、第十开关126、第十一开关127、第十二开关128；以及与开关一一对应的电流源：第七电流源147、第八电流源148、第九电流源149、第十电流源150、第十一电流源151、第十二电流源152；
与Q路混频器跨导级中正跨导极第十三晶体管113对应的第三路可变电流源阵列，包括开关：第十三开关129、第十四开关130、第十五开关131、第十六开关132、第十七开关133、第十八开关134；以及与开关一一对应的电流源：第十三电流源153、第十四电流源154、第十五电流源155、第十六电流源156、第十七电流源157、第十八电流源158；
与Q路混频器跨导级中负跨导极第十六晶体管116对应的第四路可变电流源阵列，包括开关：第十九开关135、第二十开关136、第二十一开关137、第二十二开关138、第二十三开关139、第二十四开关140；以及与开关一一对应的电流源：第十九电流源159、第二十电流源160、第二十一电流源161、第二十二电流源162、第二十三电流源163、第二十四电流源164；
电流镜去耦电容包括第一电容165、第二电容166、第三电容167、第四电容168，第九晶体管109、第十二晶体管112、第十三晶体管113、第十六晶体管116的栅极分别通过第一电容165、第二电容166、第三电容167、第四电容168接地；
跨导级偏置电阻包括第一电阻169、第二电阻170、第三电阻171、第四电阻172；I路混频器跨导级中的第九晶体管109的栅极与第十晶体管110的栅极通过第一电阻169连接，第十一晶体管111的栅极与第十二晶体管112的栅极通过第二电阻170连接，Q路混频器跨导级的第十三晶体管113的栅极与第十四晶体管114的栅极通过第三电阻171连接，第十五晶体管115的栅极与第十六晶体管116的栅极通过第四电阻172连接；
混频器输入端口隔直电容包括第五电容173、第六电容174、第七电容175、第八电容176；I路混频器跨导级中的第十晶体管110的栅极通过第五电容173连接输入信号IFIout+，I路混频器跨导级中的第十一晶体管111的栅极通过第六电容174连接输入信号IFIout-；Q路混频器跨导级中的第十四晶体管114的栅极通过第七电容175连接输入信号IFQout+，Q路混频器跨导级中的第十五晶体管115的栅极通过第八电容176连接输入信号IFQout-；
第二部分电路200包括串联的一级多相滤波器和一级耦合器，一级耦合器为第一级输入，输入信号为LOIN+和LOIN-，一级耦合器的四路输出分别接入一级多相滤波器的四路IQ正负输入，最终实现产生宽带正交本振信号，包括本振信号I路正端输入LOI+、本振信号I路负端输入LOI-、本振信号Q路正端输入LOQ+、本振信号Q路负端输入LOQ-；
一级多相滤波器包括第五电阻201、第六电阻202、第七电阻203、第八电阻204、第九电容205、第十电容206、第十一电容207、第十二电容208，一级耦合器包括第一耦合器210和第九十电阻209，第一耦合器210与第九十电阻209构成本振正交信号产生电路的第一级电路，工作在一个频点，第五电阻201、第六电阻202、第七电阻203、第八电阻204和第九电容205、第十电容206、第十一电容207、第十二电容208共同构成单级多相滤波器，为本振正交信号产生电路的第二级电路，谐振在另一个频点。
第三部分电路300包括四级级联的多相滤波器，其中每一级多相滤波器对应一个谐振频点，第三部分电路共有四个在对数域上均匀分布的谐振频点，从而产生宽带中频正交信号。四级多相滤波器的输入为IFIN+和IFIN-，输出为IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-；输出的IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-即为宽带中频正交信号；
第一级多相滤波器包括第九电阻301、第十电阻302、第十一电阻303、第十二电阻304、第十三电容317、第十四电容318、第十五电容319、第十六电容320，第一级多相滤波器输入信号IFIN+和IFIN-；
第二级多相滤波器包括第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308、第十七电容321、第十八电容322、第十九电容323、第二十电容324；
第三级多相滤波器包括第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312、第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328；
第四级多相滤波器包括第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316、第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332；第四级多相滤波器输出信号IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-；
本发明中中频正交信号产生电路通过四级多相滤波器实现中频信号的宽带，每一级多相滤波器对应一个谐振频点，共有四个在对数域上均匀分布的谐振频点。
第四部分电路400包括相连接的一级全差分放大器和一级源极跟随器，一级源极跟随器通过输出隔直电容输出信号IFIout+、IFIout-、IFQout+和IFQout-；一级全差分放大器输入信号IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-；其中一级全差分放大器可提供较好的宽带共模抑制，以及足够的中频增益，而一级源极跟随器则降低放大器的输出阻抗，以便驱动混频器的跨导级。
一级全差分放大器包括：构成全差分放大器共栅级的第十七晶体管401、第十八晶体管402、第十九晶体管403、第二十晶体管404；构成负载部分的第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408、第二十五电阻417、第二十六电阻418、第二十七电阻419、第二十八电阻420；以及第一尾电流源425、第二尾电流源426；
第十七晶体管401与第十八晶体管402漏极相连，通过第一尾电流源425接地，第十七晶体管401的栅极输入信号IFIPPFOUT+，第十八晶体管402的栅极输入信号IFIPPFOUT-，第十九晶体管403与第二十晶体管404漏极相连，通过第二尾电流源426接地，第十九晶体管403的栅极输入信号IFQPPFOUT+，第二十晶体管404的栅极输入信号IFQPPFOUT-；
第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408共源极，第二十一晶体管405与第二十二晶体管406栅极共连，第二十三晶体管407与第二十四晶体管408栅极共连；第十七晶体管401源极与第二十一晶体管405漏极连接，第十八晶体管402源极与第二十二晶体管406漏极连接，第十九晶体管403源极与第二十三晶体管407漏极连接，第二十晶体管404源极与第二十四晶体管408漏极连接，第二十一晶体管405漏极与栅极通过第二十五电阻417连接，第二十二晶体管406漏极与栅极通过第二十六电阻418连接，第二十三晶体管407漏极与栅极通过第二十七电阻419连接，第二十四晶体管408漏极与栅极通过第二十八电阻420连接；
一级源极跟随器包括第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412、第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416；输出隔直电容包括第二十九电容421、第三十电容422、第三十一电容423、第三十二电容424；
第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416的栅极连接一级源极跟随器的偏置电压信号；第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416的漏极接地；第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412共源极，并与第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408的源极共连；第二十五晶体管409的栅极与第二十一晶体管405的漏极连接，第二十六晶体管410的栅极与第二十二晶体管406的漏极连接，第二十七晶体管411的栅极与第二十三晶体管407的漏极连接，第二十八晶体管412的栅极与第二十四晶体管408的漏极连接；第二十五晶体管409的漏极与第二十九晶体管413的源极连接，并通过第二十九电容421输出信号IFIout+，第二十六晶体管410的漏极与第三十晶体管414的源极连接，并通过第三十电容422输出信号IFIout-；第二十七晶体管411的漏极与第三十一晶体管415的源极连接，并通过第三十一电容423输出信号IFQout-；第二十八晶体管412的漏极与第三十二晶体管416的源极连接，并通过第三十二电容424输出信号IFQout+。
本振正交信号产生电路通过一级耦合器以及一级多相滤波器实现本振信号的宽带；射频信号（RFOUT+和RFOUT-）通过混频器输出匹配网络，即变压器匹配到后级电路，实现射频信号的宽带。
本发明采用I/Q混频架构，有设置I路混频器和Q路混频器这两个混频器，分别为I路混频器和Q路混频器输入正交的中频信号以及正交的本振信号，I路混频器与Q路混频器得到的两个边带，其中一个相位相同，另外一个相位相反，最后将所需边带保留，剩余边带抵消，实现了单边带上变频。混频器输出匹配网络实现边带的选择，具体地，边带可以通过改变I路混频器与Q路混频器输出的连接方式切换：I路输出的正端与Q路输出的正端相连，负端与负端相连则选择上边带；I路输出的正端与Q路输出的负端相连，负端与正端相连则选择下边带。
本发明在传统变频器的基础上加入了本振泄露校准电路，即包含可变电流源阵列的第一部分电路，舍弃了射频链路滤波器的方案，采用了单边带变频的架构，单边带混频器正交两路混频器的输出信号合成后得到抑制剩余边带后的有用边带信号，实现了剩余边带的抑制，中频和本振部分电流分别用多级多相滤波器和单级多相滤波器加耦合器的结构，通过多极点的正交信号产生电路，实现宽带正交信号产生电路。
实施例2：
如图2所示，一种本振泄露可校准的宽带单边带上变频器，包括第一部分电路100混频器；第二部分电路200本振正交信号产生电路；第三部分电路300为中频正交信号产生电路，由四级多相滤波器构成；第四部分电路400为中频驱动放大器。
如图2所示，第一部分电路100包括由两个吉尔伯特单元构成的I、Q混频器，I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准。
如图2所示，第二部分电路200包括一级多相滤波器和一级耦合器，一级耦合器为第一级输入，一级耦合器的四路输出分别接入一级多相滤波器的四路IQ正负输入，最终实现产生宽带正交本振信号。
如图2所示，第三部分电路300包括四级多相滤波器，其中每一级多相滤波器对应一个谐振频点，第三部分电路共有四个在对数域上均匀分布的谐振频点，从而产生宽带中频正交信号。
如图2所示，第四部分电路400包括一级全差分放大器和一级源极跟随器，其中一级全差分放大器可提供较好的宽带共模抑制，以及足够的中频增益，而一级源极跟随器则降低放大器的输出阻抗，以便驱动混频器的跨导级。
如图2所示，第一部分电路100包括作为I路混频器开关级的第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104以及作为Q路混频器开关级的第五晶体管105、第六晶体管106、第七晶体管107、第八晶体管108；以及作为I路混频器跨导级的第九晶体管109、第十晶体管110、第十一晶体管111、第十二晶体管112，以及作为Q路混频器跨导级的第十三晶体管113、第十四晶体管114、第十五晶体管115、第十六晶体管116；以及控制四路混频器的电流镜的第一开关117、第二开关118、第三开关119、第四开关120、第五开关121、第六开关122、第七开关123、第八开关124、第九开关125、第十开关126、第十一开关127、第十二开关128、第十三开关129、第十四开关130、第十五开关131、第十六开关132、第十七开关133、第十八开关134、第十九开关135、第二十开关136、第二十一开关137、第二十二开关138、第二十三开关139、第二十四开关140；提供电流的第一电流源141、第二电流源142、第三电流源143、第四电流源144、第五电流源145、第六电流源146、第七电流源147、第八电流源148、第九电流源149、第十电流源150、第十一电流源151、第十二电流源152、第十三电流源153、第十四电流源154、第十五电流源155、第十六电流源156、第十七电流源157、第十八电流源158、第十九电流源159、第二十电流源160、第二十一电流源161、第二十二电流源162、第二十三电流源163、第二十四电流源164；电流镜去耦电容第一电容165、第二电容166、第三电容167、第四电容168；跨导级偏置电阻第一电阻169、第二电阻170、第三电阻171、第四电阻172；混频器输入端口隔直电容第五电容173、第六电容174、第七电容175、第八电容176；混频器输出匹配网络中的第一电感177、第二电感178。其中，第九晶体管109、第十二晶体管112、第十三晶体管113、第十六晶体管116为跨导级的电流镜，栅极与漏极相连，漏极连接电流源阵列，第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104作为一个吉尔伯特单元的开关级，第一晶体管101和第二晶体管102的源极相连，第三晶体管103和第四晶体管104的源极相连，第一晶体管101和第三晶体管103的漏极相连，第二晶体管102和第四晶体管104的漏极相连，为混频器的输出端，第一晶体管101和第四晶体管104的栅极相连，为本振信号I路正端输入，第二晶体管102和第三晶体管103的栅极相连，为本振信号I路负端输入，同样地，第五晶体管105、第六晶体管106、第七晶体管107、第八晶体管108作为另一个吉尔伯特单元的开关级，第五晶体管105和第六晶体管106的源极相连，第七晶体管107和第八晶体管108的源极相连，第五晶体管105和第七晶体管107的漏极相连，为混频器的输出端，第六晶体管106和第八晶体管108的漏极相连，第五晶体管105和第八晶体管108的栅极相连，为本振信号Q路正端输入，第六晶体管106和第七晶体管107的栅极相连，为本振信号Q路负端输入。两路混频器输出端口相连，剩余边带抵消，用边带相加，得到单边带输出。
如图2所示，第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管104、五晶体管105、第六晶体管106、第七晶体管107、第八晶体管108尺寸相同，第十晶体管110、第十一晶体管111、第十四晶体管114、第十五晶体管115尺寸相同；第九晶体管109、第十二晶体管112、第十三晶体管113、第十六晶体管116尺寸相同；第五电容173、第六电容174、第七电容175、第八电容176电容值相同；第一电容165、第二电容166、第三电容167、第四电容168电容值相同；第一电流源141、第二电流源142、第三电流源143、第四电流源144、第五电流源145、第六电流源146的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第七电流源147、第八电流源148、第九电流源149、第十电流源150、第十一电流源151、第十二电流源152的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第十三电流源153、第十四电流源154、第十五电流源155、第十六电流源156、第十七电流源157、第十八电流源158的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第十九电流源159、第二十电流源160、第二十一电流源161、第二十二电流源162、第二十三电流源163、第二十四电流源164的大小按照等比数列依次为I、2I、4I、8I、16I、32I。
如图2所示，第二部分电路200包括第五电阻201、第六电阻202、第七电阻203、第八电阻204、第九十电阻209、第九电容205、第十电容206、第十一电容207、第十二电容208、第一耦合器210，其中第一耦合器210与第九十电阻209构成本振正交信号产生电路的第一级电路，工作在一个频点，第五电阻201、第六电阻202、第七电阻203、第八电阻204和第九电容205、第十电容206、第十一电容207、第十二电容208共同构成单级多相滤波器，为本振正交信号产生电路的第二级电路，谐振在另一个频点。
如图2所示，第五电阻201、第六电阻202、第七电阻203、第八电阻204电阻值相同，第九电容205、第十电容206、第十一电容207、第十二电容208的电容值相同。
如图2所示，第三部分电路300包括第九电阻301、第十电阻302、第十一电阻303、第十二电阻304、第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308、第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312、第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316、第十三电容317、第十四电容318、第十五电容319、第十六电容320、第十七电容321、第十八电容322、第十九电容323、第二十电容324、第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328、第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332。其中，第九电阻301、第十电阻302、第十一电阻303、第十二电阻304、第十三电容317、第十四电容318、第十五电容319、第十六电容320构成第一级多相滤波器；第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308、第十七电容321、第十八电容322、第十九电容323、第二十电容324构成第二级多相滤波器；第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312、第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328构成第三级多相滤波器；第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316、第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332构成第四级多相滤波器。
如图2所示，第九电阻301、第十电阻302、第十一电阻303、第十二电阻304电阻值相同；第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308电阻值相同；第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312电阻值相同；第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316电阻值相同；第十三电容317、第十四电容318、第十五电容319、第十六电容320电容值相同；第十七电容321、第十八电容322、第十九电容323、第二十电容324电容值相同；第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328电容值相同；第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332电容值相同。
如图2所示，第四部分电路400包括构成全差分放大器共栅级的第十七晶体管401、第十八晶体管402、第十九晶体管403、第二十晶体管404；构成负载部分的第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408、第二十五电阻417、第二十六电阻418、第二十七电阻419、第二十八电阻420；以及第一尾电流源425、第二尾电流源426；构成源极跟随器的第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412、第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416；以及输出隔直电容第二十九电容421、第三十电容422、第三十一电容423、第三十二电容424。
如图2所示，第十七晶体管401、第十八晶体管402、第十九晶体管403、第二十晶体管404尺寸相同；第二十一晶体管405、第二十二晶体管406、第二十三晶体管407、第二十四晶体管408尺寸相同；第二十五晶体管409、第二十六晶体管410、第二十七晶体管411、第二十八晶体管412尺寸相同；第二十九晶体管413、第三十晶体管414、第三十一晶体管415、第三十二晶体管416尺寸相同；第一尾电流源425、第二尾电流源426电流相同；第二十九电容421、第三十电容422、第三十一电容423、第三十二电容424电容值相同。
如图3所示，这是本振泄露校准前后的输出频谱情况对比示意图，输出功率最高的频率为有用边带，其左边第一根线。如图3（a）所示，校准前，本振泄露较大，在-20dBm以上，通过控制图2中的第一开关117、第二开关118、第三开关119、第四开关120、第五开关121、第六开关122、第七开关123、第八开关124、第九开关125、第十开关126、第十一开关127、第十二开关128、第十三开关129、第十四开关130、第十五开关131、第十六开关132、第十七开关133、第十八开关134、第十九开关135、第二十开关136、第二十一开关137、第二十二开关138、第二十三开关139、第二十四开关140，校准得到最佳的控制码，校准后的输出频谱如图3（b）所示，本振泄露可达-40dBm以下。
如图4所示，这是第三部分电路300中频正交信号产生电路仿真结果图，仿真结果显示中频正交信号产生电路中有四个谐振频点，图2中的第九电阻301、第十电阻302、第十一电阻303、第十二电阻304与第十三电容317、第十四电容318、第十五电容319、第十六电容320形成第一个谐振峰，第十三电阻305、第十四电阻306、第十五电阻307、第十六电阻308与第十七电容321、第十八电容322、第十九电容323、第二十电容324形成第二个谐振峰，第十七电阻309、第十八电阻310、第十九电阻311、第二十电阻312与第二十一电容325、第二十二电容326、第二十三电容327、第二十四电容328形成第三个谐振峰，第二十一电阻313、第二十二电阻314、第二十三电阻315、第二十四电阻316与第二十五电容329、第二十六电容330、第二十七电容331、第二十八电容332形成第四个谐振峰。结果显示，在理想情况下，图2中第三部分电路300仿真得到的镜频抑制在800MHz~4GHz频率范围内为40dBc以上。
如图5所示，这是第二部分电路200本振正交信号产生电路仿真结果图，仿真结果显示本振正交信号产生电路中有两个谐振频点，图2中的第一耦合器210产生第一个较平缓的谐振峰，第五电阻201、第六电阻202、第七电阻203、第八电阻204与第九电容205、第十电容206、第十一电容207、第十二电容208形成第二个较尖锐的谐振峰。在两个谐振峰的作用下，本振正交信号产生电路仿真得到的镜频抑制在24GHz~40GHz范围内大于40dBc。
如图6所示，这是上变频器的边带抑制测试结果图。图中的横坐标为中频频率，纵坐标为本振频率，由四条直线构成的封闭平行四边形表示所需射频频率范围。从图6中可以看出，在所需射频频率范围内，上变频器的边带抑制均大于35dBc。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种本振泄露可校准的宽带单边带上变频器，其特征在于：包括用作混频器的第一部分电路（100）、用作本振正交信号产生电路的第二部分电路（200）、用作中频正交信号产生电路的第三部分电路（300）和用作中频驱动放大器的第四部分电路（400）；
所述第一部分电路（100）包括由两个吉尔伯特单元构成的I、Q混频器，I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准；
所述第二部分电路（200）包括一级多相滤波器和一级耦合器，一级耦合器为第一级输入，一级耦合器的四路输出分别接入一级多相滤波器的四路IQ正负输入，最终实现产生宽带正交本振信号；所述宽带正交本振信号输入至第一部分电路100中的I、Q混频器；
所述第三部分电路（300）包括四级多相滤波器，其中每一级多相滤波器对应一个谐振频点，第三部分电路共有四个在对数域上均匀分布的谐振频点，从而产生宽带中频正交信号，并输入至第四部分电路（400）；
所述第四部分电路（400）包括一级全差分放大器和一级源极跟随器，其中一级全差分放大器接收宽带中频正交信号，用于提供较好的宽带共模抑制，以及足够的中频增益，一级源极跟随器与第一部分电路（100）连接，用于降低放大器的输出阻抗，并驱动混频器的跨导级。
2.根据权利要求1所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述第一部分电路（100）包括构成I混频器的I路混频器开关级和I路混频器跨导级，构成Q混频器的Q路混频器开关级和Q路混频器跨导级，与I路混频器跨导级、Q路混频器跨导级相连接的控制四路混频器的可变电流源阵列，与I路混频器跨导级、Q路混频器跨导级相连接的电流镜去耦电容、跨导级偏置电阻、混频器输入端口隔直电容，与I路混频器开关级、Q路混频器开关级相连接的混频器输出匹配网络；
I路混频器开关级和I路混频器跨导级相连接，Q路混频器开关级和Q路混频器跨导级相连接，I路混频器开关级的输入信号为LOI+和LOI-；Q路混频器开关级的输入信号为LOQ+和LOQ-；LOI+、LOI-、LOQ+和LOQ-为第二部分电路（200）输出的宽带正交本振信号；混频器输出匹配网络的输出信号为RFOUT+和RFOUT-，即射频差分输出信号；通过混频器输入端口隔直电容与I路混频器跨导级相连接的输入信号为IFIout+和IFIout-，通过混频器输入端口隔直电容与Q路混频器跨导级相连接的输入信号为IFQ out+和IFQout-；IFIout+、IFIout-、IFQout+和IFQout-为经过缓冲放大后的宽带正交本振信号；
所述I路混频器开关级，作为一个吉尔伯特单元的开关级，包括第一晶体管（101）、第二晶体管（102）、第三晶体管（103）、第四晶体管（104）；第一晶体管（101）和第二晶体管（102）的源极相连，第三晶体管（103）和第四晶体管（104）的源极相连，第一晶体管（101）和第三晶体管（103）的漏极相连，第二晶体管（102）和第四晶体管（104）的漏极相连，作为I路混频器的输出端，第一晶体管（101）和第四晶体管（104）的栅极相连，作为本振信号I路正输入端，输入信号LOI+，第二晶体管（102）和第三晶体管（103）的栅极相连，作为本振信号I路负输入端，输入信号LOI-；
Q路混频器开关级，作为另一个吉尔伯特单元的开关级，包括第五晶体管（105）、第六晶体管（106）、第七晶体管（107）、第八晶体管（108）；第五晶体管（105）和第六晶体管（106）的源极相连，第七晶体管（107）和第八晶体管（108）的源极相连，第五晶体管（105）和第七晶体管（107）的漏极相连，第六晶体管（106）和第八晶体管（108）的漏极相连，作为Q路混频器的输出端，第五晶体管（105）和第八晶体管（108）的栅极相连，作为本振信号Q路正输入端，输入信号LOQ+，第六晶体管（106）和第七晶体管（107）的栅极相连，作为本振信号Q路负输入端，输入信号LOQ-；
两路混频器的输出端相连后连接混频器输出匹配网络，剩余边带抵消，用边带相加，得到单边带输出；混频器输出匹配网络包括第一电感（177）和第二电感（178）构成的耦合电感，也称为变压器，第一电感（177）的两端连接两路混频器的输出端，第二电感（178）的两端作为第一部分电路（100）的输出端，输出信号RFOUT+和RFOUT-，即射频差分输出信号。
3.根据权利要求2所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述I路混频器跨导级包括第九晶体管（109）、第十晶体管（110）、第十一晶体管（111）、第十二晶体管（112），Q路混频器跨导级包括第十三晶体管（113）、第十四晶体管（114）、第十五晶体管（115）、第十六晶体管（116）；
I、Q混频器的正负总共四路跨导级分别由可变电流源阵列控制，从而实现本振泄露可校准，第九晶体管（109）第十二晶体管（112）、第十三晶体管（113）、第十六晶体管（116）构成跨导级的电流镜，栅极通过电流镜去耦电容接地，栅极与漏极相连，漏极分别连接可变电流源阵列，每个可变电流源阵列包括开关和用于提供电流的电流源；开关和电流源一一对应；每个可变电流源阵列中的电流源大小按照比值为2的等比数列排布，总的控制幅度为30uA。
4.根据权利要求3所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：四路可变电流源阵列包括：
与I路混频器跨导级中正跨导极第九晶体管（109）对应的第一路可变电流源阵列，包括开关：第一开关（117）、第二开关（118）、第三开关（119）、第四开关（120）、第五开关（121）、第六开关（122）；以及与开关一一对应的电流源：第一电流源（141）、第二电流源（142）、第三电流源（143）、第四电流源（144）、第五电流源（145）、第六电流源（146）；
与I路混频器跨导级中负跨导极第十二晶体管（112）对应的第二路可变电流源阵列，包括开关：第七开关（123）、第八开关（124）、第九开关（125）、第十开关（126）、第十一开关（127）、第十二开关（128）；以及与开关一一对应的电流源：第七电流源（147）、第八电流源（148）、第九电流源（149）、第十电流源（150）、第十一电流源（151）、第十二电流源（152）；
与Q路混频器跨导级中正跨导极第十三晶体管（113）对应的第三路可变电流源阵列，包括开关：第十三开关（129）、第十四开关（130）、第十五开关（131）、第十六开关（132）、第十七开关（133）、第十八开关（134）；以及与开关一一对应的电流源：十三电流源（153）、第十四电流源（154）、第十五电流源（155）、第十六电流源（156）、第十七电流源（157）、第十八电流源（158）；
与Q路混频器跨导级中负跨导极第十六晶体管（116）对应的第四路可变电流源阵列，包括开关：第十九开关（135）、第二十开关（136）、第二十一开关（137）、第二十二开关（138）、第二十三开关（139）、第二十四开关（140）；以及与开关一一对应的电流源：第十九电流源（159）、第二十电流源（160）、第二十一电流源（161）、第二十二电流源（162）、第二十三电流源（163）、第二十四电流源（164）；
跨导级偏置电阻第一电阻（169）、第二电阻（170）、第三电阻（171）、第四电阻（172）；I路混频器跨导级中的第九晶体管（109）的栅极与第十晶体管（110）的栅极通过第一电阻（169）连接，第十一晶体管（111）的栅极与第十二晶体管（112）的栅极通过第二电阻（170）连接，Q路混频器跨导级的第十三晶体管（113）的栅极与第十四晶体管（114）的栅极通过第三电阻（171）连接，第十五晶体管（115）的栅极与第十六晶体管（116）的栅极通过第四电阻（172）连接；
混频器输入端口隔直电容第五电容（173）、第六电容（174）、第七电容（175）、第八电容（176）；
I路混频器跨导级中的第十晶体管（110）的栅极通过第五电容（173）连接输入信号IFIout+，I路混频器跨导级中的第十一晶体管（111）的栅极通过第六电容（174）连接输入信号IFIout-；Q路混频器跨导级中的第十四晶体管（114）的栅极通过第七电容（175）连接输入信号IFQout+，Q路混频器跨导级中的第十五晶体管（115）的栅极通过第八电容（176）连接输入信号IFQout-。
5.根据权利要求4所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述的第一晶体管（101）、第二晶体管（102）、第三晶体管（103）、第四晶体管（104）、五晶体管（105）、第六晶体管（106）、第七晶体管（107）、第八晶体管（108）尺寸相同，第十晶体管（110）、第十一晶体管（111）、第十四晶体管（114）、第十五晶体管（115）尺寸相同；第九晶体管（109）、第十二晶体管（112）、第十三晶体管（113）、第十六晶体管（116）尺寸相同；第五电容（173）、第六电容（174）、第七电容（175）、第八电容（176）电容值相同；第一电容（165）、第二电容（166）、第三电容（167）、第四电容（168）电容值相同；第一电流源（141）、第二电流源（142）、第三电流源（143）、第四电流源（144）、第五电流源（145）、第六电流源（146）的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第七电流源（147）、第八电流源（148）、第九电流源（149）、第十电流源（150）、第十一电流源（151）、第十二电流源（152）的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第十三电流源（153）、第十四电流源（154）、第十五电流源（155）、第十六电流源（156）、第十七电流源（157）、第十八电流源（158）的大小按照等比数列依次为I、2I、4I、8I、16I、32I，第十九电流源（159）、第二十电流源（160）、第二十一电流源（161）、第二十二电流源（162）、第二十三电流源（163）、第二十四电流源（164）的大小按照等比数列依次为I、2I、4I、8I、16I、32I。
6.根据权利要求1所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述一级多相滤波器包括第五电阻（201）、第六电阻（202）、第七电阻（203）、第八电阻（204）、第九电容（205）、第十电容（206）、第十一电容（207）、第十二电容（208）；一级耦合器包括第一耦合器（210）和第九十电阻（209）；
其中第一耦合器（210）与第九十电阻（209）构成本振正交信号产生电路的第一级电路，工作在一个频点，第五电阻（201）、第六电阻（202）、第七电阻（203）、第八电阻（204）和第九电容（205）、第十电容（206）、第十一电容（207）、第十二电容（208）共同构成单级多相滤波器，为本振正交信号产生电路的第二级电路，谐振在另一个频点；所述第五电阻（201）、第六电阻（202）、第七电阻（203）、第八电阻（204）电阻值相同，第九电容（205）、第十电容（206）、第十一电容（207）、第十二电容（208）的电容值相同。
7.根据权利要求1所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述四级多相滤波器中，第一级多相滤波器包括第九电阻（301）、第十电阻（302）、第十一电阻（303）、第十二电阻（304）、第十三电容（317）、第十四电容（318）、第十五电容（319）、第十六电容（320），第一级多相滤波器输入信号IFIN+和IFIN-，即中频差分输入信号；
第二级多相滤波器包括第十三电阻（305）、第十四电阻（306）、第十五电阻（307）、第十六电阻（308）、第十七电容（321）、第十八电容（322）、第十九电容（323）、第二十电容（324）；
第三级多相滤波器包括第十七电阻（309）、第十八电阻（310）、第十九电阻（311）、第二十电阻（312）第二十一电容（325）、第二十二电容（326）、第二十三电容（327）、第二十四电容（328）；
第四级多相滤波器包括第二十一电阻（313）、第二十二电阻（314）、第二十三电阻（315）、第二十四电阻（316）、第二十五电容（329）、第二十六电容（330）、第二十七电容（331）、第二十八电容（332），第四级多相滤波器输出信号IFIPPFOUT+、IFQPPFOUT+、IFIPPFOUT-和IFQPPFOUT-；
其中，第九电阻（301）、第十电阻（302）、第十一电阻（303）、第十二电阻（304）、第十三电容（317）、第十四电容（318）、第十五电容（319）、第十六电容（320）构成第一级多相滤波器；第十三电阻（305）、第十四电阻（306）、第十五电阻（307）、第十六电阻（308）、第十七电容（321）、第十八电容（322）、第十九电容（323）、第二十电容（324）构成第二级多相滤波器；第十七电阻（309）、第十八电阻（310）、第十九电阻（311）、第二十电阻（312）、第二十一电容（325）、第二十二电容（326）、第二十三电容（327）、第二十四电容（328）构成第三级多相滤波器；第二十一电阻（313）、第二十二电阻（314）、第二十三电阻（315）、第二十四电阻（316）、第二十五电容（329）、第二十六电容（330）、第二十七电容（331）、第二十八电容（332）构成第四级多相滤波器。
8.根据权利要求7所述的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述的第九电阻（301）、第十电阻（302）、第十一电阻（303）、第十二电阻（304）电阻值相同；第十三电阻（305）、第十四电阻（306）、第十五电阻（307）、第十六电阻（308）电阻值相同；第十七电阻（309）、第十八电阻（310）、第十九电阻（311）、第二十电阻（312）电阻值相同；第二十一电阻（313）、第二十二电阻（314）、第二十三电阻（315）、第二十四电阻（316）电阻值相同；第十三电容（317）、第十四电容（318）、第十五电容（319）、第十六电容（320）电容值相同；第十七电容（321）、第十八电容（322）、第十九电容（323）、第二十电容（324）电容值相同；第二十一电容（325）、第二十二电容（326）、第二十三电容（327）、第二十四电容（328）电容值相同；第二十五电容（329）、第二十六电容（330）、第二十七电容（331）、第二十八电容（332）电容值相同。
9.根据权利要求1的一种本振泄露可校准的宽带单边带上变频器，其特征在于：所述一级全差分放大器包括：构成全差分放大器共栅级的第十七晶体管（401）、第十八晶体管（402）、第十九晶体管（403）、第二十晶体管（404）；构成负载部分的第二十一晶体管（405）、第二十二晶体管（406）、第二十三晶体管（407）、第二十四晶体管（408）、第二十五电阻（417）、第二十六电阻（418）、第二十七电阻（419）、第二十八电阻（420）；以及第一尾电流源（425）、第二尾电流源（426）；
第二十一晶体管（405）、第二十二晶体管（406）、第二十三晶体管（407）、第二十四晶体管（408）共源极，第二十一晶体管（405）与第二十二晶体管（406）栅极共连，第二十三晶体管（407）与第二十四晶体管（408）栅极共连；第十七晶体管（401）源极与第二十一晶体管（405）漏极连接，第十八晶体管（402）源极与第二十二晶体管（406）漏极连接，第十九晶体管（403）源极与第二十三晶体管（407）漏极连接，第二十晶体管（404）源极与第二十四晶体管（408）漏极连接，第二十一晶体管（405）漏极与栅极通过第二十五电阻（417）连接，第二十二晶体管（406）漏极与栅极通过第二十六电阻（418）连接，第二十三晶体管（407）漏极与栅极通过第二十七电阻（419）连接，第二十四晶体管（408）漏极与栅极通过第二十八电阻（420）连接；
一级源极跟随器包括第二十五晶体管（409）、第二十六晶体管（410）、第二十七晶体管（411）、第二十八晶体管（412）、第二十九晶体管（413）、第三十晶体管（414）、第三十一晶体管（415）、第三十二晶体管（416），输出隔直电容第二十九电容（421）、第三十电容（422）、第三十一电容（423）、第三十二电容（424）；
第二十九晶体管（413）、第三十晶体管（414）、第三十一晶体管（415）、第三十二晶体管（416）的栅极连接一级源极跟随器的偏置电压信号；第二十九晶体管（413）、第三十晶体管（414）、第三十一晶体管（415）、第三十二晶体管（416）的漏极接地；第二十五晶体管（409）、第二十六晶体管（410）、第二十七晶体管（411）、第二十八晶体管（412）共源极，并与第二十一晶体管（405）、第二十二晶体管（406）、第二十三晶体管（407）、第二十四晶体管（408）的源极共连；第二十五晶体管（409）的栅极与第二十一晶体管（405）的漏极连接，第二十六晶体管（410）的栅极与第二十二晶体管（406）的漏极连接，第二十七晶体管（411）的栅极与第二十三晶体管（407）的漏极连接，第二十八晶体管（412）的栅极与第二十四晶体管（408）的漏极连接；第二十五晶体管（409）的漏极与第二十九晶体管（413）的源极连接，并通过第二十九电容（421）输出信号IFIout+，第二十六晶体管（410）的漏极与第三十晶体管（414）的源极连接，并通过第三十电容（422）输出信号IFIout-；第二十七晶体管（411）的漏极与第三十一晶体管（415）的源极连接，并通过第三十一电容（423）输出信号IFQout-；第二十八晶体管（412）的漏极与第三十二晶体管（416）的源极连接，并通过第三十二电容（424）输出信号IFQout+。
10.根据权利要求9的一种本振泄露可校准的宽带单边带上变频器，其特征在于：第十七晶体管（401）、第十八晶体管（402）、第十九晶体管（403）、第二十晶体管（404）尺寸相同；第二十一晶体管（405）、第二十二晶体管（406）、第二十三晶体管（407）、第二十四晶体管（408）尺寸相同；第二十五晶体管（409）、第二十六晶体管（410）、第二十七晶体管（411）、第二十八晶体管（412）尺寸相同；第二十九晶体管（413）、第三十晶体管（414）、第三十一晶体管（415）、第三十二晶体管（416）尺寸相同；第一尾电流源（425）、第二尾电流源（426）电流相同；第二十九电容（421）、第三十电容（422）、第三十一电容（423）、第三十二电容（424）电容值相同。
CN202311186812.5A 2023-09-14 2023-09-14 一种本振泄露可校准的宽带单边带上变频器 Active CN117155291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311186812.5A CN117155291B (zh) 2023-09-14 2023-09-14 一种本振泄露可校准的宽带单边带上变频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311186812.5A CN117155291B (zh) 2023-09-14 2023-09-14 一种本振泄露可校准的宽带单边带上变频器

Publications (2)

Publication Number Publication Date
CN117155291A CN117155291A (zh) 2023-12-01
CN117155291B true CN117155291B (zh) 2024-04-09

Family

ID=88904281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311186812.5A Active CN117155291B (zh) 2023-09-14 2023-09-14 一种本振泄露可校准的宽带单边带上变频器

Country Status (1)

Country Link
CN (1) CN117155291B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380773B1 (en) * 2000-12-01 2002-04-30 National Science Council Prescalar using fraction division theory
CN101951224A (zh) * 2010-09-15 2011-01-19 华东师范大学 一种锗化硅双极-互补金属氧化物半导体上变频混频器
CN104158496A (zh) * 2014-08-15 2014-11-19 东南大学 以正反馈跨阻放大级为负载的25%占空比无源混频器
CN108683409A (zh) * 2018-05-24 2018-10-19 清华大学深圳研究生院 一种功率混频器电路
CN109470936A (zh) * 2018-09-29 2019-03-15 中国科学院紫金山天文台 基于有源正交混频器的KIDs探测器噪声测试电路及测试方法
CN112019192A (zh) * 2020-08-26 2020-12-01 东南大学 一种基于变压器的高阶耦合正交信号产生电路及其应用
CN113992221A (zh) * 2021-12-29 2022-01-28 华南理工大学 一种高数据率的毫米波超再生接收机

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140146920A1 (en) * 2012-11-27 2014-05-29 Keystone Semiconductor Corp. Mixer with iq gain-phase calibration circuit
CN106026937B (zh) * 2016-06-06 2019-11-26 京东方科技集团股份有限公司 两级运算放大器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380773B1 (en) * 2000-12-01 2002-04-30 National Science Council Prescalar using fraction division theory
CN101951224A (zh) * 2010-09-15 2011-01-19 华东师范大学 一种锗化硅双极-互补金属氧化物半导体上变频混频器
CN104158496A (zh) * 2014-08-15 2014-11-19 东南大学 以正反馈跨阻放大级为负载的25%占空比无源混频器
CN108683409A (zh) * 2018-05-24 2018-10-19 清华大学深圳研究生院 一种功率混频器电路
CN109470936A (zh) * 2018-09-29 2019-03-15 中国科学院紫金山天文台 基于有源正交混频器的KIDs探测器噪声测试电路及测试方法
CN112019192A (zh) * 2020-08-26 2020-12-01 东南大学 一种基于变压器的高阶耦合正交信号产生电路及其应用
CN113992221A (zh) * 2021-12-29 2022-01-28 华南理工大学 一种高数据率的毫米波超再生接收机

Also Published As

Publication number Publication date
CN117155291A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
JP7324233B2 (ja) ミリ波５ｇ通信用再構成可能バンド幅を用いたワイドバンド低雑音増幅器（ｌｎａ）
KR100539978B1 (ko) 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법
US6807407B2 (en) Dual double balanced mixer
KR100444286B1 (ko) 주파수 변환기 및 이를 이용한 무선통신장치
CN103532493B (zh) 一种低功耗高增益宽带混频器
CN111969956B (zh) 一种Ka波段宽带上变频器
KR100799473B1 (ko) 쵸핑 혼합기 및 직접 변환 무선 수신기
CN113162647B (zh) 一种相控阵系统中的宽带多功能收发组件
CN113472295A (zh) 一种可抑制本振三次谐波的功率混频器
CN112204894B (zh) 一种射频前端电路及移动装置
CN101409533A (zh) 跨导器
CN117155291B (zh) 一种本振泄露可校准的宽带单边带上变频器
GB2337885A (en) Mixer circuit arrangements
US8901988B2 (en) Balun mixer circuits
CN112019192A (zh) 一种基于变压器的高阶耦合正交信号产生电路及其应用
US7049878B2 (en) Down-converter using an on-chip bias circuit for enhancing symmetry and linearity and testing device thereof
CN107968631B (zh) 一种应用于k波段的混频器及其下变频混频电路
US20060006921A1 (en) Mixer
CN114553147B (zh) 可配置增益的双平衡无源混频器
CN111181493B (zh) 一种毫米波双频带双模式混频器
CN114268329B (zh) 一种双频高线性度解调器
US11942906B2 (en) Transmitter having harmonic impedance adjustment circuit
WO2009059831A2 (en) Mixing apparatus
Campbell et al. An integrated IQ mixer for software-defined radio applications
JP5803944B2 (ja) ミキサ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant