CN104158496A - 以正反馈跨阻放大级为负载的25%占空比无源混频器 - Google Patents
以正反馈跨阻放大级为负载的25%占空比无源混频器 Download PDFInfo
- Publication number
- CN104158496A CN104158496A CN201410405208.1A CN201410405208A CN104158496A CN 104158496 A CN104158496 A CN 104158496A CN 201410405208 A CN201410405208 A CN 201410405208A CN 104158496 A CN104158496 A CN 104158496A
- Authority
- CN
- China
- Prior art keywords
- connects
- pipe
- capacitor
- drain electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种以正反馈跨阻放大级为负载的25％占空比无源混频器，包含跨导放大级、开关混频级、跨阻放大级；其中跨导放大级采用反相器跨导放大结构，输出射频电流；开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构，实现25％占空比的开关混频，对跨导放大级输出的射频电流进行调制，输出中频电流；跨阻放大级采用交叉耦合正反馈结构，以较低功耗实现低输入阻抗，从而有效地将开关混频级输出的中频电流转换为中频电压输出。本发明一种以正反馈跨阻放大级为负载的25％占空比无源混频器具有低功耗、高增益和低噪声的特点。
Description
技术领域
本发明涉及一种变频接收机，尤其涉及一种以正反馈跨阻放大级为负载的25％占空比无源混频器。
背景技术
随着无线通信技术的不断发展，手机、全球定位系统和无线宽带网络等设备在人们的日常生活中扮演日益重要的角色。对于这些系统而言，低功耗低成本是其极为重要的指标。直接变频接收机以其低功耗、高集成度、低成本被广泛应用于现代移动通信系统中，但其同样被直流失调、1/f噪声等问题所困扰。为了满足直接变频接收机对低1/f噪声的要求，无源混频器因其较低的1/f噪声而受到设计者的亲睐。
近年来，以电阻负反馈运算跨导放大器为负载的25％占空比无源混频器以其低1/f噪声和高线性度受到广泛应用。其中，开关管直接由25％占空比的本振信号驱动，由于本振信号为25％占空比，这使得本振缓冲器无法使用限幅放大器结构，而只能采用反相器结构来增加本振信号的驱动能力，而反相器结构需要消耗很大的功耗以实现本振信号陡峭的上升下降沿，这增加了系统功耗。此外，带有电阻负反馈的运算跨导放大器除了需要较大的功耗以获得足够的增益带宽积外，还具有两个缺点：其一，运算跨导放大器会产生很大的噪声，直接降低混频器的噪声性能；其二，运算跨导放大器输入端的射频电流会通过负载电容馈通至其输出端，从而在输出端产生不期望的射频电压。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种以正反馈跨阻放大级为负载的25％占空比无源混频器，能够采用50％占空比的正交本振信号实现25％占空比的开关混频，并以较低功耗实现低输入阻抗，具有低噪声、高增益、低功耗的特点。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种以正反馈跨阻放大级为负载的25％占空比无源混频器，包括跨导放大级、开关混频级和跨阻放大级；所述跨导放大级将射频输入电压转换为射频电流，跨导放大级的输出端接入开关混频级的输入端；所述开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构对所述跨导放大级输出的射频电流进行调制，并输出中频电流，开关混频级的输出端接入跨阻放大级的输入端；所述跨阻放大级采用交叉耦合正反馈结构将所述开关混频级输出的中频电流转换成中频电压输出。
进一步的，所述跨导放大级采用反相器跨导放大结构，其中包括PMOS管和NMOS 管，并且PMOS管和NMOS管同时作为输入跨导管。
进一步的，所述跨导放大级包括用作输入跨导管的第一NMOS管M1、第二NMOS管M2、第三PMOS管M3和第四PMOS管M4，用作偏置电阻的第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，以及用作耦合电容的第一电容C1、第二电容C2、第三电容C3和第四电容C4；
其中，第一NMOS管M1的栅极接输入射频电压信号正极VRF+和第一电阻R1的负端，其漏极接第三PMOS管M3的漏极，其源极接地；第二NMOS管M2的栅极接输入射频电压信号负极VRF-和第二电阻R2的负端，其漏极接第四PMOS管M4的漏极，其源极接地；第一电阻R1和第二电阻R2的正端接偏置电压VBGM；第一电容C1的上极板接第一NMOS管M1的栅极，其下极板接第三PMOS管M3的栅极；第二电容C2的上极板接第二NMOS管M2的栅极，其下极板接第四PMOS管M4的栅极；第三PMOS管M3的栅极接第三电阻R3的负端，其漏极接第三电阻R3的正端，其源极接电源电压；第四PMOS管M4的栅极接第四电阻R4的负端，其漏极接第四电阻R4的正端，其源极接电源电压；第三电容C3的上极板接第一NMOS管M1的漏极，其下极板接所述开关混频级中的第五PMOS管M5的源极；第四电容C4的上极板第二NMOS管M2的漏极，其下极板接所述开关混频级中的第九PMOS管M9的源极。
进一步的，所述开关混频级包括I路和Q路，I路包括用作开关管的第五PMOS管M5、第六PMOS管M6、第七PMOS管M7、第八PMOS管M8，第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12，Q路包括用作开关管的第十三PMOS管M13、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16，第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19和第二十PMOS管M20；
其中，第五PMOS管M5的栅极接I路本振信号的正极(LOIP)，其源极接第三电容C3的下极板，其漏极接第六PMOS管M6的源极；第六PMOS管M6的栅极接Q路本振信号的正极(LOQP)，其漏极接第十PMOS管M10的漏极；第七PMOS管M7的栅极接I路本振信号的负极(LOIN)，其源极接第三电容C3的下极板，其漏极接第八PMOS管M8的源极；第八PMOS管M8的栅极接Q路本振信号的负极(LOQN)，其漏极接第十二PMOS管M12的漏极；第九PMOS管M9的栅极接I路本振信号的负极(LOIN)，其源极接第四电容C4的下极板，其漏极接第十PMOS管M10的源极；第十 PMOS管M10的栅极接Q路本振信号的负极(LOQN)，其漏极接所述跨阻放大级中的第二十三NMOS管M23的源极；第十一PMOS管M11的栅极接I路本振信号的正极LOIP，其源极接第四电容C4的下极板，其漏极接第十二PMOS管M12的源极；第十二PMOS管M12的栅极接Q路本振信号的正极(LOQP)，其漏极接所述跨阻放大级中的第二十四NMOS管M24的源极；第十三PMOS管M13的栅极接I路本振信号的正极(LOIP)，其源极接第三电容C3的下极板，其漏极接第十四PMOS管M14的源极；第十四PMOS管M14的栅极接Q路本振信号的负极(LOQN)，其漏极接第十八PMOS管M18的漏极；第十五PMOS管M15的栅极接I路本振信号的负极(LOIN)，其源极接第三电容C3的下极板，其漏极接第十六PMOS管M16的源极；第十六PMOS管M16的栅极接Q路本振信号的正极(LOQP)，其漏极接第二十PMOS管M20的漏极；第十七PMOS管M17的栅极接I路本振信号的负极(LOIN)，其源极接第四电容C4的下极板，其漏极接第十八PMOS管M18的源极；第十八PMOS管M18的栅极接Q路本振信号的正极(LOQP)，其漏极接所述跨阻放大级中的第二十九NMOS管M29的源极；第十九PMOS管M19的栅极接I路本振信号的正极(LOIP)，其源极接第四电容C4的下极板，其漏极接第二十PMOS管M20的源极；第二十PMOS管M20的栅极接Q路本振信号的负极(LOQN)，其漏极接所述跨阻放大级中的第三十NMOS管M30的源极。
进一步的，所述跨阻放大级包括I、Q两路，I路的跨阻放大级包括用作偏置电流源管的第二十一NMOS管M21和第二十二NMOS管M22，用作输入交叉耦合管的第二十三NMOS管M23和第二十四NMOS管M24，用作共栅管的第二十五NMOS管M25和第二十六NMOS管M26，用作负载电阻的第五电阻R5和第六电阻R6，用作滤波电容的第五电容C5、第六电容C6和第九电容C9；Q路的跨阻放大级包括用作偏置电流源管的第二十七NMOS管M27和第二十八NMOS管M28，用作输入交叉耦合管的第二十九NMOS管M29和第三十NMOS管M30，用作共栅管的第三十一NMOS管M31和第三十二NMOS管M32，用作负载电阻的第七电阻R7和第八电阻R8，用作滤波电容的第七电容C7、第八电容C8和第十电容C10；
其中，I路的跨阻放大级的结构为：第二十一NMOS管M21的栅极接偏置电压VBI，其漏极接第九电容C9的上极板，其源极接地；第二十二NMOS管M22的栅极接偏置电压VBI，其漏极接第九电容C9的下极板，其源极接地；第二十三NMOS管M23的栅极接第二十四NMOS管M24的漏极，其源级接第九电容C9的上极板，其漏极接第 二十五NMOS管M25的源极；第二十四NMOS管M24的源级第九电容C9的下极板，其漏极接第二十六NMOS管M26的源极；第二十五NMOS管M25的栅极接偏置电压VBCG，其漏极接I路输出电压正端(VOIP)、第五电阻R5的负端和第五电容C5的上极板；第二十六NMOS管M26的栅极接偏置电压VBCG，其漏极接I路输出电压负端(VOIN)、第六电阻R6的负端和第六电容C6的上极板；第五电阻R5和第六电阻R6的正端接电源电压；第五电容C5和第六电容C6的上极板接电源电压；
其中，Q路的跨阻放大级的结构为：第二十七NMOS管M27的栅极接偏置电压VBI，其漏极接第十电容C10的上极板，其源极接地；第二十八NMOS管M28的栅极接偏置电压VBI，其漏极接第十电容C10的下极板，其源极接地；第二十九NMOS管M29的栅极接第三十NMOS管M30的漏极，其源级接第十电容C10的上极板，其漏极接第三十一NMOS管M31的源极；第三十NMOS管M30的栅极接第二十九NMOS管M29的漏极，其源级接第十电容C10的下极板，其漏极接第三十二NMOS管M32的源极；第三十一NMOS管M31的栅极接偏置电压VBCG，其漏极接Q路输出电压正端(VOQP)、第七电阻R7的负端和第七电容C7的上极板；第三十二NMOS管M32的栅极接偏置电压VBCG，其漏极接Q路输出电压负端(VOQN)、第八电阻R8的负端和第八电容C8的上极板；第七电阻R7和第八电阻R8的正端接电源电压；第七电容C7和第八电容C8的上极板接电源电压。
进一步的，所述I路和Q路是本振信号，分别为50％占空比的方波信号，且I路本振信号的相位超前Q路本振信号90°。
有益效果：本发明提供的以正反馈跨阻放大级为负载的25％占空比无源混频器，能够降低电路的功耗，具有低功耗、高增益、低噪声的特点；其中，跨导放大级采用反相器跨导放大结构，采用电流复用技术，PMOS管和NMOS管同时作为输入跨导管提供跨导，跨导放大级的总跨导为gmN+gmP(其中gmN表示NMOS管的跨导值，gmP表示PMOS管的跨导值)，从而提高了跨导放大级的跨导值，提高了整个混频器的转换增益，抑制后级噪声。开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构，实现25％占空比的开关混频，对跨导放大级输出的射频电流进行调制，输出中频电流。由于由串联开关管组成的开关通路仅在串联开关管栅极的本振信号均为低电压时导通，而I、Q路本振信号具有90°的相位差，所以开关通路仅在25％的本振周期内导通。从而利用50％占空比的本振信号实现了25％占空比的开关混频，这使得本振缓冲器可以使用传统的限幅放大器结构，避免了使用功耗较大的反相器结构，从而降低系统功耗。 跨阻放大级采用交叉耦合正反馈结构，以较低功耗实现低输入阻抗，NMOS管M23的栅极接NMOS管M24的漏极，NMOS管M24的栅极接NMOS管M23的漏极，构成交叉耦合结构，由于NMOS管M23漏极的信号与NMOS管M24源极的信号反相，所以NMOS管M24的等效跨导变大，即从NMOS管M24的源级或者从NMOS管M23的源极看进去的输入阻抗变小，从而在不引入其他电路的前提下实现低阻抗输入节点。利用电路自身的差分特性，从而有效地将开关混频级输出的中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷，对于这一正反馈结构，为保证其环路稳定性，通过引入共栅NMOS管M25和M26降低环路增益。
附图说明
图1为本发明的以正反馈跨阻放大级为负载的25％占空比无源混频器原理图；
图2为本发明的以正反馈跨阻放大级为负载的25％占空比无源混频器中跨阻放大级的输入阻抗随输出中频频率变化的仿真结果图；
图3为本发明的以正反馈跨阻放大级为负载的25％占空比无源混频器的转换增益和噪声系数仿真结果图；
图4为本发明的一种以正反馈跨阻放大级为负载的25％占空比无源混频器的线性度仿真结果图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1所示为一种以正反馈跨阻放大级为负载的25％占空比无源混频器，包括跨导放大级、开关混频级和跨阻放大级；所述跨导放大级将射频输入电压转换为射频电流，跨导放大级的输出端接入开关混频级的输入端；所述开关混频级对跨导放大级输出的射频电流进行调制并输出中频电流，开关混频级的输出端接入跨阻放大级的输入端；所述跨阻放大级将开关混频级输出的中频电流转换成中频电压信号输出。下面针对各个部分加以具体说明。
所述跨导放大级采用反相器跨导放大结构，其中包括PMOS管和NMOS管，并且PMOS管和NMOS管同时作为输入跨导管，输出射频电流。
所述跨导放大级的具体结构为：
包括用作输入跨导管的第一NMOS管M1、第二NMOS管M2、第三PMOS管M3和第四PMOS管M4，用作偏置电阻的第一电阻R1、第二电阻R2、第三电阻R3、第四 电阻R4，和用作耦合电容的第一电容C1、第二电容C2、第三电容C3和第四电容C4；
其中，第一NMOS管M1的栅极接输入射频电压信号正极VRF+和第一电阻R1的负端，其漏极接第三PMOS管M3的漏极，其源极接地；第二NMOS管M2的栅极接输入射频电压信号负极VRF-和第二电阻R2的负端，其漏极接第四PMOS管M4的漏极，其源极接地；第一电阻R1和第二电阻R2的正端接偏置电压VBGM；第一电容C1的上极板接第一NMOS管M1的栅极，其下极板接第三PMOS管M3的栅极；第二电容C2的上极板接第二NMOS管M2的栅极，其下极板接第四PMOS管M4的栅极；第三PMOS管M3的栅极接第三电阻R3的负端，其漏极接第三电阻R3的正端，其源极接电源电压；第四PMOS管M4的栅极接第四电阻R4的负端，其漏极接第四电阻R4的正端，其源极接电源电压；第三电容C3的上极板接第一NMOS管M1的漏极，其下极板接所述开关混频级中的第五PMOS管M5的源极；第四电容C4的上极板第二NMOS管M2的漏极，其下极板接所述开关混频级中的第九PMOS管M9的源极；偏置电压VBGM来自于偏置电路。
所述开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构，实现25％占空比的开关混频，对跨导放大级输出的射频电流进行调制，输出中频电流，其本振信号仍为50％占空比，这使得本振缓冲器可以使用传统的限幅放大器结构，避免了使用功耗较大的反相器结构，从而降低系统功耗。
所述开关混频级的具体结构为：
包括I路和Q路，I路包括用作开关管的第五PMOS管M5、第六PMOS管M6、第七PMOS管M7、第八PMOS管M8，第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12，Q路包括用作开关管的第十三PMOS管M13、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16，第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19和第二十PMOS管M20；
其中，第五PMOS管M5的栅极接I路本振信号的正极LOIP，其源极接第三电容C3的下极板，其漏极接第六PMOS管M6的源极；第六PMOS管M6的栅极接Q路本振信号的正极LOQP，其漏极接第十PMOS管M10的漏极；第七PMOS管M7的栅极接I路本振信号的负极LOIN，其源极接第三电容C3的下极板，其漏极接第八PMOS管M8的源极；第八PMOS管M8的栅极接Q路本振信号的负极LOQN，其漏极接第十二PMOS管M12的漏极；第九PMOS管M9的栅极接I路本振信号的负极LOIN，其源 极接第四电容C4的下极板，其漏极接第十PMOS管M10的源极；第十PMOS管M10的栅极接Q路本振信号的负极LOQN，其漏极接所述跨阻放大级中的第二十三NMOS管M23的源极；第十一PMOS管M11的栅极接I路本振信号的正极LOIP，其源极接第四电容C4的下极板，其漏极接第十二PMOS管M12的源极；第十二PMOS管M12的栅极接Q路本振信号的正极LOQP，其漏极接所述跨阻放大级中的第二十四NMOS管M24的源极；第十三PMOS管M13的栅极接I路本振信号的正极LOIP，其源极接第三电容C3的下极板，其漏极接第十四PMOS管M14的源极；第十四PMOS管M14的栅极接Q路本振信号的负极LOQN，其漏极接第十八PMOS管M18的漏极；第十五PMOS管M15的栅极接I路本振信号的负极LOIN，其源极接第三电容C3的下极板，其漏极接第十六PMOS管M16的源极；第十六PMOS管M16的栅极接Q路本振信号的正极LOQP，其漏极接第二十PMOS管M20的漏极；第十七PMOS管M17的栅极接I路本振信号的负极LOIN，其源极接第四电容C4的下极板，其漏极接第十八PMOS管M18的源极；第十八PMOS管M18的栅极接Q路本振信号的正极LOQP，其漏极接所述跨阻放大级中的第二十九NMOS管M29的源极；第十九PMOS管M19的栅极接I路本振信号的正极LOIP，其源极接第四电容C4的下极板，其漏极接第二十PMOS管M20的源极；第二十PMOS管M20的栅极接Q路本振信号的负极LOQN，其漏极接所述跨阻放大级中的第三十NMOS管M30的源极。
所述跨阻放大级采用交叉耦合正反馈结构，以较低功耗实现低输入阻抗，从而有效地将开关混频级输出的中频电流转换为中频电压输出，同时克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷。
所述跨阻放大级的具体结构为：
包括I路和Q路，I路的跨阻放大级包括用作偏置电流源管的第二十一NMOS管M21和第二十二NMOS管M22，用作输入交叉耦合管的第二十三NMOS管M23和第二十四NMOS管M24，用作共栅管的第二十五NMOS管M25和第二十六NMOS管M26，用作负载电阻的第五电阻R5和第六电阻R6，用作滤波电容的第五电容C5、第六电容C6和第九电容C9；Q路的跨阻放大级包括用作偏置电流源管的第二十七NMOS管M27和第二十八NMOS管M28，用作输入交叉耦合管的第二十九NMOS管M29和第三十NMOS管M30，用作共栅管的第三十一NMOS管M31和第三十二NMOS管 M32，用作负载电阻的第七电阻R7和第八电阻R8，用作滤波电容的第七电容C7、第八电容C8和第十电容C10；
其中，I路的跨阻放大级的结构为：第二十一NMOS管M21的栅极接偏置电压VBI，其漏极接第九电容C9的上极板，其源极接地；第二十二NMOS管M22的栅极接偏置电压VBI，其漏极接第九电容C9的下极板，其源极接地；第二十三NMOS管M23的栅极接第二十四NMOS管M24的漏极，其源级接第九电容C9的上极板，其漏极接第二十五NMOS管M25的源极；第二十四NMOS管M24的源级第九电容C9的下极板，其漏极接第二十六NMOS管M26的源极；第二十五NMOS管M25的栅极接偏置电压VBCG，其漏极接I路输出电压正端VOIP、第五电阻R5的负端和第五电容C5的上极板；第二十六NMOS管M26的栅极接偏置电压VBCG，其漏极接I路输出电压负端VOIN、第六电阻R6的负端和第六电容C6的上极板；第五电阻R5和第六电阻R6的正端接电源电压；第五电容C5和第六电容C6的上极板接电源电压；
其中，Q路的跨阻放大级的结构为：第二十七NMOS管M27的栅极接偏置电压VBI，其漏极接第十电容C10的上极板，其源极接地；第二十八NMOS管M28的栅极接偏置电压VBI，其漏极接第十电容C10的下极板，其源极接地；第二十九NMOS管M29的栅极接第三十NMOS管M30的漏极，其源级接第十电容C10的上极板，其漏极接第三十一NMOS管M31的源极；第三十NMOS管M30的栅极接第二十九NMOS管M29的漏极，其源级接第十电容C10的下极板，其漏极接第三十二NMOS管M32的源极；第三十一NMOS管M31的栅极接偏置电压VBCG，其漏极接Q路输出电压正端VOQP、第七电阻R7的负端和第七电容C7的上极板；第三十二NMOS管M32的栅极接偏置电压VBCG，其漏极接Q路输出电压负端VOQN、第八电阻R8的负端和第八电容C8的上极板；第七电阻R7和第八电阻R8的正端接电源电压；第七电容C7和第八电容C8的上极板接电源电压；偏置电压VBI和VBCG均来自于偏置电路。
下面结合电路分析对本发明做出进一步的说明。
跨导放大级的跨导管为第一NMOS管M1、第二NMOS管M2、第三PMOS管M3和第四PMOS管M4，设NMOS管M1、M2的跨导为gmN，PMOS管M3、M4跨导为gmP，采用反相器结构，则PMOS管和NMOS管同时作为跨导管提供跨导。因此，跨导放大级的总跨导为gmN+gmP。
开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构，实现25％占空比的开关混频。相比于NMOS管来说，PMOS管具有更好的噪声性能，所以开关混频级采用PMOS管作为开关管，PMOS开关管仅在其栅极电压为低电压时导通。因此，由PMOS管M5和M6组成的开关通路仅在本振信号LOIP和LOQP均为低电压时导通。因为本振信号LOIP和LOQP均为50％占空比正交本振正交信号，所以由PMOS管M5和M6组成的开关通路仅在25％的本振周期内导通。同理，其他由开关管串联组成的开关通路均在25％的本振周期内导通，从而实现25％占空比开关混频级。而驱动各个开关管的本振信号仍为50％占空比，这使得本振缓冲器可以使用传统的限幅放大器结构，避免了使用功耗较大的反相器结构，从而降低系统功耗。
跨阻放大级采用交叉耦合正反馈结构，以较低功耗实现低输入阻抗。NMOS管M23的栅极接NMOS管M24的漏极，NMOS管M24的栅极接NMOS管M23的漏极，构成交叉耦合结构，充分利用电路自身的差分特性。因为NMOS管M23漏极的信号与NMOS管M24源极的信号反相，所以NMOS管M24的等效跨导变大，即从NMOS管M24的源级看进去的输入阻抗变小。同理，从NMOS管M23的源极看进去的输入阻抗也同样变小，从而在不引入其他电路的前提下实现低阻抗输入节点。利用电路自身的差分特性，克服了带有电阻负反馈的运算跨导放大器中功耗、增益和带宽之间的制约、以及噪声和射频信号通过负载电容馈通至输出端等缺陷，并使得跨阻放大级具有结构简单、低功耗、低噪声等特点。对于这一正反馈结构，为保证其环路稳定性，通过引入共栅NMOS管M25和M26降低环路增益，使得正反馈的环路增益始终小于0dB。
下面结合实例对本发明做出更进一步的说明。
图1为本发明的一种以正反馈跨阻放大级为负载的25％占空比无源混频器原理图。图2为本发明的以正反馈跨阻放大级为负载的25％占空比无源混频器中跨阻放大级的输入阻抗随输出中频频率变化的仿真结果图。图3为本发明的一种以正反馈跨阻放大级为负载的25％占空比无源混频器的转换增益和噪声系数仿真结果图。图4为本发明的一种以正反馈跨阻放大级为负载的25％占空比无源混频器的线性度仿真结果图。
由图2可以看出，本发明的以正反馈跨阻放大级为负载的25％占空比无源混频器所采用的正反馈跨阻放大级在0.1MHz中频输出频率处的单端输入阻抗为24.6Ω，当中频输出频率为20MHz时，其单端输出阻抗仅上升为68Ω，仍满足无源混频器跨阻放大级的低输入阻抗要求。由图3可以看出，本发明的以正反馈跨阻放大级为负载的25％占空 比无源混频器在1.8mW的功耗下，在2MHz中频输出频率附近的转换增益可达22.1dB，单边带噪声系数仅为11.2dB。由图4可以看出，本发明的以正反馈跨阻放大级为负载的25％占空比无源混频器的IIP3为-9.2dBm，OIP3为12.8dBm，具有适中的线性度性能。因此，本发明具有低功耗、高增益和低噪声的特点。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种以正反馈跨阻放大级为负载的25％占空比无源混频器，其特征在于：包括跨导放大级、开关混频级和跨阻放大级；所述跨导放大级将射频输入电压转换为射频电流，跨导放大级的输出端接入开关混频级的输入端；所述开关混频级采用分别由50％占空比正交本振信号驱动的开关管串联结构对所述跨导放大级输出的射频电流进行调制，并输出中频电流，开关混频级的输出端接入跨阻放大级的输入端；所述跨阻放大级采用交叉耦合正反馈结构将所述开关混频级输出的中频电流转换成中频电压输出。
2.根据权利要求1所述的一种以正反馈跨阻放大级为负载的25％占空比无源混频器，其特征在于：所述跨导放大级采用反相器跨导放大结构，其中包括PMOS管和NMOS管，并且PMOS管和NMOS管同时作为输入跨导管。
3.根据权利要求1或2所述的一种以正反馈跨阻放大级为负载的25％占空比无源混频器，其特征在于：所述跨导放大级包括用作输入跨导管的第一NMOS管M1、第二NMOS管M2、第三PMOS管M3和第四PMOS管M4，用作偏置电阻的第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4，以及用作耦合电容的第一电容C1、第二电容C2、第三电容C3和第四电容C4；
其中，第一NMOS管M1的栅极接输入射频电压信号正极VRF+和第一电阻R1的负端，其漏极接第三PMOS管M3的漏极，其源极接地；第二NMOS管M2的栅极接输入射频电压信号负极VRF-和第二电阻R2的负端，其漏极接第四PMOS管M4的漏极，其源极接地；第一电阻R1和第二电阻R2的正端接偏置电压VBGM；第一电容C1的上极板接第一NMOS管M1的栅极，其下极板接第三PMOS管M3的栅极；第二电容C2的上极板接第二NMOS管M2的栅极，其下极板接第四PMOS管M4的栅极；第三PMOS管M3的栅极接第三电阻R3的负端，其漏极接第三电阻R3的正端，其源极接电源电压；第四PMOS管M4的栅极接第四电阻R4的负端，其漏极接第四电阻R4的正端，其源极接电源电压；第三电容C3的上极板接第一NMOS管M1的漏极，其下极板接所述开关混频级中的第五PMOS管M5的源极；第四电容C4的上极板第二NMOS管M2的漏极，其下极板接所述开关混频级中的第九PMOS管M9的源极。
4.根据权利要求1所述的一种以正反馈跨阻放大级为负载的25％占空比无源混频器，其特征在于：所述开关混频级包括I路和Q路，I路包括用作开关管的第五PMOS管M5、第六PMOS管M6、第七PMOS管M7、第八PMOS管M8，第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12，Q路包括用作开关管的第十三PMOS管M13、第十四PMOS管M14、第十五PMOS管M15、第十六PMOS管M16，第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19和第二十PMOS管M20；
其中，第五PMOS管M5的栅极接I路本振信号的正极(LOIP)，其源极接第三电容C3的下极板，其漏极接第六PMOS管M6的源极；第六PMOS管M6的栅极接Q路本振信号的正极(LOQP)，其漏极接第十PMOS管M10的漏极；第七PMOS管M7的栅极接I路本振信号的负极(LOIN)，其源极接第三电容C3的下极板，其漏极接第八PMOS管M8的源极；第八PMOS管M8的栅极接Q路本振信号的负极(LOQN)，其漏极接第十二PMOS管M12的漏极；第九PMOS管M9的栅极接I路本振信号的负极(LOIN)，其源极接第四电容C4的下极板，其漏极接第十PMOS管M10的源极；第十PMOS管M10的栅极接Q路本振信号的负极(LOQN)，其漏极接所述跨阻放大级中的第二十三NMOS管M23的源极；第十一PMOS管M11的栅极接I路本振信号的正极LOIP，其源极接第四电容C4的下极板，其漏极接第十二PMOS管M12的源极；第十二PMOS管M12的栅极接Q路本振信号的正极(LOQP)，其漏极接所述跨阻放大级中的第二十四NMOS管M24的源极；第十三PMOS管M13的栅极接I路本振信号的正极(LOIP)，其源极接第三电容C3的下极板，其漏极接第十四PMOS管M14的源极；第十四PMOS管M14的栅极接Q路本振信号的负极(LOQN)，其漏极接第十八PMOS管M18的漏极；第十五PMOS管M15的栅极接I路本振信号的负极(LOIN)，其源极接第三电容C3的下极板，其漏极接第十六PMOS管M16的源极；第十六PMOS管M16的栅极接Q路本振信号的正极(LOQP)，其漏极接第二十PMOS管M20的漏极；第十七PMOS管M17的栅极接I路本振信号的负极(LOIN)，其源极接第四电容C4的下极板，其漏极接第十八PMOS管M18的源极；第十八PMOS管M18的栅极接Q路本振信号的正极(LOQP)，其漏极接所述跨阻放大级中的第二十九NMOS管M29的源极；第十九PMOS管M19的栅极接I路本振信号的正极(LOIP)，其源极接第四电容C4的下极板，其漏极接第二十PMOS管M20的源极；第二十PMOS管M20的栅极接Q路本振信号的负极(LOQN)，其漏极接所述跨阻放大级中的第三十NMOS管M30的源极。
5.根据权利要求1所述的一种以正反馈跨阻放大级为负载的25％占空比无源混频器，其特征在于：所述跨阻放大级包括I、Q两路，I路的跨阻放大级包括用作偏置电流源管的第二十一NMOS管M21和第二十二NMOS管M22，用作输入交叉耦合管的第二十三NMOS管M23和第二十四NMOS管M24，用作共栅管的第二十五NMOS管M25和第二十六NMOS管M26，用作负载电阻的第五电阻R5和第六电阻R6，用作滤波电容的第五电容C5、第六电容C6和第九电容C9；Q路的跨阻放大级包括用作偏置电流源管的第二十七NMOS管M27和第二十八NMOS管M28，用作输入交叉耦合管的第二十九NMOS管M29和第三十NMOS管M30，用作共栅管的第三十一NMOS管M31和第三十二NMOS管M32，用作负载电阻的第七电阻R7和第八电阻R8，用作滤波电容的第七电容C7、第八电容C8和第十电容C10；
其中，I路的跨阻放大级的结构为：第二十一NMOS管M21的栅极接偏置电压VBI，其漏极接第九电容C9的上极板，其源极接地；第二十二NMOS管M22的栅极接偏置电压VBI，其漏极接第九电容C9的下极板，其源极接地；第二十三NMOS管M23的栅极接第二十四NMOS管M24的漏极，其源级接第九电容C9的上极板，其漏极接第二十五NMOS管M25的源极；第二十四NMOS管M24的源级第九电容C9的下极板，其漏极接第二十六NMOS管M26的源极；第二十五NMOS管M25的栅极接偏置电压VBCG，其漏极接I路输出电压正端(VOIP)、第五电阻R5的负端和第五电容C5的上极板；第二十六NMOS管M26的栅极接偏置电压VBCG，其漏极接I路输出电压负端(VOIN)、第六电阻R6的负端和第六电容C6的上极板；第五电阻R5和第六电阻R6的正端接电源电压；第五电容C5和第六电容C6的上极板接电源电压；
其中，Q路的跨阻放大级的结构为：第二十七NMOS管M27的栅极接偏置电压VBI，其漏极接第十电容C10的上极板，其源极接地；第二十八NMOS管M28的栅极接偏置电压VBI，其漏极接第十电容C10的下极板，其源极接地；第二十九NMOS管M29的栅极接第三十NMOS管M30的漏极，其源级接第十电容C10的上极板，其漏极接第三十一NMOS管M31的源极；第三十NMOS管M30的栅极接第二十九NMOS管M29的漏极，其源级接第十电容C10的下极板，其漏极接第三十二NMOS管M32的源极；第三十一NMOS管M31的栅极接偏置电压VBCG，其漏极接Q路输出电压正端(VOQP)、第七电阻R7的负端和第七电容C7的上极板；第三十二NMOS管M32的栅极接偏置电压VBCG，其漏极接Q路输出电压负端(VOQN)、第八电阻R8的负端和第八电容C8的上极板；第七电阻R7和第八电阻R8的正端接电源电压；第七电容C7和第八电容C8的上极板接电源电压。
6.根据权利要求4或5所述的一种以正反馈跨阻放大级为负载的25％占空比无源混频器，其特征在于：所述I路和Q路的本振信号分别是50％占空比的方波信号，且I路本振信号的相位超前Q路本振信号90°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410405208.1A CN104158496B (zh) | 2014-08-15 | 2014-08-15 | 以正反馈跨阻放大级为负载的25％占空比无源混频器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410405208.1A CN104158496B (zh) | 2014-08-15 | 2014-08-15 | 以正反馈跨阻放大级为负载的25％占空比无源混频器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104158496A true CN104158496A (zh) | 2014-11-19 |
| CN104158496B CN104158496B (zh) | 2017-02-15 |
Family
ID=51883925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410405208.1A Active CN104158496B (zh) | 2014-08-15 | 2014-08-15 | 以正反馈跨阻放大级为负载的25％占空比无源混频器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104158496B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104935272A (zh) * | 2015-07-15 | 2015-09-23 | 北京工商大学 | 基于cmos器件实现的跨导增强型低压跨导放大器 |
| CN107204745A (zh) * | 2016-03-16 | 2017-09-26 | 联发科技股份有限公司 | 时钟产生器以及时钟产生方法 |
| CN107645300A (zh) * | 2017-10-16 | 2018-01-30 | 中国科学院上海高等研究院 | 一种电流复用低功耗射频接收机 |
| CN107834980A (zh) * | 2017-11-30 | 2018-03-23 | 广西师范大学 | 基于电流复用技术的混频器 |
| CN108344976A (zh) * | 2018-01-08 | 2018-07-31 | 西安电子科技大学 | 窄带信号的硬件降频采样方法及系统、数字信号处理系统 |
| CN110554389A (zh) * | 2019-09-26 | 2019-12-10 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
| CN114553147A (zh) * | 2022-01-12 | 2022-05-27 | 中国电子科技集团公司第十研究所 | 可配置增益的双平衡无源混频器 |
| CN117155291A (zh) * | 2023-09-14 | 2023-12-01 | 南京汇君半导体科技有限公司 | 一种本振泄露可校准的宽带单边带上变频器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103051288A (zh) * | 2012-12-14 | 2013-04-17 | 东南大学 | 一种可重构无源混频器 |
| CN103117708A (zh) * | 2013-01-25 | 2013-05-22 | 东南大学 | 一种低功耗高增益的下混频器 |
| CN203027200U (zh) * | 2012-11-21 | 2013-06-26 | 上海华虹集成电路有限责任公司 | 无源混频器 |
| CN103490731A (zh) * | 2013-10-16 | 2014-01-01 | 东南大学 | 一种低噪声无源混频器 |
-
2014
- 2014-08-15 CN CN201410405208.1A patent/CN104158496B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN203027200U (zh) * | 2012-11-21 | 2013-06-26 | 上海华虹集成电路有限责任公司 | 无源混频器 |
| CN103051288A (zh) * | 2012-12-14 | 2013-04-17 | 东南大学 | 一种可重构无源混频器 |
| CN103117708A (zh) * | 2013-01-25 | 2013-05-22 | 东南大学 | 一种低功耗高增益的下混频器 |
| CN103490731A (zh) * | 2013-10-16 | 2014-01-01 | 东南大学 | 一种低噪声无源混频器 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104935272A (zh) * | 2015-07-15 | 2015-09-23 | 北京工商大学 | 基于cmos器件实现的跨导增强型低压跨导放大器 |
| CN107204745A (zh) * | 2016-03-16 | 2017-09-26 | 联发科技股份有限公司 | 时钟产生器以及时钟产生方法 |
| CN107645300B (zh) * | 2017-10-16 | 2020-04-10 | 中国科学院上海高等研究院 | 一种电流复用低功耗射频接收机 |
| CN107645300A (zh) * | 2017-10-16 | 2018-01-30 | 中国科学院上海高等研究院 | 一种电流复用低功耗射频接收机 |
| CN107834980A (zh) * | 2017-11-30 | 2018-03-23 | 广西师范大学 | 基于电流复用技术的混频器 |
| CN107834980B (zh) * | 2017-11-30 | 2024-02-13 | 广西师范大学 | 基于电流复用技术的混频器 |
| CN108344976A (zh) * | 2018-01-08 | 2018-07-31 | 西安电子科技大学 | 窄带信号的硬件降频采样方法及系统、数字信号处理系统 |
| CN108344976B (zh) * | 2018-01-08 | 2021-07-20 | 西安电子科技大学 | 窄带信号的硬件降频采样方法及系统、数字信号处理系统 |
| CN110554389A (zh) * | 2019-09-26 | 2019-12-10 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
| CN110554389B (zh) * | 2019-09-26 | 2024-03-15 | 中国电子科技集团公司第三十八研究所 | 一种改善宽温工作增益起伏的77GHz雷达接收机电路 |
| CN114553147A (zh) * | 2022-01-12 | 2022-05-27 | 中国电子科技集团公司第十研究所 | 可配置增益的双平衡无源混频器 |
| CN114553147B (zh) * | 2022-01-12 | 2024-02-02 | 中国电子科技集团公司第十研究所 | 可配置增益的双平衡无源混频器 |
| CN117155291A (zh) * | 2023-09-14 | 2023-12-01 | 南京汇君半导体科技有限公司 | 一种本振泄露可校准的宽带单边带上变频器 |
| CN117155291B (zh) * | 2023-09-14 | 2024-04-09 | 南京汇君半导体科技有限公司 | 一种本振泄露可校准的宽带单边带上变频器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104158496B (zh) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104158496A (zh) | 以正反馈跨阻放大级为负载的25%占空比无源混频器 | |
| CN103490731B (zh) | 一种低噪声无源混频器 | |
| US8933745B2 (en) | Transconductance-enhancing passive frequency mixer | |
| CN103346782B (zh) | 一种快速起振晶体振荡器 | |
| CN102868377B (zh) | 一种基于可控有源电感的全3g cmos差分低噪声放大器 | |
| CN103078593B (zh) | 低电源电压下高转换增益无源混频器 | |
| CN104702219A (zh) | 一种单端输入双平衡无源混频器 | |
| CN107276548A (zh) | 一种next系列产品cmos自动增益控制电路 | |
| CN110492890A (zh) | 一种电流型射频发射前端电路、信号处理方法及发射系统 | |
| CN106533475A (zh) | 一种接收机前端电路 | |
| CN102075145A (zh) | 一种高线性度折叠镜像混频器 | |
| CN106253854B (zh) | 一种具有本振相位失配补偿功能的混频器电路 | |
| CN103219952A (zh) | 一种采用噪声抵消技术的宽带低噪声放大器 | |
| CN103762947A (zh) | 一种交叉耦合输入的低噪声跨导放大器 | |
| CN109462381A (zh) | 一种适用于深亚微米cmos工艺的运算电流放大器 | |
| CN104124932B (zh) | 射频功率放大模块 | |
| CN102522954B (zh) | 一种电流复用高线性度折叠电流镜混频器 | |
| CN206237388U (zh) | 一种接收机前端电路 | |
| CN102340295B (zh) | 一种宽带有源巴伦电路 | |
| CN104539241A (zh) | 一种低电压高线性度上变频器及上变频信号输出方法 | |
| CN103117707B (zh) | 一种低功耗高增益的上混频器 | |
| CN202772848U (zh) | 一种基于可控有源电感的全3g cmos差分低噪声放大器 | |
| CN205864373U (zh) | 应用于无线通信收发机系统的改进型吉尔伯特混频器 | |
| CN202374224U (zh) | 基于共模反馈的可变增益自适应偏置功率放大器 | |
| Upathamkuekool et al. | A compensation technique for compact low-voltage low-power active-RC filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |