CN103346782B - 一种快速起振晶体振荡器 - Google Patents

Abstract

本发明公开了一种快速起振晶体振荡器，包括主振荡电路、辅助振荡支路和偏置电路，利用晶振的缓冲放大器的一部分增益，用来补充振荡频率处的环路增益，显著提高了谐振频率处的环路增益，提高了起振速度。该振荡器上电启动后，产生电压阶跃中振荡频率处的微弱信号分量被环路快速放大，最后趋于稳定得到一个稳定的信号。由于该晶体振荡器环路增益高，所以对微小频率分量放大的速度快，因此本发明相对于传统晶体振荡器具有起振速度快的特点。

Description

一种快速起振晶体振荡器

技术领域

本发明涉及一种快速起振晶体振荡器。

背景技术

自20世纪20年代初国外第一台石英晶体振荡器问世至今，石英晶体振荡器技术已经日渐成熟。由于晶体谐振器的Q值很大，晶振天然就有很高的频率稳定度和优异的相位噪声性能，因此其应用非常广泛。晶振作为一种高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。

当便携式手持设备或无线传感网络节点从休眠模式向工作模式转换时，其切换速度取决于晶振的起振时间，因此快速起振的晶振电路可以提高低功耗系统的切换效率。传统的晶振使用单一的NMOS管做放大管，只能在谐振频率上提供有限的环路增益，因此起振速度受到限制。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种快速起振晶体振荡器，利用输出缓冲放大器和主放大管的PMOS负载提供额外的环路增益，以显著提高晶振的起振速度，同时在主放大器和缓冲放大器之间以及缓冲放大器和主放大器PMOS负载之间加入高通相移网络，补偿缓冲放大器和缓冲放大器PMOS负载的相位损失。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种快速起振晶体振荡器，包括主振荡电路、辅助振荡支路和偏置电路：

所述主振荡电路采用皮尔斯晶振(pierce)结构，包括晶振CI、第零电阻R0、第一电容C1、第一NMOS管M1和第二电容C2；所述晶振CI的一端、第零电阻R0的一端、第一电容C1的一端和第一NMOS管M1的栅极相接，晶振CI的另一端、第零电阻R0的另一端、第一NMOS管M1的漏极和第二电容C2的一端相接于a接点，第一电容C1的另一端、第一NMOS管M1的漏极和第二电容C2的另一端接地；

所述辅助振荡支路包括第三电容C3、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一电阻R1、第六NMOS管M6、第二电阻R2和第四电容C4；所述第二PMOS管M2的漏极和第三电容C3的一端相接于a接点，第二PMOS管M2的栅极、第二电阻R2的一端和第四电容C4的一端相接，第三PMOS管M3的栅极、第四PMOS管M4的漏极和第五PMOS管M5的源极相接，第五PMOS管M5的漏极、第一电阻R1的一端、第六NMOS管M6的漏极和第四电容C4的另一端相接，第五PMOS管M5的栅极、第一电阻R1的另一端、第三电容C3的另一端和第六NMOS管M6的栅极相接，第二PMOS管M2的源极、第三NMOS管M3的源极、第三NMOS管M3的漏极和第四PMOS管M4的源极接电源，第四PMOS管M4的栅极和第二电阻R2的另一端相接于b接点，第六NMOS管M6的源极接地；

所述偏置电路包括第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12、第十三PMOS管M13和第十四PMOS管M14；所述第七PMOS管的栅极、第七PMOS管的漏极和第八PMOS管M8的源极相接于b接点，第七PMOS管的源极接电源，第八PMOS管M8的漏极接第九PMOS管M9的源极，第九PMOS管M9的漏极接第十PMOS管M10的源极，第十PMOS管M10的漏极接第十一PMOS管M11的源极，第十一PMOS管M11的漏极接第十二PMOS管M12的源极，第十二PMOS管M12的漏极接第十三PMOS管M13的源极，第十三PMOS管M13的漏极接第十四PMOS管M14的源极，第八PMOS管M8的栅极、第九PMOS管M9的栅极、第十PMOS管M10的栅极、第十一PMOS管M11的栅极、第十二PMOS管M12的栅极、第十三PMOS管M13的栅极、第十四PMOS管M14的栅极和第十四PMOS管M14的漏极接地。

上述电路，所述主振荡电路中，第一NMOS管M1为放大主管，提供能量以维持振荡，直流偏置电流加在第一NMOS管M1的漏极，第一NMOS管M1的源极接地，形成共源放大器；所述辅助振荡支路中，第六NMOS管M6、第五PMOS管M5、第一电阻R1、第四PMOS管M4、第三PMOS管M3构成的输出缓冲放大器作为二级放大器，利用缓冲放大器的一部分增益，补充振荡频率处的环路增益，能够显著提高谐振频率处的环路增益，提高起振速度，同时使用移动网络来保证辅助振动支路所在环路的相频响应在谐振频率处为0度。

传统的晶体振荡器使用单一的NMOS管做放大管，只能在谐振频率上提供有限的环路增益，因此晶振的起振速度受到限制；本发明利用输出缓冲放大器和主放大管的PMOS负载提供额外的环路增益，显著提高了晶振的起振速度，同时在主放大管和缓冲放大器之间以及缓冲放大器和主放大管PMOS负载之间加入高通相移网络，补偿缓冲放大器和主放大管PMOS负载的相位损失。由于本发明可提供较大的环路增益，因此振荡器上电启动后，产生电压阶跃中振荡频率处的微弱信号分量被快速放大，最后得到一个稳定的振荡信号。由于该晶体振荡器环路增益高，所以对微小频率分量放大的速度快，因此本发明相对于传统晶体振荡器具有起振速度快的特点。

有益效果：本发明提供的快速起振晶体振荡器，利用输出缓冲放大器和主放大管的PMOS负载提供额外的环路增益，能够显著提高晶振的起振速度。

附图说明

图1为本发明的快速起振晶体振荡器的电路原理图；

图2为本发明的快速起振晶体振荡电路的环路增益相位波特图；

图3为本发明的快速起振晶体振荡电路的起振波形图；

图4为传统晶体振荡电路原理图；

图5为传统晶体振荡电路的环路增益相位波特图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为一种快速起振晶体振荡器，包括主振荡电路、辅助振荡支路和偏置电路。下面就各个部分加以具体说明。

所述主振荡电路采用pierce结构，包括晶振CI、第零电阻R0、第一电容C1、第一NMOS管M1和第二电容C2；所述晶振CI的一端、第零电阻R0的一端、第一电容C1的一端和第一NMOS管M1的栅极相接，晶振CI的另一端、第零电阻R0的另一端、第一NMOS管M1的漏极和第二电容C2的一端相接于a接点，第一电容C1的另一端、第一NMOS管M1的漏极和第二电容C2的另一端接地。

第零电阻R0作为偏置电阻；第一NMOS管M1作为主放大管，在起振过程中为主振荡电路提供足够大的正反馈环路增益或者足够的有源负阻抗，之后为晶振CI周期性提供能量，维持振荡。

所述辅助振荡支路包括第三电容C3、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一电阻R1、第六NMOS管M6、第二电阻R2和第四电容C4；所述第二PMOS管M2的漏极和第三电容C3的一端相接于a接点，第二PMOS管M2的栅极、第二电阻R2的一端和第四电容C4的一端相接，第三PMOS管M3的栅极、第四PMOS管M4的漏极和第五PMOS管M5的源极相接，第五PMOS管M5的漏极、第一电阻R1的一端、第六NMOS管M6的漏极和第四电容C4的另一端相接，第五PMOS管M5的栅极、第一电阻R1的另一端、第三电容C3的另一端和第六NMOS管M6的栅极相接，第二PMOS管M2的源极、第三NMOS管M3的源极、第三NMOS管M3的漏极和第四PMOS管M4的源极接电源，第四PMOS管M4的栅极和第二电阻R2的另一端相接于b接点，第六NMOS管M6的源极接地。

第四电容C4为耦合相移电容；第二PMOS管M2为第一NMOS管M1的偏置电流源，为第一NMOS管M1提供漏极电流；第四PMOS管M4管为第六NMOS管M6的偏置电流源，为第六NMOS管M6提供偏置电流；由第四PMOS管M4和第五PMOS管M5组成缓冲放大器以及主放大管的负载第二PMOS管M2为电路提供额外的环路增益，显著提高了谐振频率处的环路增益，提高了起振速度，同时在主放大管和缓冲放大器之间加入由第三电容C3和第一电阻R1组成的高通相移网络，在缓冲放大器和主放大管的负载第二PMOS管M2之间加入由第四电容C4和第二电阻R2组成的高通相移网络补偿缓冲放大器和主放大管的负载第二PMOS管M2的相位损失，保证辅助振动质量所在环路的相频响应在谐振频率处为0度。

所述偏置电路包括第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12、第十三PMOS管M13和第十四PMOS管M14；所述第七PMOS管的栅极、第七PMOS管的漏极和第八PMOS管M8的源极相接于b接点，第七PMOS管的源极接电源，第八PMOS管M8的漏极接第九PMOS管M9的源极，第九PMOS管M9的漏极接第十PMOS管M10的源极，第十PMOS管M10的漏极接第十一PMOS管M11的源极，第十一PMOS管M11的漏极接第十二PMOS管M12的源极，第十二PMOS管M12的漏极接第十三PMOS管M13的源极，第十三PMOS管M13的漏极接第十四PMOS管M14的源极，第八PMOS管M8的栅极、第九PMOS管M9的栅极、第十PMOS管M10的栅极、第十一PMOS管M11的栅极、第十二PMOS管M12的栅极、第十三PMOS管M13的栅极、第十四PMOS管M14的栅极和第十四PMOS管M14的漏极接地。

图1为本发明的快速起振晶体振荡器的电路原理图；图2为本发明的快速起振晶体振荡电路的环路增益相位波特图；图3为本发明的快速起振晶体振荡电路的起振波形图；图4为传统晶体振荡电路原理图；图5为传统晶体振荡电路的环路增益相位波特图。比较本发明的快速起振晶体振荡电路和传统晶体振荡电路的电路原理图和仿真结果可以发现，本发明的快速起振晶体振荡电路在振荡频率处的环路增益为45dB左右，远大于传统晶体振荡电路的16dB，由图3可看出，本发明的快速起振晶体振荡电路的起振时间约为100us，而传统的晶体振荡电路的起振时间约为200us，因此本发明的快速起振晶体振荡电路利用输出缓冲放大器作为二级放大器，显著提高了谐振频率处的环路增益，提高了起振速度。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种快速起振晶体振荡器，其特征在于：包括主振荡电路、辅助振荡支路和偏置电路：

所述主振荡电路采用皮尔斯晶振结构，包括晶振CI、第零电阻R0、第一电容C1、第一NMOS管M1和第二电容C2；所述晶振CI的一端、第零电阻R0的一端、第一电容C1的一端和第一NMOS管M1的栅极相接，晶振CI的另一端、第零电阻R0的另一端、第一NMOS管M1的漏极和第二电容C2的一端相接于a接点，第一电容C1的另一端、第一NMOS管M1的漏极和第二电容C2的另一端接地；

所述辅助振荡支路包括第三电容C3、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一电阻R1、第六NMOS管M6、第二电阻R2和第四电容C4；所述第二PMOS管M2的漏极和第三电容C3的一端相接于a接点，第二PMOS管M2的栅极、第二电阻R2的一端和第四电容C4的一端相接，第三PMOS管M3的栅极、第四PMOS管M4的漏极和第五PMOS管M5的源极相接，第五PMOS管M5的漏极、第一电阻R1的一端、第六NMOS管M6的漏极和第四电容C4的另一端相接，第五PMOS管M5的栅极、第一电阻R1的另一端、第三电容C3的另一端和第六NMOS管M6的栅极相接，第二PMOS管M2的源极、第三NMOS管M3的源极、第三NMOS管M3的漏极和第四PMOS管M4的源极接电源，第四PMOS管M4的栅极和第二电阻R2的另一端相接于b接点，第六NMOS管M6的源极接地；

所述偏置电路包括第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、第十PMOS管M10、第十一PMOS管M11、第十二PMOS管M12、第十三PMOS管M13和第十四PMOS管M14；所述第七PMOS管的栅极、第七PMOS管的漏极和第八PMOS管M8的源极相接于b接点，第七PMOS管的源极接电源，第八PMOS管M8的漏极接第九PMOS管M9的源极，第九PMOS管M9的漏极接第十PMOS管M10的源极，第十PMOS管M10的漏极接第十一PMOS管M11的源极，第十一PMOS管M11的漏极接第十二PMOS管M12的源极，第十二PMOS管M12的漏极接第十三PMOS管M13的源极，第十三PMOS管M13的漏极接第十四PMOS管M14的源极，第八PMOS管M8的栅极、第九PMOS管M9的栅极、第十PMOS管M10的栅极、第十一PMOS管M11的栅极、第十二PMOS管M12的栅极、第十三PMOS管M13的栅极、第十四PMOS管M14的栅极和第十四PMOS管M14的漏极接地。