CN110739911B - 稳定起振的晶体振荡器电路 - Google Patents

Abstract

本发明提供了一种稳定起振的晶体振荡器电路，包括：主动驱动模块，所述主动驱动模块的第一端与OSCI端电连接，所述主动驱动模块的第二端与OSCO端电连接；扰动模块，所述扰动模块的第一端与所述主动驱动模块的第三端电连接；停振检测模块，所述停振检测模块与所述扰动模块的第二端电连接；低频辅助振荡模块，所述低频辅助振荡模块的第一端与所述主动驱动模块的第一端电连接；输出整形模块，所述输出整形模块的第一端与所述低频辅助振荡模块的第二端电连接。本发明采用停振检测模块、低频辅助振荡模块、扰动模块和扰动脉冲产生模块，大大增强了晶体振荡器的稳定性，缩短了晶体振荡器的起振时间，防止了晶体振荡器停振。

Description

稳定起振的晶体振荡器电路

技术领域

本发明涉及晶体振荡器技术领域，特别涉及一种稳定起振的晶体振荡器电路。

背景技术

石英晶体谐振器，简称石英晶体或晶体，是利用石英晶体的压电效应，用来产生高精度振荡频率的一种电子组件，属于被动组件，需搭配外加电路才会产生振荡，晶体包括一块平板压电电阻材料，这种材料允许机械能和电能的转化，这种能量交换在某一特殊的频率上效率最高，该频率点称为谐振频率，石英晶体振荡器以其极高的频率稳定性被广泛应用，低功耗，快速启动，低电压工作和低电平驱动已成为一个趋势。

发明内容

本发明提供了一种稳定起振的晶体振荡器电路，其目的是为了解决传统晶体振荡器普遍存在起振慢，可能停振的问题。

为了达到上述目的，本发明的实施例提供了一种稳定起振的晶体振荡器电路，包括：

主动驱动模块，所述主动驱动模块的第一端与OSCI端电连接，所述主动驱动模块的第二端与OSCO端电连接，所述主动驱动模块用于驱动晶体使其产生谐振的；

扰动模块，所述扰动模块的第一端与所述主动驱动模块的第三端电连接，所述扰动模块用于在晶体振荡器起振阶段提供一个驱动，加速振荡器起振；

停振检测模块，所述停振检测模块与所述扰动模块的第二端电连接，所述停振检测模块用于检测晶体振荡器输出时钟；

低频辅助振荡模块，所述低频辅助振荡模块的第一端与所述主动驱动模块的第一端电连接，所述低频辅助振荡模块的第二端与主动驱动模块的第二端电连接，所述低频辅助振荡模块用于在晶体参数产生变化后，提供一个低频振荡回路，保持振荡器不停振；

输出整形模块，所述输出整形模块的第一端与所述低频辅助振荡模块的第二端电连接，所述输出整形模块的第二端与CLK端电连接，所述输出整形模块用于将产生的正弦波整形为方波，并增强抗噪声能力。

其中，还包括：

晶体，所述晶体的第一端与所述低频辅助振荡模块的第一端电连接，所述晶体的第二端与所述低频辅助振荡模块的第二端电连接；

第一负载电容，所述第一负载电容的第一端与所述晶体的第一端电连接，所述第一负载电容的第二端与接地端电连接；

第二负载电容，所述第二负载电容的第一端与所述晶体的第二端电连接，所述第二负载电容的第二端与接地端电连接。

其中，还包括：

第一PMOS管，所述第一PMOS管的漏极端与OSCI端电连接；

第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的源极端电连接，所述第一NMOS管的源极端与所述第一PMOS管的漏极端电连接；

第二NMOS管，所述第二NMOS管的漏极端与所述第一NMOS管的源极端电连接，所述第二NMOS管的栅极端与所述第一PMOS管的栅极端电连接，所述第二NMOS管的源极端与接地端电连接。

其中，所述主动驱动模块包括：

第二PMOS管，所述第二PMOS管的源极端与电源端电连接；

第三NMOS管，所述第三NMOS管的漏极端与所述第二PMOS管的漏极端电连接，所述第三NMOS管的栅极端分别与所述第二PMOS管的栅极端和所述第二NMOS管的漏极端电连接，所述第三NMOS管的源极端与接地端电连接。

其中，所述扰动模块包括：

第三PMOS管，所述第三PMOS管的源极端与电源端电连接，所述第三PMOS管的漏极端与所述第二PMOS管的漏极端电连接。

其中，所述低频辅助振荡模块包括：

第四PMOS管，所述第四PMOS管的源极端与电源端电连接，所述第四PMOS管的栅极端与所述第三PMOS管漏极端电连接；

第五PMOS管，所述第五PMOS管的源极端与所述第四PMOS管的源极端电连接，所述第五PMOS管的栅极端与所述第一NMOS管的栅极端电连接，所述第五PMOS管的漏极端与所述第四PMOS管的漏极端电连接；

第四NMOS管，所述第四NMOS管的漏极端与所述第五PMOS管的漏极端电连接，所述第四NMOS管的栅极端与所述第四PMOS管的栅极端电连接；

第五NMOS管，所述第五NMOS管的漏极端与所述第四NMOS管的源极端电连接，所述第五NMOS管栅极端与所述第五PMOS管的栅极端电连接，所述第五NMOS管的源极端与接地端电连接；

第一电容，所述第一电容的第一端与所述第五PMOS管的漏极端电连接，所述第一电容的第二端与所述第一PMOS管的漏极端电连接；

反馈电阻，所述反馈电阻的第一端与所述第一电容的第二端电连接，所述反馈电阻的第二端分别与所述第四PMOS管的栅极端和OSCO端电连接。

其中，还包括一扰动脉冲产生模块，用于在电路使能时，产生一个低电平脉冲给所述扰动模块，所述扰动脉冲产生模块包括：

第一反相器，所述第一反相器的输入端与EN端电连接；

第二反相器，所述第二反相器的输入端与所述第一反相器的输出端电连接；

第一电阻，所述第一电阻的第一端与所述第二反相器的输出端电连接；

第二电容，所述第二电容的第一端与所述第一电阻的第二端电连接，所述第二电容的第二端与接地端电连接；

第三反相器，所述第三反相器的输入端与所述第一电阻的第二端电连接；

与非门电路，所述与非门电路的第一输入端与所述第一反相器的输入端电连接，所述与非门电路的第二输入端与所述第三反相器的输出端电连接，所述与非门电路的输出端与所述第三PMOS管的栅极端电连接；

第四反相器，所述第四反相器的输入端与所述第三反相器的输出端电连接；

第五反相器，所述第五反相器的输入端与所述第四反相器的输出端电连接，所述第五反相器的输出端与所述第一PMOS管的栅极端电连接；

第六反相器，所述第六反相器的输入端与所述第五反相器的输出端电连接，所述第六反相器的输出端与所述第一NMOS管的栅极端电连接。

其中，所述输出整形模块包括：

第二电阻，所述第二电阻的第一端与OSCO端电连接；

第三电容，所述第三电容的第一端与所述第二电阻的第二端电连接，所述第三电容的第二端与接地端电连接；

第六PMOS管，所述第六PMOS管的源极端与电源端电连接；

第七PMOS管，所述第七PMOS管的源极端与所述第六PMOS管的漏极端电连接，所述第七PMOS管的栅极端与所述第六PMOS管的栅极端电连接；

第六NMOS管，所述第六NMOS管的漏极端与所述第七PMOS管的漏极端电连接，所述第六NMOS管的栅极端分别与所述第七PMOS管的栅极端和所述第二电阻的第二端电连接；

第七NMOS管，所述第七NMOS管的漏极端与所述第六NMOS管的源极端电连接，所述第七NMOS管的栅极端与所述第六NMOS管的栅极端电连接，所述第七NMOS管的源极端与接地端电连接；

第八PMOS管，所述第八PMOS管的源极端与所述第六PMOS管的漏极端电连接，所述第八PMOS管的栅极端与所述第七PMOS管的漏极端电连接；

第八NMOS管，所述第八NMOS管的源极端与所述第八PMOS管的漏极端电连接，所述第八NMOS管的栅极端与所述第一NMOS管的栅极端电连接，所述第八NMOS管的漏极端与接地端电连接；

第七反相器，所述第七反相器的输入端与所述第七PMOS管的漏极端电连接，所述第七反相器的输出端与CLK端电连接；

第九NMOS管，所述第九NMOS管的漏极端与所述第六NMOS管的源极端电连接，所述第九NMOS管的栅极端与所述第六NMOS管的漏极端电连接；

第九PMOS管，所述第九PMOS管的漏极端与所述第九NMOS管的源极端电连接，所述第九PMOS管的栅极端与所述第一PMOS管的栅极端电连接，所述第九PMOS管的源极端与电源端电连接。

本发明的上述方案有如下的有益效果：

本发明的上述实施例所述的稳定起振的晶体振荡器电路，采用停振检测模块、低频辅助振荡模块、扰动模块和扰动脉冲产生模块，大大增强了晶体振荡器的稳定性，缩短了晶体振荡器的起振时间，防止晶体振荡器停振，在环境改变大时，特别是湿度变化较大时仍然能够很好的维持振荡。

附图说明

图1为本发明的稳定起振的晶体振荡器电路的结构示意图；

图2为本发明的稳定起振的晶体振荡器电路的结构等效示意图；

图3为本发明的稳定起振的晶体振荡器电路的具体电路图；

图4为本发明的扰动脉冲产生模块的具体电路图；

图5为本发明的输出整形模块的具体电路图。

【附图标记说明】

1-主动驱动模块；2-扰动模块；3-停振检测模块；4-低频辅助振荡模块；5-输出整形模块；6-晶体；7-第一负载电容；8-第二负载电容；9-扰动脉冲产生模块；10-第一PMOS管；11-第一NMOS管；12-第二NMOS管；13-第二PMOS管；14-第三NMOS管；15-第三PMOS管；16-第四PMOS管；17-第五PMOS管；18-第四NMOS管；19-第五NMOS管；20-第一电容；21-反馈电阻；22-第一反相器；23-第二反相器；24-第一电阻；25-第二电容；26-第三反相器；27-与非门电路；28-第四反相器；29-第五反相器；30-第六反相器；31-第二电阻；32-第三电容；33-第六PMOS管；34-第七PMOS管；35-第六NMOS管；36-第七NMOS管；37-第八PMOS管；38-第八NMOS管；39-第七反相器；40-第九NMOS管；41-第九PMOS管。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有晶体振荡器普遍存在起振慢，可能停振的问题，提供了一种稳定起振的晶体振荡器电路。

如图1所示，本发明的实施例提供了一种稳定起振的晶体振荡器电路，包括：主动驱动模块1，所述主动驱动模块1的第一端与OSCI端电连接，所述主动驱动模块1的第二端与OSCO端电连接，所述主动驱动模块1用于驱动所述晶体6使其产生谐振的；扰动模块2，所述扰动模块2的第一端与所述主动驱动模块1的第三端电连接，所述扰动模块2用于在晶体振荡器起振阶段提供一个驱动，加速振荡器起振；停振检测模块3，所述停振检测模块3与所述扰动模块2的第二端电连接，所述停振检测模块3用于检测晶体振荡器输出时钟；低频辅助振荡模块4，所述低频辅助振荡模块4的第一端与所述主动驱动模块1的第一端电连接，所述低频辅助振荡模块4的第二端与所述主动驱动模块1的第二端电连接，所述低频辅助振荡模块4用于在所述晶体6参数产生变化后，提供一个低频振荡回路，保持振荡器不停振；输出整形模块5，所述输出整形模块5的第一端与所述低频辅助振荡模块4的第二端电连接，所述输出整形模块5的第二端与CLK端电连接，所述输出整形模块5用于将产生的正弦波整形为方波，并增强抗噪声能力。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，主要由所述主动驱动模块1、所述扰动模块2、所述停振检测模块3、所述低频辅助振荡模块4和所述输出整形模块5组成，所述停振检测模块3主要功能是实时检测振荡器的输出，一旦没有输出，将会启动所述扰动脉冲产生模块9和所述扰动模块2，所述停振检测模块3实时检测晶体振荡器是否停振，如果停振则启动所述扰动脉冲产生模块9，使晶体振荡器重新起振，特别是电路受到外界的干扰，如电磁辐射等造成晶体振荡器停振，所述停振检测模块3检测到停振并重新关闭开启振荡器，进入加速模式，使振荡器快速起振，从而重新起振。

如图2所示，本发明的实施例提供了一种稳定起振的晶体振荡器电路，还包括：晶体6，所述晶体6的第一端与所述低频辅助振荡模块4的第一端电连接，所述晶体6的第二端与所述低频辅助振荡模块4的第二端电连接；第一负载电容7，所述第一负载电容7的第一端与所述晶体6的第一端电连接，所述第一负载电容7的第二端与接地端电连接；第二负载电容8，所述第二负载电容8的第一端与所述晶体6的第二端电连接，所述第二负载电容8的第二端与接地端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，所述主动驱动模块1由所述第二PMOS管13和所述第三NMOS管14组成，所述低频辅助振荡模块4由所述第一电容20、所述第四PMOS管16、所述第四NMOS管18和所述反馈电阻21组成，提供低频震荡，帮助起振，同时对电路的负阻也有很大影响，先去掉所述反馈电阻21，C1为所述第一负载电容7、C2为所述第二负载电容8，负阻推导如下，式中g_m1＝g_m1p+g_m1n，g_m2＝g_m2p+g_m2n，C_L＝C₁＝C₂。

解此二元方程，得到电路等效阻抗为：

电路在不考虑所述反馈电阻21的情况下的负阻为：

比较两种结构的负阻，本发明的负阻大于传统Pierce结构的条件为：

化简得到：ω²C_L ²＞g_m1 ²

在振荡频率f较高，负载电容CL较大，驱动能力gm较弱时，本发明的负阻优于传统Pierce振荡器结构；在电路驱动能力较强时，传统Pierce振荡器的负阻较大。

上面的分析中没有加入晶振模型，当加入晶振的并联谐振电容后，会降低强驱动时的电路负阻，传统Pierce振荡器在强驱动时的优势就被抵消了，因此本发明有更强的适用性，能够用较低的功耗提供较大的负阻，并且负阻随晶振模型频率和负载的变化较小，故本发明电路可以不用Option调整振荡器的驱动能力，在驱动电路的电源和接地串联一个小的电阻，能有效的减小高频噪声。

如图3所示，本发明的实施例提供了一种稳定起振的晶体振荡器电路，还包括：第一PMOS管10，所述第一PMOS管10的漏极端与OSCI端电连接；第一NMOS管11，所述第一NMOS管11的漏极端与所述第一PMOS管10的源极端电连接，所述第一NMOS管11的源极端与所述第一PMOS管10的漏极端电连接；第二NMOS管12，所述第二NMOS管12的漏极端与所述第一NMOS管11的源极端电连接，所述第二NMOS管12的栅极端与所述第一PMOS管10的栅极端电连接，所述第二NMOS管12的源极端与接地端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，所述第一PMOS管10、所述第一NMOS管11和所述第二NMOS管12为使能开关管，控制振荡环路的开启与关闭。

其中，所述主动驱动模块1包括：第二PMOS管13，所述第二PMOS管13的源极端与电源端电连接；第三NMOS管14，所述第三NMOS管14的漏极端与所述第二PMOS管13的漏极端电连接，所述第三NMOS管14的栅极端分别与所述第二PMOS管13的栅极端和所述第二NMOS管12的漏极端电连接，所述第三NMOS管14的源极端与接地端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，所述主动驱动模块1是驱动所述晶体6使其产生谐振的驱动电路，在起振后主要靠所述主动驱动模块1来振荡。

其中，所述扰动模块2包括：第三PMOS管15，所述第三PMOS管15的源极端与电源端电连接，所述第三PMOS管15的漏极端与所述第二PMOS管13的漏极端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，所述扰动模块2主要由所述第三PMOS管15组成，它在晶体振荡器起振阶段提供一个较大的驱动，加速振荡器起振，所述扰动模块2主要是在使能或者停振后，通过产生一个控制脉冲，对振荡器加入一个扰动帮助晶体振荡器起振，在使能时可以缩短晶体振荡器的起振时间，在停振后，通过所述停振检测模块3，用内部时钟实时采样检测晶体振荡器的输出时钟，当检测到晶体振荡器停振后，产生一个负脉冲，即关闭晶体振荡器模块然后再打开，相当于重新使能，使能后通过所述扰动脉冲产生模块9中的RC延时电路延时一段时间，在此期间所述扰动模块2上拉管将打开，给振荡器一个人为扰动帮助起振，所述主动驱动模块1和所述低频辅助振荡模块4在使能后一直打开。

其中，所述低频辅助振荡模块4包括：第四PMOS管16，所述第四PMOS管16的源极端与电源端电连接，所述第四PMOS管16的栅极端与所述第三PMOS管15漏极端电连接；第五PMOS管17，所述第五PMOS管17的源极端与所述第四PMOS管16的源极端电连接，所述第五PMOS管17的栅极端与所述第一NMOS管11的栅极端电连接，所述第五PMOS管17的漏极端与所述第四PMOS管16的漏极端电连接；第四NMOS管18，所述第四NMOS管18的漏极端与所述第五PMOS管17的漏极端电连接，所述第四NMOS管18的栅极端与所述第四PMOS管16的栅极端电连接；第五NMOS管19，所述第五NMOS管19的漏极端与所述第四NMOS管18的源极端电连接，所述第五NMOS管19栅极端与所述第五PMOS管17的栅极端电连接，所述第五NMOS管19的源极端与接地端电连接；第一电容20，所述第一电容20的第一端与所述第五PMOS管17的漏极端电连接，所述第一电容20的第二端与所述第一PMOS管10的漏极端电连接；反馈电阻21，所述反馈电阻21的第一端与所述第一电容20的第二端电连接，所述反馈电阻21的第二端分别与所述第四PMOS管16的栅极端和OSCO端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，所述低频辅助振荡模块4在所述晶体6受环境影响，如环境湿度变化或在PIN脚上产生小水珠等，所述晶体6参数产生变化后，提供一个低频振荡回路，保持振荡器不停振。

如图4所示，本发明的实施例提供了一种稳定起振的晶体振荡器电路，还包括一扰动脉冲产生模块9，用于在电路使能时，产生一个低电平脉冲给所述扰动模块2，所述扰动脉冲产生模块9包括：第一反相器22，所述第一反相器22的输入端与EN端电连接；第二反相器23，所述第二反相器23的输入端与所述第一反相器22的输出端电连接；第一电阻24，所述第一电阻24的第一端与所述第二反相器23的输出端电连接；第二电容25，所述第二电容25的第一端与所述第一电阻24的第二端电连接，所述第二电容25的第二端与接地端电连接；第三反相器26，所述第三反相器26的输入端与所述第一电阻24的第二端电连接；与非门电路27，所述与非门电路27的第一输入端与所述第一反相器22的输入端电连接，所述与非门电路27的第二输入端与所述第三反相器26的输出端电连接，所述与非门电路27的输出端与所述第三PMOS管15的栅极端电连接；第四反相器28，所述第四反相器28的输入端与所述第三反相器26的输出端电连接；第五反相器29，所述第五反相器29的输入端与所述第四反相器28的输出端电连接，所述第五反相器29的输出端与所述第一PMOS管10的栅极端电连接；第六反相器30，所述第六反相器30的输入端与所述第五反相器29的输出端电连接，所述第六反相器30的输出端与所述第一NMOS管11的栅极端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，相比传统Pierce振荡器结构，本发明增加了一路反相器和电容回路，所述扰动脉冲产生模块9，即电路使能初始阶段，所述扰动脉冲产生模块9将工作一小段时间，使振荡器快速建立工作状态，加快振荡器的稳定起振，所述扰动脉冲产生模块9是在电路使能时，产生一个低电平脉冲给所述扰动模块2，EN为使能信号，高电平有效，当EN为有效时，首先PULL_L会立即为低并且ENA为高，PULL_L会通过RC延时电路，将产生一个负脉冲，给振荡器一个人为扰动帮助起振，RC延时电路由所述第一电阻24和所述第二电容25组成。

如图5所示，本发明的实施例提供了一种稳定起振的晶体振荡器电路，所述输出整形模块5包括：第二电阻31，所述第二电阻31的第一端与OSCO端电连接；第三电容32，所述第三电容32的第一端与所述第二电阻31的第二端电连接，所述第三电容32的第二端与接地端电连接；第六PMOS管33，所述第六PMOS管33的源极端与电源端电连接；第七PMOS管34，所述第七PMOS管34的源极端与所述第六PMOS管33的漏极端电连接，所述第七PMOS管34的栅极端与所述第六PMOS管33的栅极端电连接；第六NMOS管35，所述第六NMOS管35的漏极端与所述第七PMOS管34的漏极端电连接，所述第六NMOS管35的栅极端分别与所述第七PMOS管34的栅极端和所述第二电阻31的第二端电连接；第七NMOS管36，所述第七NMOS管36的漏极端与所述第六NMOS管35的源极端电连接，所述第七NMOS管36的栅极端与所述第六NMOS管35的栅极端电连接，所述第七NMOS管36的源极端与接地端电连接；第八PMOS管37，所述第八PMOS管37的源极端与所述第六PMOS管33的漏极端电连接，所述第八PMOS管37的栅极端与所述第七PMOS管34的漏极端电连接；第八NMOS管38，所述第八NMOS管38的源极端与所述第八PMOS管37的漏极端电连接，所述第八NMOS管38的栅极端与所述第一NMOS管11的栅极端电连接，所述第八NMOS管38的漏极端与接地端电连接；第七反相器39，所述第七反相器39的输入端与所述第七PMOS管34的漏极端电连接，所述第七反相器39的输出端与CLK端电连接；第九NMOS管40，所述第九NMOS管40的漏极端与所述第六NMOS管35的源极端电连接，所述第九NMOS管40的栅极端与所述第六NMOS管35的漏极端电连接；第九PMOS管41，所述第九PMOS管41的漏极端与所述第九NMOS管40的源极端电连接，所述第九PMOS管41的栅极端与所述第一PMOS管10的栅极端电连接，所述第九PMOS管41的源极端与电源端电连接。

本发明的上述实施例所述的稳定起振的晶体振荡器电路，所述输出整形模块5采用施密特整形，在OSCO端加入RC滤波电路，滤除输出端的高频噪声，RC滤波电路由所述第二电阻31和所述第三电容32组成。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种稳定起振的晶体振荡器电路，其特征在于，包括：

主动驱动模块，所述主动驱动模块的第一端与OSCI端电连接，所述主动驱动模块的第二端与OSCO端电连接，所述主动驱动模块用于驱动晶体使其产生谐振的；

扰动模块，所述扰动模块的第一端与所述主动驱动模块的第三端电连接，所述扰动模块用于在晶体振荡器起振阶段提供一个驱动，加速振荡器起振；

停振检测模块，所述停振检测模块与所述扰动模块的第二端电连接，所述停振检测模块用于检测晶体振荡器输出时钟；

低频辅助振荡模块，所述低频辅助振荡模块的第一端与所述主动驱动模块的第一端电连接，所述低频辅助振荡模块的第二端与主动驱动模块的第二端电连接，所述低频辅助振荡模块用于在晶体参数产生变化后，提供一个低频振荡回路，保持振荡器不停振；

输出整形模块，所述输出整形模块的第一端与所述低频辅助振荡模块的第二端电连接，所述输出整形模块的第二端与CLK端电连接，所述输出整形模块用于将产生的正弦波整形为方波，并增强抗噪声能力；

晶体，所述晶体的第一端与所述低频辅助振荡模块的第一端电连接，所述晶体的第二端与所述低频辅助振荡模块的第二端电连接；

第一负载电容，所述第一负载电容的第一端与所述晶体的第一端电连接，所述第一负载电容的第二端与接地端电连接；

第二负载电容，所述第二负载电容的第一端与所述晶体的第二端电连接，所述第二负载电容的第二端与接地端电连接；

所述扰动模块包括：

第三PMOS管，所述第三PMOS管的源极端与电源端电连接，所述第三PMOS管的漏极端与所述主动驱动模块的第三端电连接；

所述低频辅助振荡模块包括：

第四PMOS管，所述第四PMOS管的源极端与电源端电连接，所述第四PMOS管的栅极端与所述第三PMOS管漏极端电连接；

第五PMOS管，所述第五PMOS管的源极端与所述第四PMOS管的源极端电连接，所述第五PMOS管的漏极端与所述第四PMOS管的漏极端电连接；

第四NMOS管，所述第四NMOS管的漏极端与所述第五PMOS管的漏极端电连接，所述第四NMOS管的栅极端与所述第四PMOS管的栅极端电连接；

第五NMOS管，所述第五NMOS管的漏极端与所述第四NMOS管的源极端电连接，所述第五NMOS管栅极端与所述第五PMOS管的栅极端电连接，所述第五NMOS管的源极端与接地端电连接；

第一电容，所述第一电容的第一端与所述第五PMOS管的漏极端电连接，所述第一电容的第二端与OSCI端电连接；

反馈电阻，所述反馈电阻的第一端与所述第一电容的第二端电连接，所述反馈电阻的第二端分别与所述第四PMOS管的栅极端和OSCO端电连接；

一扰动脉冲产生模块，用于在电路使能时，产生一个低电平脉冲给所述扰动模块，所述扰动脉冲产生模块包括：

第一反相器，所述第一反相器的输入端与EN端电连接；

第二反相器，所述第二反相器的输入端与所述第一反相器的输出端电连接；

第一电阻，所述第一电阻的第一端与所述第二反相器的输出端电连接；

第二电容，所述第二电容的第一端与所述第一电阻的第二端电连接，所述第二电容的第二端与接地端电连接；

第三反相器，所述第三反相器的输入端与所述第一电阻的第二端电连接；

与非门电路，所述与非门电路的第一输入端与所述第一反相器的输入端电连接，所述与非门电路的第二输入端与所述第三反相器的输出端电连接，所述与非门电路的输出端与所述第三PMOS管的栅极端电连接；

第四反相器，所述第四反相器的输入端与所述第三反相器的输出端电连接；

第五反相器，所述第五反相器的输入端与所述第四反相器的输出端电连接；

第六反相器，所述第六反相器的输入端与所述第五反相器的输出端电连接。

2.根据权利要求1所述的稳定起振的晶体振荡器电路，其特征在于，还包括：

第一PMOS管，所述第一PMOS管的漏极端与OSCI端电连接，所述第一PMOS管的栅极端与所述第五反相器的输出端电连接；

第一NMOS管，所述第一NMOS管的漏极端与所述第一PMOS管的源极端电连接，所述第一NMOS管的源极端与所述第一PMOS管的漏极端电连接，所述第一NMOS管的栅极端与所述第五PMOS管的栅极端电连接，所述第一NMOS管的栅极端与所述第六反相器的输出端电连接；

第二NMOS管，所述第二NMOS管的漏极端与所述第一NMOS管的源极端电连接，所述第二NMOS管的栅极端与所述第一PMOS管的栅极端电连接，所述第二NMOS管的源极端与接地端电连接。

3.根据权利要求2所述的稳定起振的晶体振荡器电路，其特征在于，所述主动驱动模块包括：

第二PMOS管，所述第二PMOS管的源极端与电源端电连接；

第三NMOS管，所述第三NMOS管的漏极端与所述第二PMOS管的漏极端电连接，所述第三NMOS管的栅极端分别与所述第二PMOS管的栅极端和所述第二NMOS管的漏极端电连接，所述第三NMOS管的源极端与接地端电连接。

4.根据权利要求1所述的稳定起振的晶体振荡器电路，其特征在于，所述输出整形模块包括：

第二电阻，所述第二电阻的第一端与OSCO端电连接；

第三电容，所述第三电容的第一端与所述第二电阻的第二端电连接，所述第三电容的第二端与接地端电连接；

第六PMOS管，所述第六PMOS管的源极端与电源端电连接；

第七PMOS管，所述第七PMOS管的源极端与所述第六PMOS管的漏极端电连接，所述第七PMOS管的栅极端与所述第六PMOS管的栅极端电连接；

第六NMOS管，所述第六NMOS管的漏极端与所述第七PMOS管的漏极端电连接，所述第六NMOS管的栅极端分别与所述第七PMOS管的栅极端和所述第二电阻的第二端电连接；

第七NMOS管，所述第七NMOS管的漏极端与所述第六NMOS管的源极端电连接，所述第七NMOS管的栅极端与所述第六NMOS管的栅极端电连接，所述第七NMOS管的源极端与接地端电连接；

第八PMOS管，所述第八PMOS管的源极端与所述第六PMOS管的漏极端电连接，所述第八PMOS管的栅极端与所述第七PMOS管的漏极端电连接；

第八NMOS管，所述第八NMOS管的源极端与所述第八PMOS管的漏极端电连接，所述第八NMOS管的栅极端与所述第一NMOS管的栅极端电连接，所述第八NMOS管的漏极端与接地端电连接；

第七反相器，所述第七反相器的输入端与所述第七PMOS管的漏极端电连接，所述第七反相器的输出端与CLK端电连接；

第九NMOS管，所述第九NMOS管的漏极端与所述第六NMOS管的源极端电连接，所述第九NMOS管的栅极端与所述第六NMOS管的漏极端电连接；

第九PMOS管，所述第九PMOS管的漏极端与所述第九NMOS管的源极端电连接，所述第九PMOS管的栅极端与所述第一PMOS管的栅极端电连接，所述第九PMOS管的源极端与电源端电连接。

Images