CN116545385A - 晶体振荡电路及其起振方法 - Google Patents

Abstract

本发明提供了一种晶体振荡电路，连接外部晶体振荡器模块，其包括环形振荡器、频率校准模块、使能控制模块、滤波隔直模块以及晶体振荡器驱动电路模块；环形振荡器用于产生输出频率信号；频率校准模块用于产生振荡频率控制信号，使得环形振荡器产生的输出频率信号校准至预设的目标频率，并将校准至目标频率时对应的振荡频率控制信号进行锁存；使能控制模块用于控制环形振荡器启动或关闭；晶体振荡器驱动电路模块用于向晶体振荡器提供偏置电流。本发明还提供一种晶体振荡电路起振方法。采用本发明的技术方案可减少电路工艺偏差和温度变化对注入时钟频率的影响，使晶体振荡器起振时间少且功耗低。

Description

晶体振荡电路及其起振方法

技术领域

本发明涉及电路技术领域，尤其涉及一种晶体振荡电路和晶体振荡电路起振方法。

背景技术

目前，随着穿戴式电子设备的发展，越来越多的人选择智能手环、手表、蓝牙耳机等作为随身设备。这些设备由于体积、重量的限制，内置锂电池的容量一般较小，为了达到较长的待机时间，就需要具有极低的待机功耗。在待机时，为了节省功耗，设备大部分时间处于休眠状态，需要定时和手机等主设备进行连接，以确保能够随时响应主设备的传输请求。作为给系统提供时钟的晶体振荡电路，在每次进行连接时，都需要重新起振。因此晶体振荡电路的起振时间和功耗为重要的参数指标。

相关技术的晶体振荡电路中采用缩短晶体振荡器起振时间，同时减小功耗的技术解决方案一般为在起振初始阶段用大驱动电流加速晶体振荡器起振，在起振完成后，再减小驱动电流以节省功耗。

然而，相关技术的技术解决方案，晶体振荡器起振前和起振过程中仍然需要维持高功耗以达到快速起振。另外，晶体振荡电路受工艺偏差和温度变化的影响较大，晶体振荡器的直流工作点偏差太大，晶体振荡电路的起振时间较长。

因此，实有必要提供一种新的晶体振荡电路及其起振方法解决上述问题。

发明内容

针对以上现有技术的不足，本发明提出一种可减少电路工艺偏差和温度变化对注入时钟频率的影响，使晶体振荡器起振时间少且功耗低的晶体振荡电路和晶体振荡电路的起振方法。

为了解决上述技术问题，第一方面，本发明的实施例提供了一种晶体振荡电路，所述晶体振荡电路连接外部晶体振荡器模块，所述晶体振荡器模块包括晶体振荡器，所述晶体振荡电路包括环形振荡器、频率校准模块、使能控制模块、滤波隔直模块以及晶体振荡器驱动电路模块；

所述环形振荡器用于产生输出频率信号以驱动所述晶体振荡器起振；

所述频率校准模块用于产生振荡频率控制信号以调节所述环形振荡器，使得所述环形振荡器产生的所述输出频率信号校准至预设的目标频率，并将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；

所述使能控制模块用于控制所述环形振荡器启动或关闭；

所述滤波隔直模块用于将接收的所述输出频率信号进行滤波；

所述晶体振荡器驱动电路模块用于向所述晶体振荡器提供偏置电流，并用于驱动和输出时钟信号；

所述晶体振荡器模块的输出端分别连接至所述频率校准模块的第一输入端和所述使能控制模块的第一输入端；

所述使能控制模块的第二输入端作为所述晶体振荡电路的使能输入端；

所述环形振荡器的第一输入端连接至所述频率校准模块的输出端，所述环形振荡器的第二输入端连接至所述使能控制模块的输出端，所述环形振荡器的输出端分别连接至所述滤波隔直模块的输入端和所述频率校准模块的第二输入端；

所述滤波隔直模块的输出端连接至所述晶体振荡器驱动电路模块的第一输入端；

所述晶体振荡器驱动电路模块的第一输出端连接至所述晶体振荡器模块的XOUT信号端，所述晶体振荡器驱动电路模块的第二输入端连接至所述晶体振荡器模块的XIN信号端；所述晶体振荡器驱动电路模块的第二输出端作为所述晶体振荡电路的时钟信号输出端。

优选的，所述滤波隔直模块包括低通滤波器和隔直电容；所述低通滤波器的输入端作为所述滤波隔直模块的输入端；所述低通滤波器的输出端连接至所述隔直电容的第一端；所述隔直电容的第二端作为所述滤波隔直模块的输出端。

优选的，所述低通滤波器包括第二电阻和第三电容；所述第二电阻的第一端作为所述低通滤波器的输入端；所述第二电阻的第二端作为所述低通滤波器的输出端，且所述第二电阻的第二端分别连接至所述第三电容的第一端和所述隔直电容的第一端，所述第三电容的第二端连接至接地。

优选的，所述环形振荡器包括开关、第一反相器、第二反相器、第三反相器、第四反相器、第一可调电容、第二可调电容以及第三可调电容；

所述开关的使能控制端作为所述环形振荡器的第二输入端，所述开关的第一端连接至电源电压，所述开关的第二端分别连接至所述第一反相器的电源端、所述第二反相器的电源端、所述第三反相器的电源端以及所述第四反相器的电源端；

所述第一反相器的输入端分别连接至所述第三反相器的输出端、所述第四反相器的输入端以及所述第三可调电容的第一端，所述第一反相器的输出端分别连接至所述第二反相器的输入端和所述第一可调电容的第一端；

所述第二反相器的输出端分别连接至所述第三反相器的输入端和所述第二可调电容的第一端；

所述第四反相器的输出端作为所述环形振荡器的输出端；

所述第一可调电容的调节端作为所述环形振荡器的第一输入端，且所述第一可调电容的调节端分别连接至所述第二可调电容的调节端和所述第三可调电容的调节端；

所述第一反相器的接地端、所述第二反相器的接地端、所述第三反相器的接地端、所述第四反相器的接地端、所述第一可调电容的第二端、所述第二可调电容的第二端以及所述第三可调电容的第二端均连接至接地。

优选的，所述频率校准模块包括分频器、第一计数器、数字比较器以及第二计数器；

所述分频器用于接收所述晶体振荡电路的时钟信号输出端发送的时钟信号，并将所述时钟信号按照所述目标频率的预设精度的数量进行分频并产生周期时钟；

所述第一计数器用于接收所述输出频率信号，并将所述输出频率信号在所述周期时钟的一个周期内进行计数并生成计算结果；

所述数字比较器用于将所述计算结果与预设的计算数量进行比较并判断所述计算结果是否大于预设的所述计算数量，若是，则输出加一信号，若否，则输出减一信号；

所述第二计数器用于接收所述加一信号、所述减一信号以及所述分频器产生的计数时钟信号，根据接收的所述加一信号、所述减一信号以及所述计数时钟信号进行计数并生成所述计数结果，并在计数完成后对所述计数结果进行锁存，以将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；其中，若接收所述加一信号，则进行增加1位的计数，若接收所述减一信号，则进行减少1位的计数。

优选的，所述第二计数器为双向计数器。

优选的，所述晶体振荡器驱动电路模块包括第一晶体管、第二晶体管、第一电阻以及输出驱动器，其中，所述第一晶体管为PMOS管，所述第二晶体管为NMOS管；

所述第一晶体管的栅极作为所述晶体振荡器驱动电路模块的第二输入端，且所述第一晶体管的栅极分别连接至所述晶体振荡器模块的XIN信号端、所述第一电阻的第二端以及所述输出驱动器的输入端；

所述第一晶体管的源极连接至接地；

所述第一晶体管的漏极作为所述晶体振荡器驱动电路模块的第一输出端，且所述第一晶体管的漏极分别连接至所述晶体振荡器模块的XOUT信号端、所述第一电阻的第一端以及所述第二晶体管的漏极；

所述第二晶体管的栅极作为所述晶体振荡器驱动电路模块的第一输入端，且所述第二晶体管的栅极分别连接至所述滤波隔直模块的输出端和偏置电压；

所述第二晶体管的源极连接至电源电压；

所述输出驱动器的输出端作为所述晶体振荡器驱动电路模块的第二输出端。

优选的，所述使能控制模块包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器以及与门；

所述第一寄存器的时钟输入端作为所述使能控制模块的第一输入端，所述第一寄存器的数据输入端分别连接至所述第一寄存器的负输出端和所述第二寄存器的时钟输入端；

所述第二寄存器的数据输入端分别连接至所述第二寄存器的负输出端和所述第三寄存器的时钟输入端；

所述第三寄存器的数据输入端分别连接至所述第三寄存器的负输出端和所述第四寄存器的时钟输入端；

所述第四寄存器的数据输入端分别连接至所述第四寄存器的负输出端和所述第五寄存器的时钟输入端；

所述第五寄存器的数据输入端连接至电源电压，所述第五寄存器的负输出端连接至所述与门的第一输入端；

所述与门的第二输入端作为所述使能控制模块的第二输入端，且所述与门的第二输入端分别连接至所述第一寄存器的使能输入端、所述第二寄存器的使能输入端、所述第三寄存器的使能输入端、所述第四寄存器的使能输入端以及所述第五寄存器的使能输入端；

所述与门的输出端作为所述使能控制模块的输出端。

第二方面，本发明的实施例提供了一种晶体振荡电路起振方法，所述晶体振荡电路起振方法应用于连接外部晶体振荡器模块的晶体振荡电路，所述晶体振荡器模块包括晶体振荡器所述晶体振荡电路起振方法包括如下步骤：

步骤S1、所述晶体振荡电路上电并产生用于驱动所述晶体振荡器起振的输出频率信号，将所述振荡频率控制信号根据预设的目标频率进行校正，再将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；

步骤S2、将所述晶体振荡电路关闭；

步骤S3、将所述晶体振荡电路启动，并通过锁存所述振荡频率控制信号将具有所述目标频率的所述输出频率信号输出，以驱动所述晶体振荡器根据该输出频率信号进行起振并输出与所述目标频率相应的时钟信号；

步骤S4、判断所述晶体振荡电路是否需要关闭，若是，则进入所述步骤S2，若否，则所述晶体振荡器继续输出所述时钟信号。

优选的，晶体振荡电路还包括频率校准模块、环形振荡器以及使能控制模块；

所述步骤S1中具体包括如下步骤：

步骤S11、所述频率校准模块产生所述振荡频率控制信号并发送至所述环形振荡器；

步骤S12、所述环形振荡器产生的所述输出频率信号校准至预设的所述目标频率；

步骤S13、所述频率校准模块将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；

所述步骤S3中具体包括如下步骤：

步骤S31、通过所述使能控制模块启动所述环形振荡器，并通过所述频率校准模块锁存所述振荡频率控制信号将所述环形振荡器进行起振；

步骤S32、所述环形振荡器产生所述输出频率信号，并通过所述输出频率信号驱动所述晶体振荡器进行第二次起振，所述晶体振荡器输出时钟信号；

步骤S33、通过所述使能控制模块关闭所述环形振荡器。

与相关技术相比，本发明的晶体振荡电路和晶体振荡电路起振方法通过设置晶体振荡器、环形振荡器、频率校准模块以及使能控制模块，并通过所述频率校准模块产生振荡频率控制信号以调节所述环形振荡器，使得所述环形振荡器产生的所述输出频率信号校准至预设的目标频率，并将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存，该过程实现晶体振荡电路实现自校准功能，从而在晶体振荡器再次起振时，所述环形振荡器以较准确的所述目标频率进行起振，并对所述晶体振荡器进行注入驱动，从而起到快速起振，从而使得所述晶体振荡电路功耗低。另外，所述环形振荡器通过所述频率校准模块采用自校准的技术方式，由于实现了电路内部自校准，无需外部信号和设备，使得所述晶体振荡电路不受工艺偏差和温度变化的影响，能够更好的实现注入效果，从而使所述晶体振荡器快速起振，并所述晶体振荡电路可实现起振时间短且起振功耗低。从而使得本发明的晶体振荡电路和晶体振荡电路起振方法可减少电路工艺偏差和温度变化对注入时钟频率的影响，使晶体振荡器起振时间少且功耗低。

附图说明

下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中,

图1为本发明实施例的晶体振荡电路的模块框图；

图2为本发明实施例的晶体振荡电路的电路原理图；

图3为本发明实施例的晶体振荡电路的环形振荡器电路原理图；

图4为本发明实施例的晶体振荡电路的频率校准模块结构图；

图5为本发明实施例的晶体振荡电路的使能控制模块电路原理图；

图6为本发明实施例的晶体振荡电路起振方法的流程框图；

图7为本发明实施例的晶体振荡电路起振方法的步骤S1的流程框图；

图8为本发明实施例的晶体振荡电路起振方法的步骤S3的流程框图；

图9为本发明实施例的晶体振荡电路的输出电压时间曲线示意图；

图10为相关技术的晶体振荡电路的输出电压时间曲线示意图。

具体实施方式

下面结合附图详细说明本发明的具体实施方式。

在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。

(实施例一)

本发明提供一种晶体振荡电路100。请同时参考图1-2所示，图1为本发明实施例的晶体振荡电路100的模块框图；图2为本发明的晶体振荡电路100的电路原理图。

所述晶体振荡电路100连接外部晶体振荡器模块U5，晶体振荡器模块U5用于产生时钟信号，晶体振荡电路100包括环形振荡器OSC、频率校准模块U1、使能控制模块U2、滤波隔直模块U3以及晶体振荡器驱动电路模块U4。

所述晶体振荡电路100的电路模块连接关系为：

所述晶体振荡器模块U5的输出端分别连接至所述频率校准模块U1的第一输入端和所述使能控制模块U2的第一输入端。

所述使能控制模块U2的第二输入端作为所述晶体振荡电路100的使能输入端ENXTAL。

所述环形振荡器OSC的第一输入端连接至所述频率校准模块U1的输出端。所述环形振荡器OSC的第二输入端连接至所述使能控制模块U2的输出端，所述使能控制模块U2的输出端将使能控制信号ENOSC发送至所述环形振荡器OSC的第二输入端。所述环形振荡器OSC的输出端分别连接至所述滤波隔直模块U3的输入端和所述频率校准模块U1的第二输入端。

所述滤波隔直模块U3的输出端连接至所述晶体振荡器驱动电路模块U4的第一输入端。

所述晶体振荡器驱动电路模块U4的第一输出端连接至所述晶体振荡器模块的XOUT信号端，所述晶体振荡器驱动电路模块U4的第二输入端连接至所述晶体振荡器模块的XIN信号端。所述晶体振荡器驱动电路模块U4的第二输出端作为所述晶体振荡电路100的时钟信号输出端。

所述晶体振荡器模块U5用于通电起振，并用于产生时钟信号。

具体的，所述晶体振荡器模块U5包括晶体振荡器XTAL、第一电容C1以及第二电容C2。

所述晶体振荡器模块U5的具体电路连接关系为：

所述晶体振荡器XTAL的第一端作为所述晶体振荡器模块U5的XIN信号端，且所述晶体振荡器XTAL的第一端连接至所述第一电容C1的第一端。

所述第一电容C1的第二端连接至接地GND。

所述晶体振荡器XTAL的第二端作为所述晶体振荡器模块U5的XOUT信号端，且所述晶体振荡器XTAL的第二端连接至所述第二电容C2的第一端。

所述第二电容C2的第二端连接至接地GND。本实施方式中，所述晶体振荡器XTAL为32MHz的石英晶体振荡器XTAL。当然，不限于此，所述晶体振荡器XTAL可以不限于32MHz，也可以是24MH/26MHz等其它频率的晶体振荡器。

所述环形振荡器OSC用于输出频率信号CKOSC以驱动所述晶体振荡器XTAL起振。本实施方式中，所述环形振荡器OSC为32MHz的环形振荡器OSC。当然，不限于此，所述环形振荡器OSC可以不限于32MHz，也可以是24MH/26MHz等其它频率的环形振荡器。

请参考图3所示，图3为本发明的环形振荡器OSC的电路原理图。所述环形振荡器OSC包括开关K1、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一可调电容XC1、第二可调电容XC2以及第三可调电容XC3。

所述环形振荡器OSC的电路结构为：

所述开关K1的使能控制端作为所述环形振荡器OSC的第二输入端。所述开关K1的第一端连接至电源电压VDD。所述开关K1的第二端分别连接至所述第一反相器INV1的电源端、所述第二反相器INV2的电源端、所述第三反相器INV3的电源端以及所述第四反相器INV4的电源端。

所述第一反相器INV1的输入端分别连接至所述第三反相器INV3的输出端、所述第四反相器INV4的输入端以及所述第三可调电容XC3的第一端。所述第一反相器INV1的输出端分别连接至所述第二反相器INV2的输入端和所述第一可调电容XC1的第一端。

所述第二反相器INV2的输出端分别连接至所述第三反相器INV3的输入端和所述第二可调电容XC2的第一端。

所述第四反相器INV4的输出端作为所述环形振荡器OSC的输出端。

所述第一可调电容XC1的调节端作为所述环形振荡器OSC的第一输入端。且所述第一可调电容XC1的调节端分别连接至所述第二可调电容XC2的调节端和所述第三可调电容XC3的调节端。

所述第一反相器INV1的接地GND端、所述第二反相器INV2的接地GND端、所述第三反相器INV3的接地GND端、所述第四反相器INV4的接地GND端、所述第一可调电容XC1的第二端、所述第二可调电容XC2的第二端以及所述第三可调电容XC3的第二端均连接至接地GND。

所述频率校准模块U1用于产生振荡频率控制信号TUNE以调节所述环形振荡器OSC，使得所述环形振荡器OSC产生的所述输出频率信号CKOSC校准至预设的目标频率，并将校准至所述目标频率时对应的所述振荡频率控制信号TUNE进行锁存。所述频率校准模块U1实现晶体振荡电路100的自校准功能，使得晶体振荡电路100从新启动时，可以直接将锁存的所述振荡频率控制信号TUNE使用，从而使得所述环形振荡器OSC产生的所述输出频率信号CKOSC以预设的所述目标频率输出。本实施方式中，所述频率校准模块U1为数字逻辑电路。

请参考图4所示，图4为本发明的频率校准模块U1的模块结构图。所述频率校准模块U1包括分频器U11、第一计数器U12、数字比较器U13以及第二计数器U14。

所述频率校准模块U1的电路结构为：

所述分频器U11用于接收所述晶体振荡电路100的时钟信号输出端发送的时钟信号CKXTAL，并将所述时钟信号CKXTAL按照所述目标频率的预设精度的数量NUM进行分频并产生周期时钟CK32K。所述分频器U11还用于产生计数时钟信号CKX。

所述第一计数器U12用于接收所述输出频率信号CKOSC，并将所述输出频率信号CKOSC在所述周期时钟CK32K的一个周期内进行计数并生成计算结果。

所述数字比较器U13用于将所述计算结果与预设的计算数量进行比较并判断所述计算结果是否大于预设的所述计算数量，若是，则输出加一信号UP；若否，则输出减一信号DOWN。

所述第二计数器U14用于接收所述加一信号UP、所述减一信号DOWN以及所述分频器产生的计数时钟信号CKX，并根据接收的所述加一信号UP、所述减一信号DOWN和计数时钟信号CKX进行计数以生成所述计数结果，并在计数完成后对所述计数结果进行锁存，以将校准至所述目标频率时对应的所述振荡频率控制信号TUNE进行锁存。其中，若接收所述加一信号UP。则进行增加1位的计数；若接收所述减一信号DOWN，则进行减少1位的计数。

本实施方式中，所述第二计数器U14为双向计数器。

所述使能控制模块U2用于控制所述环形振荡器OSC启动或关闭。本实施方式中，所述使能控制模块U2均为数字逻辑电路。

请参考图5所示，图5为本发明的使能控制模块U2的电路原理图。所述使能控制模块U2包括第一寄存器F1、第二寄存器F2、第三寄存器F3、第四寄存器F4、第五寄存器F5以及与门AND。

所述使能控制模块U2的电路结构为：

所述第一寄存器F1的时钟输入端作为所述使能控制模块U2的第一输入端。所述第一寄存器F1的时钟输入端用于接收所述时钟信号CKXTAL。所述第一寄存器F1的数据输入端分别连接至所述第一寄存器F1的负输出端和所述第二寄存器F2的时钟输入端。

所述第二寄存器F2的数据输入端分别连接至所述第二寄存器F2的负输出端和所述第三寄存器F3的时钟输入端。

所述第三寄存器F3的数据输入端分别连接至所述第三寄存器F3的负输出端和所述第四寄存器F4的时钟输入端。

所述第四寄存器F4的数据输入端分别连接至所述第四寄存器F4的负输出端和所述第五寄存器F5的时钟输入端。

所述第五寄存器F5的数据输入端连接至电源电压VDD。所述第五寄存器F5的负输出端连接至所述与门AND的第一输入端。

所述与门AND的第二输入端作为所述使能控制模块U2的第二输入端。所述与门AND的第二输入端用于接收外部的控制使能信号ENXTAL。所述与门AND的第二输入端分别连接至所述第一寄存器F1的使能输入端、所述第二寄存器F2的使能输入端、所述第三寄存器F3的使能输入端、所述第四寄存器F4的使能输入端以及所述第五寄存器F5的使能输入端。

所述与门AND的输出端作为所述使能控制模块U2的输出端。即所述与门AND的输出端输出所述使能控制信号ENOSC。

所述滤波隔直模块U3用于将接收的所述输出频率信号CKOSC进行滤波。所述滤波隔直模块U3包括低通滤波器和隔直电容C4。

所述滤波隔直模块U3的连接关系为：

所述低通滤波器的输入端作为所述滤波隔直模块U3的输入端。

所述低通滤波器的输出端连接至所述隔直电容C4的第一端。

所述隔直电容C4的第二端作为所述滤波隔直模块U3的输出端。

所述低通滤波器为本领域常用的器件。本实施方式中，所述低通滤波器包括第二电阻R2和第三电容C3。所述低通滤波器的连接关系为：

所述第二电阻R2的第一端作为所述低通滤波器的输入端。所述第二电阻R2的第二端作为所述低通滤波器的输出端。且所述第二电阻R2的第二端分别连接至所述第三电容C3的第一端和所述隔直电容的第一端。所述第三电容C3的第二端连接至接地GND。

所述晶体振荡器驱动电路模块U4用于向所述晶体振荡器XTAL提供偏置电流I0，并用于驱动和输出时钟信号CKXTAL。

具体的，所述晶体振荡器驱动电路模块U4包括第一晶体管M1、第二晶体管M2、第一电阻R1以及输出驱动器Buffer。所述输出驱动器Buffer的输出端作为所述晶体振荡电路100的时钟信号输出端。所述晶体振荡电路100的时钟信号输出端输出所述时钟信号CKXTAL。

所述晶体振荡器驱动电路模块U4的连接关系为：

所述第一晶体管M1的栅极作为所述晶体振荡器驱动电路模块U4的第二输入端，且所述第一晶体管M1的栅极分别连接至所述晶体振荡器模块的XIN信号端、所述第一电阻R1的第二端以及所述输出驱动器Buffer的输入端。

所述第一晶体管M1的源极连接至接地GND。

所述第一晶体管M1的漏极作为所述晶体振荡器驱动电路模块U4的第一输出端，且所述第一晶体管M1的漏极分别连接至所述晶体振荡器模块U5的XOUT信号端、所述第一电阻R1的第一端以及所述第二晶体管M2的漏极。

所述第二晶体管M2的栅极作为所述晶体振荡器驱动电路模块U4的第一输入端，且所述第二晶体管M2的栅极分别连接至所述滤波隔直模块U3的输出端和偏置电压VB。

所述第二晶体管M2的源极连接至电源电压VDD。

所述输出驱动器Buffer的输出端作为所述晶体振荡器驱动电路模块U4的第二输出端。

本实施方式中，所述第一晶体管M1为PMOS管。所述第二晶体管M2为NMOS管。

所述晶体振荡电路100的电路原理具体为：

本实施方式中，第一电容C1和第二电容C2分别为所述晶体振荡器XTAL的负载电容。

第一晶体管M1为所述晶体振荡器XTAL的驱动管。第二晶体管M2为所述晶体振荡器XTAL的偏置电流管。第二晶体管M2的栅极连接外部的偏置电压VB，偏置电压VB作为第二晶体管M2的直流偏置电压，其电压值根据电路的实际需要进行调整。

第一电阻R1、第一晶体管M1和第二晶体管M2共同组成所述晶体振荡器XTAL的驱动电路。

输出驱动器Buffer用于将所述晶体振荡器XTAL的第一端XIN输出的正弦波转化为方波。

第二电阻R2和第三电容C3共同组成所述低通滤波器，该低通滤波器负责将所述输出频率信号CKOSC由方波转变为正弦波，并降低所述输出频率信号CKOSC的幅度。

隔直电容C4隔离了所述输出频率信号CKOSC的直流部分，防止对所述晶体振荡器XTAL的直流工作点进行干扰。

所述频率校准模块U1用于将所述环形振荡器OSC的输出频率信号CKOSC校准至预设的目标频率。本实施方式中，所述目标频率为32MHz。所述预设精度为千分之一。所述计算数量为1000。所述频率校准模块U1采用自校准的方式，无需外部时钟，即通过所述晶体振荡器XTAL的时钟来校准所述环形振荡器OSC。由于需要将所述环形振荡器OSC的频率校准到32MHz附近，所述预设精度为千分之一，因此需要对输出时钟信号CKXTAL进行1000分频，得到频率为32KHz的所述周期时钟CK32K。然后在一个32KHz周期内对所述周期时钟CK32K进行计数，计数得到的所述计算结果送到数字比较器U13与所述计算数量的整数1000进行比较。如果所述计算结果大于1000，则输出加一信号UP，第二计数器U14加1(其中，第二计数器U14为双向计数器)；反之，输出减一信号DOWN，第二计数器U14双向计数器减1；第二计数器U14的输出直接控制32MHz的所述环形振荡器OSC中内部的可调电容阵列，对所述环形振荡器OSC的频率进行调节。调节过后，进行下一个计数-比较周期，如此往复，直接所述环形振荡器OSC的频率被校准到32MHz的正负千分之一以内，校准结束。第二计数器U14的输出有锁存功能，校准结束后，所述环形振荡器OSC的振荡频率控制信号被锁存，在下一次所述晶体振荡器XTAL起振时可以直接使用。

所述使能控制模块U2用于在所述晶体振荡器XTAL起振后将所述环形振荡器OSC关闭，以节省所述晶体振荡电路100的功耗。具体的，所述使能控制模块U2作用是在使能控制所述晶体振荡器XTAL时，同时使能控制所述环形振荡器OSC，在所述晶体振荡器XTAL起振后，经过一段延时，关闭所述环形振荡器OSC以节省功耗。本实施方式中，这里是采用4个寄存器(即第一寄存器F1、第二寄存器F2、第三寄存器F3、第四寄存器F4)对输出时钟信号CKXTAL进行延时，以防止由于其它干扰导致所述晶体振荡器XTAL输出毛刺，从而对所述晶体振荡器XTAL起振的判断造成干扰。另外由于注入发生在所述晶体振荡器XTAL的第二端XOUT，而输出时钟信号CKXTAL是由所述晶体振荡器XTAL的第一端XIN生成，最大限度地避免了注入时钟对起振阶段的所述晶体振荡器XTAL输出的干扰，从而影响对起振的判断。在后续所述晶体振荡电路100需要频繁起振时，使用校准后的所述环形振荡器OSC对所述晶体振荡器XTAL进行起振注入驱动，使所述晶体振荡器XTAL快速起振，并在起振后关闭所述环形振荡器OSC节省功耗，达到低功耗的目的。

所述晶体振荡器XTAL为32MHz的石英晶体振荡器XTAL。所述晶体振荡器XTAL的起振过程是将微小的噪声逐渐放大，最终和石英晶体谐振，起振完成。其中，石英晶体的Q值很高，起振速度就比较慢。所述晶体振荡器XTAL的起振电流通常需要几百微安。

而所述环形振荡器OSC为32MHz的环形振荡器OSC，由于所述环形振荡器OSC的Q值低，起振速度很快。32MHz的所述环形振荡器OSC起振功耗只有10uA，对总功耗的贡献可忽略，由于起振速度加快，大大节省了所述晶体振荡器XTAL起振阶段的总的能量消耗。

本实施方式中，所述环形振荡器OSC由三个反向器首尾相连构成(即第一反相器INV1、第二反相器INV2和第三反相器INV3)，每个反相器的输出有一组可调电容阵列(即第一可调电容XC1、第二可调电容XC2和第三可调电容XC3)，用来调节所述环形振荡器OSC的振荡频率。所述环形振荡器OSC结构简单，起振快，能够在使能到来后迅速起振，从而对晶体振荡器进行注入。另外，所述环形振荡器OSC的功耗低，32MHz的所述环形振荡器OSC只需要10uA的电流功耗，相比于常规晶体振荡器几百微安的起振电流可以忽略不计。

由于所述晶体振荡器XTAL是一个高Q值的振荡器，对频率的选择性非常好。为了达到良好的频率驱动效果，需要一个与其谐振频率接近的频率信号对其进行注入，这就需要对所述环形振荡器OSC进行频率校准。所述晶体振荡电路100的频率校准采用自动校准的方式，在所述晶体振荡电路100第一次上电时，所述环形振荡器OSC的频率不准，对所述晶体振荡器XTAL的驱动效果有限，所述晶体振荡器XTAL以常规速度起振，起振完成后通过所述环形振荡器OSC频率校准模块将所述环形振荡器OSC的频率校准到目标频率附近，并锁存所述环形振荡器OSC的振荡频率控制信号TUNE，所述晶体振荡电路100下次起振时，振荡频率控制信号TUNE进行锁存便能以较准确的目标频率起振，并对所述晶体振荡器XTAL进行注入驱动，从而起到快速起振所述晶体振荡器XTAL的作用。

因此，所述晶体振荡电路100利用所述环形振荡器OSC快速起振后的波形对所述晶体振荡器XTAL的偏置电流进行调制，相当于给所述晶体振荡器XTAL注入了一个同频的交流电流，起到驱动起振的作用，使所述晶体振荡器XTAL能够快速起振，达到低功耗的目的。

需要指出的是，本发明采用的晶体振荡器XTAL、环形振荡器OSC、输出驱动器Buffer、第一电容C1、第二电容C2、第一电阻R1、第二电阻R2、第三电容C3、隔直电容C4、第一晶体管M1、第二晶体管M2、开关K1、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第一可调电容XC1、第二可调电容XC2、第三可调电容XC3、分频器U11、第一计数器U12、数字比较器U13、第二计数器U14、第一寄存器F1、第二寄存器F2、第三寄存器F3、第四寄存器F4、第五寄存器F5以及与门AND均为本领域常用的元器件，对应的具体的指标和参数根据实际应用进行调整，在此，不作详细赘述。

(实施例二)

本发明提供一种晶体振荡电路起振方法。请参考图6所示，图6为本发明的晶体振荡电路起振方法的流程框图。

所述晶体振荡电路起振方法应用于连接外部晶体振荡器模块的晶体振荡电路。所述晶体振荡器模块包括晶体振荡器。所述晶体振荡电路起振方法包括如下步骤：

步骤S1、所述晶体振荡电路上电并产生用于驱动所述晶体振荡器起振的输出频率信号，将所述振荡频率控制信号根据预设的目标频率进行校正，再将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存。

步骤S2、将所述晶体振荡电路关闭。

步骤S3、将所述晶体振荡电路启动，并通过锁存所述振荡频率控制信号将具有所述目标频率的所述输出频率信号输出，以驱动所述晶体振荡器根据该输出频率信号进行起振并输出与所述目标频率相应的时钟信号。

步骤S4、判断所述晶体振荡电路是否需要关闭，若是，则进入所述步骤S2，若否，则所述晶体振荡器继续输出所述时钟信号。

(实施例三)

实施例三为实施例二的一种具体实施方式，其中，实施例三的所述晶体振荡电路起振方法应用于所述晶体振荡电路100。

具体的，所述晶体振荡电路100包括频率校准模块U1、环形振荡器OSC以及使能控制模块U2。其中实施三与实施例二的区别在于：

请参考图7所示，图7为本发明实施例的晶体振荡电路起振方法的步骤S1的流程框图。

所述步骤S1中具体包括如下步骤：

步骤S11、所述频率校准模块U1产生所述振荡频率控制信号TUNE并发送至所述环形振荡器OSC。

步骤S12、所述环形振荡器OSC产生的所述输出频率信号CKOSC校准至预设的所述目标频率。

步骤S13、所述频率校准模块U1将校准至所述目标频率时对应的所述振荡频率控制信号TUNE进行锁存。

请参考图8所示，图8为本发明实施例的晶体振荡电路起振方法的步骤S3的流程框图。

所述步骤S3中具体包括如下步骤：

步骤S31、通过所述使能控制模块U2启动所述环形振荡器OSC，并通过所述频率校准模块U1锁存所述振荡频率控制信号TUNE将所述环形振荡器OSC进行起振。

步骤S32、所述环形振荡器OSC产生所述输出频率信号CKOSC，并通过所述输出频率信号CKOSC驱动所述晶体振荡器XTAL进行第二次起振，所述晶体振荡器XTAL输出时钟信号CKXTAL。

步骤S33、通过所述使能控制模块U2关闭所述环形振荡器OSC。

为了验证本发明的晶体振荡电路100与注入的方式的相关技术的晶体振荡电路的起振时间和功耗，通过对电路进行仿真进行比较，比较结果如下：

请参考图9所示，图9为本发明的晶体振荡电路100的输出电压时间曲线示意图。由图可得：本发明的晶体振荡电路100在40微秒后开始起振。

请参考图10所示，图10为相关技术的晶体振荡电路的输出电压时间曲线示意图。其中，相关技术的晶体振荡电路在与本发明的晶体振荡电路100相同驱动电流下进行起振。由图可得：相关技术的晶体振荡电路在300微秒后开始起振。

由于注入的方式的技术解决方案包括多种电路，用于比较的相关技术的晶体振荡电路为最接近本申请的技术方案，采用一个可变频率的环形振荡器。使能后，环形振荡器可变电流的驱动下，生成可变频率的时钟，频率由高到低进行变化，当频率降低到晶体振荡器的目标频率时，驱动晶体振荡器从而达到快速起振的目的。但是，由于环形振荡器的频率是一直变化的，也就说在目标频率附近停留的时间有限，无法达到很好的驱动效果。另外，相关技术的晶体振荡电路采用在晶体振荡器的两端直接注入的方式，多个反相器分布连接和驱动晶体振荡器的两端，由于反相器的输出为方波，会导致晶体振荡器的直流工作点偏差太大，当注入停止后，晶体振荡器会重新建立工作点，从而导致晶体振荡器起振时间更长。因此，经过仿真可得：相关技术的晶体振荡电路在300微秒后开始起振。

通过上述数据比较可得出，本发明的晶体振荡电路100的起振时间少。由于起振时间少，在相同驱动电流下起振的条件情况下，本发明的晶体振荡电路100的功耗相对于相关技术的晶体振荡电路的功耗低。

与相关技术相比，本发明的晶体振荡电路和晶体振荡电路起振方法通过设置环形振荡器、频率校准模块以及使能控制模块，并通过所述频率校准模块产生振荡频率控制信号以调节所述环形振荡器，使得所述环形振荡器产生的所述输出频率信号校准至预设的目标频率，并将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存，该过程实现晶体振荡电路实现自校准功能，从而在晶体振荡器再次起振时，所述环形振荡器以较准确的所述目标频率进行起振，并对所述晶体振荡器进行注入驱动，从而起到快速起振，从而使得所述晶体振荡电路功耗低。另外，所述环形振荡器通过所述频率校准模块采用自校准的技术方式，由于实现了电路内部自校准，无需外部信号和设备，使得所述晶体振荡电路不受工艺偏差和温度变化的影响，能够更好的实现注入效果，从而使所述晶体振荡器快速起振，并所述晶体振荡电路可实现起振时间短且起振功耗低。从而使得本发明的晶体振荡电路和晶体振荡电路起振方法可减少电路工艺偏差和温度变化对注入时钟频率的影响，使晶体振荡器起振时间少且功耗低。

需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (10)

1.一种晶体振荡电路，连接外部晶体振荡器模块，所述晶体振荡器模块包括晶体振荡器；其特征在于，所述晶体振荡电路包括环形振荡器、频率校准模块、使能控制模块、滤波隔直模块以及晶体振荡器驱动电路模块；

所述环形振荡器用于产生输出频率信号以驱动所述晶体振荡器起振；

所述频率校准模块用于产生振荡频率控制信号以调节所述环形振荡器，使得所述环形振荡器产生的所述输出频率信号校准至预设的目标频率，并将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；

所述使能控制模块用于控制所述环形振荡器启动或关闭；

所述滤波隔直模块用于将接收的所述输出频率信号进行滤波；

所述晶体振荡器驱动电路模块用于向所述晶体振荡器提供偏置电流，并用于驱动和输出时钟信号；

所述晶体振荡器模块的输出端分别连接至所述频率校准模块的第一输入端和所述使能控制模块的第一输入端；

所述使能控制模块的第二输入端作为所述晶体振荡电路的使能输入端；

所述环形振荡器的第一输入端连接至所述频率校准模块的输出端，所述环形振荡器的第二输入端连接至所述使能控制模块的输出端，所述环形振荡器的输出端分别连接至所述滤波隔直模块的输入端和所述频率校准模块的第二输入端；

所述滤波隔直模块的输出端连接至所述晶体振荡器驱动电路模块的第一输入端；

所述晶体振荡器驱动电路模块的第一输出端连接至所述晶体振荡器模块的XOUT信号端，所述晶体振荡器驱动电路模块的第二输入端连接至所述晶体振荡器模块的XIN信号端；所述晶体振荡器驱动电路模块的第二输出端作为所述晶体振荡电路的时钟信号输出端。

2.根据权利要求1所述的晶体振荡电路，其特征在于，所述滤波隔直模块包括低通滤波器和隔直电容；所述低通滤波器的输入端作为所述滤波隔直模块的输入端；所述低通滤波器的输出端连接至所述隔直电容的第一端；所述隔直电容的第二端作为所述滤波隔直模块的输出端。

3.根据权利要求2所述的晶体振荡电路，其特征在于，所述低通滤波器包括第二电阻和第三电容；所述第二电阻的第一端作为所述低通滤波器的输入端；所述第二电阻的第二端作为所述低通滤波器的输出端，且所述第二电阻的第二端分别连接至所述第三电容的第一端和所述隔直电容的第一端，所述第三电容的第二端连接至接地。

4.根据权利要求1或2所述的晶体振荡电路，其特征在于，所述环形振荡器包括开关、第一反相器、第二反相器、第三反相器、第四反相器、第一可调电容、第二可调电容以及第三可调电容；

所述开关的使能控制端作为所述环形振荡器的第二输入端，所述开关的第一端连接至电源电压，所述开关的第二端分别连接至所述第一反相器的电源端、所述第二反相器的电源端、所述第三反相器的电源端以及所述第四反相器的电源端；

所述第一反相器的输入端分别连接至所述第三反相器的输出端、所述第四反相器的输入端以及所述第三可调电容的第一端，所述第一反相器的输出端分别连接至所述第二反相器的输入端和所述第一可调电容的第一端；

所述第二反相器的输出端分别连接至所述第三反相器的输入端和所述第二可调电容的第一端；

所述第四反相器的输出端作为所述环形振荡器的输出端；

所述第一可调电容的调节端作为所述环形振荡器的第一输入端，且所述第一可调电容的调节端分别连接至所述第二可调电容的调节端和所述第三可调电容的调节端；

所述第一反相器的接地端、所述第二反相器的接地端、所述第三反相器的接地端、所述第四反相器的接地端、所述第一可调电容的第二端、所述第二可调电容的第二端以及所述第三可调电容的第二端均连接至接地。

5.根据权利要求4所述的晶体振荡电路，其特征在于，所述频率校准模块包括分频器、第一计数器、数字比较器以及第二计数器；

所述分频器用于接收所述晶体振荡电路的时钟信号输出端发送的时钟信号，并将所述时钟信号按照所述目标频率的预设精度的数量进行分频并产生周期时钟；

所述第一计数器用于接收所述输出频率信号，并将所述输出频率信号在所述周期时钟的一个周期内进行计数并生成计算结果；

所述数字比较器用于将所述计算结果与预设的计算数量进行比较并判断所述计算结果是否大于预设的所述计算数量，若是，则输出加一信号，若否，则输出减一信号；

所述第二计数器用于接收所述加一信号、所述减一信号以及所述分频器产生的计数时钟信号，根据接收的所述加一信号、所述减一信号以及所述计数时钟信号进行计数并生成所述计数结果，并在计数完成后对所述计数结果进行锁存，以将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；其中，若接收所述加一信号，则进行增加1位的计数，若接收所述减一信号，则进行减少1位的计数。

6.根据权利要求5所述的晶体振荡电路，其特征在于，所述第二计数器为双向计数器。

7.根据权利要求5所述的晶体振荡电路，其特征在于，所述晶体振荡器驱动电路模块包括第一晶体管、第二晶体管、第一电阻以及输出驱动器，其中，所述第一晶体管为PMOS管，所述第二晶体管为NMOS管；

所述第一晶体管的栅极作为所述晶体振荡器驱动电路模块的第二输入端，且所述第一晶体管的栅极分别连接至所述晶体振荡器模块的XIN信号端、所述第一电阻的第二端以及所述输出驱动器的输入端；

所述第一晶体管的源极连接至接地；

所述第一晶体管的漏极作为所述晶体振荡器驱动电路模块的第一输出端，且所述第一晶体管的漏极分别连接至所述晶体振荡器模块的XOUT信号端、所述第一电阻的第一端以及所述第二晶体管的漏极；

所述第二晶体管的栅极作为所述晶体振荡器驱动电路模块的第一输入端，且所述第二晶体管的栅极分别连接至所述滤波隔直模块的输出端和偏置电压；

所述第二晶体管的源极连接至电源电压；

所述输出驱动器的输出端作为所述晶体振荡器驱动电路模块的第二输出端。

8.根据权利要求7所述的晶体振荡电路，其特征在于，所述使能控制模块包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器以及与门；

所述第一寄存器的时钟输入端作为所述使能控制模块的第一输入端，所述第一寄存器的数据输入端分别连接至所述第一寄存器的负输出端和所述第二寄存器的时钟输入端；

所述第二寄存器的数据输入端分别连接至所述第二寄存器的负输出端和所述第三寄存器的时钟输入端；

所述第三寄存器的数据输入端分别连接至所述第三寄存器的负输出端和所述第四寄存器的时钟输入端；

所述第四寄存器的数据输入端分别连接至所述第四寄存器的负输出端和所述第五寄存器的时钟输入端；

所述第五寄存器的数据输入端连接至电源电压，所述第五寄存器的负输出端连接至所述与门的第一输入端；

所述与门的第二输入端作为所述使能控制模块的第二输入端，且所述与门的第二输入端分别连接至所述第一寄存器的使能输入端、所述第二寄存器的使能输入端、所述第三寄存器的使能输入端、所述第四寄存器的使能输入端以及所述第五寄存器的使能输入端；

所述与门的输出端作为所述使能控制模块的输出端。

9.一种晶体振荡电路起振方法，所述晶体振荡电路起振方法应用于连接外部晶体振荡器模块的晶体振荡电路，所述晶体振荡器模块包括晶体振荡器，其特征在于，所述晶体振荡电路起振方法包括如下步骤：

步骤S1、所述晶体振荡电路上电并产生用于驱动所述晶体振荡器起振的输出频率信号，将所述振荡频率控制信号根据预设的目标频率进行校正，再将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；

步骤S2、将所述晶体振荡电路关闭；

步骤S3、将所述晶体振荡电路启动，并通过锁存所述振荡频率控制信号将具有所述目标频率的所述输出频率信号输出，以驱动所述晶体振荡器根据该输出频率信号进行起振并输出与所述目标频率相应的时钟信号；

步骤S4、判断所述晶体振荡电路是否需要关闭，若是，则进入所述步骤S2，若否，则所述晶体振荡器继续输出所述时钟信号。

10.根据权利要求9所述的晶体振荡电路起振方法，其特征在于，所述晶体振荡电路还包括频率校准模块、环形振荡器以及使能控制模块；

所述步骤S1中具体包括如下步骤：

步骤S11、所述频率校准模块产生所述振荡频率控制信号并发送至所述环形振荡器；

步骤S12、所述环形振荡器产生的所述输出频率信号校准至预设的所述目标频率；

步骤S13、所述频率校准模块将校准至所述目标频率时对应的所述振荡频率控制信号进行锁存；

所述步骤S3中具体包括如下步骤：

步骤S31、通过所述使能控制模块启动所述环形振荡器，并通过所述频率校准模块锁存所述振荡频率控制信号将所述环形振荡器进行起振；

步骤S32、所述环形振荡器产生所述输出频率信号，并通过所述输出频率信号驱动所述晶体振荡器进行第二次起振，所述晶体振荡器输出时钟信号；

步骤S33、通过所述使能控制模块关闭所述环形振荡器。