CN106026923B - 一种近阈值低功耗正交压控振荡器 - Google Patents

Abstract

本发明公开了一种近阈值低功耗正交压控振荡器，包括振荡器主体电路和自检测偏置电路，将振荡器主体电路中的相位耦合电路和自检测偏置电路中的峰值检测电路结合起来，复用了电流，降低了功耗。本发明的振荡器起振之初工作在较高的偏置电压下，大电流能够使电路快速起振；起振后，四个PMOS管一方面将四路振荡信号的相位差钳制在90°，另一方面检测到峰值电压，控制偏置电路降低偏置点，减少功耗，优化噪声性能。

Description

一种近阈值低功耗正交压控振荡器

技术领域

本发明涉及振荡器设计技术，尤其涉及一种近阈值电压下低功耗正交压控振荡器。

背景技术

锁相环是射频收发系统的重要组成部分，近阈值电源电压下，大部分应用对锁相环依旧提出了低功耗、大摆幅、强驱动的要求，为锁相环的设计带来了挑战。正交压控振荡器(Quadrature Voltage Controlled Oscillator，简称QVCO)可以提供四路正交输出，同时具有较强的驱动能力，对于降低射频收发系统的整体功耗具有重要意义，所以QVCO被广泛的应用在射频锁相环系统中。

目前对于近阈值电压下QVCO的设计，主要面临快速起振和低功耗难以兼顾的问题。现有技术中通常采用动态反馈的方式，在电路强力起振后，利用幅值检测电路降低工作点，降低功耗。另一方面，额外增加的相位耦合管势必对摆幅或功耗造成影响。通常，应用对QVCO输出摆幅的要求比较高，只有采用并联耦合的方式才能不牺牲摆幅，但是需要消耗额外的电流。因此，需要探究出能够进一步降低近阈值电压下QVCO功耗的方式。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供了一种近阈值电压下低功耗正交压控振荡器，将相位耦合电路和峰值检测电路结合起来，显著降低了功耗和优化了噪声性能。

技术方案：一种近阈值低功耗正交压控振荡器，包括振荡器主体电路和自检测偏置电路，所述振荡主体电路包括第一压控振荡器单核、第二压控振荡器单核和相位耦合电路，自检测偏置电路包括峰值检测电路，将振荡器主体电路中的相位耦合电路和自检测偏置电路中的峰值检测电路结合成一个电路，实现电流复用。

优选的，所述第一压控振荡器单核包括第一差分电感L1、第一电容C1、第二电容C2、第五电容C5、第六电容C6、第一变容管Cv1、第二变容管Cv2、第一电阻R1、第二电阻R2、第五电阻R5、第六电阻R6、第一NMOS管MN1、第二NMOS管MN2和第一开关电容阵列，第一压控振荡器单核包括结点ivcop和结点ivcon，用于输出振荡信号，其中：

所述第一差分电感L1的中间抽头接电源Vdd；第一差分电感L1的第一端、第一电容C1的第一端、第五电容C5的第一端、第一开关电容阵列的第一端和第一NMOS管MN1的漏极相接于结点ivcop；第一差分电感L1的第二端、第二电容C2的第一端、第六电容C6的第一端、第一开关电容阵列的第二端和第二NMOS管MN2的漏极相接于结点ivcon；第一电容C1的第二端、第一变容管Cv1的第一端和第一电阻R1的第一端相接，第二电容C2的第二端、第二变容管Cv2的第一端和第二电阻R2的第一端相接，第一电阻R1的第二端和第二电阻R2的第二端相接于结点Vb_var，第一变容管Cv1的第二端和第二变容管Cv2的第二端相接于结点Vctrl；第五电容C5的第二端、第二NMOS管MN2的栅极和第六电阻R6的第一端相连，第六电容C6的第二端、第一NMOS管MN1的栅极和第五电阻R5的第一端相连，第五电阻R5的第二端和第六电阻R6的第二端相连于结点Vb；第一NMOS管MN1的源极和第二NMOS管MN2的源极接地。

优选的，所述第二压控振荡器单核包括第二差分电感L2、第三电容C3、第四电容C4、第七电容C7、第八电容C8、第三变容管Cv3、第四变容管Cv4、第三电阻R3、第四电阻R4、第七电阻R7、第八电阻R8、第三NMOS管MN3、第四NMOS管MN4和第二开关电容阵列，第二压控振荡器单核包括结点qvcop和结点qvcon，用于输出振荡信号，其中：

所述第二差分电感L2的中间抽头接电源Vdd；第二差分电感L2的第一端、第三电容C3的第一端、第七电容C7的第一端、第二开关电容阵列的第一端和第三NMOS管MN3的漏极相接于结点qvcop；第二差分电感L2的第二端、第四电容C4的第一端、第八电容C8的第一端、第二开关电容阵列的第二端和第四NMOS管MN4的漏极相接于结点qvcon；第三电容C3的第二端、第三变容管Cv3的第一端和第三电阻R3的第一端相接，第四电容C4的第二端、第四变容管Cv4的第一端和第四电阻R4的第一端相接，第三电阻R3的第二端和第四电阻R4的第二端相接于结点Vb_var,第三变容管Cv3的第二端和第四变容管Cv4的第二端相接于结点Vctrl；第七电容C7的第二端、第四NMOS管MN4的栅极和第八电阻R8的第一端相连，第八电容C8的第二端、第三NMOS管MN3的栅极和第七电阻R7的第一端相连,，第七电阻R7的第二端和第八电阻R8的第二端相连于结点Vb；第三NMOS管MN3的源极和第四NMOS管MN4的源极接地。

优选的，所述自检测偏置电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第九电容C9、第九电阻R9、逻辑单元和多路选择器单元，其中：

所述第一PMOS管MP1的源极接结点ivcop、栅极接结点qvcon，第二PMOS管MP2的源极接结点ivcon、栅极接结点qvcop，第三PMOS管MP3的源极接结点qvcop、栅极接结点ivcop，第四PMOS管MP3的源极接结点qvcon、栅极接结点ivcon，第一PMOS管MP1的漏极、第二PMOS管MP2的漏极、第三PMOS管MP3的漏极、第四PMOS管MP3的漏极、第九电容C9的第一端、第九电阻R9的第一端均和逻辑单元的输入端相连于结点Vp，第九电容C9的第二端和第九电阻R9的第二端接地，逻辑单元的输出端和多路选择器的输入端相连，多路选择器单元的输出端连接振荡主体电路中的结点Vb。

由于采用了上述技术方案，本发明中的振荡器主体电路中的两路振荡器单核的结构完全相同，结点Vb_var、Vctrl和Vb为共同的结点，结点ivcop和结点ivcon在第二路单核中对应为结点qvcop和结点qvcon。在自检测偏置电路中，第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4既可以作为相位耦合管，将振荡器主体电路的四路输出信号(ivcop、ivcon、qvcop、qvcon)钳制在正交状态。同时，这四个PMOS管也起到了峰值检测的作用，四个PMOS管的漏极相接于结点Vp，在电路未起振的时，结点Vp为低电位，电路起振后，结点Vp上升为高电位。

本发明中的自检测偏置电路采用动态反馈与分级偏置相结合的方案，在电路起振之初，交叉对管：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4上的偏置电压较高，用较多的电流保证电路快速起振。电路起振后，结点Vp的电位上升，结合逻辑单元和多路选择器，偏置电压降低，振荡器主体电路用较小的电流维持振荡。稳定振荡后，QVCO工作在C类状态，功耗较低且噪声性能较好。多路选择器实现偏置电压的分级微调，可以保证VCO的输出摆幅在其频率覆盖范围内保持相对平稳，也可以应对PVT对电路的影响。由于VCO摆幅较大，峰值检测电路采集到的电压可以高于电源电压，这个高电压结合电平移位电路可以作为开关管的供电电压，开关管的可靠性得到了提高。

有益效果：本发明的振荡器将相位耦合电路和峰值检测电路结合，振荡器电路在起振之初工作在较高的偏置电压下，大电流能够使电路快速起振，起振后，四个PMOS管一方面将四路振荡信号的相位差钳制在90°，另一方面检测到峰值电压，控制偏置电路降低偏置点，减少功耗，优化噪声性能。提出的QVCO结构，功耗降低，与传统并联耦合的结构相比，耦合管的过驱动电压较小，噪声性能也得到了优化。

附图说明

图1为本发明的一种近阈值低功耗正交压控振荡器的优选实施例的原理图；

图2为图1中的振荡器主体电路的差分输出trans仿真结果；

图3为图1中的振荡器主体电路的四路输出振荡信号的波形图；

图4为图1中的振荡器主体电路的pss仿真结果4(a)为频域特性图，4(b)为时域特性图；

图5为图1中的振荡器主体电路的相位噪声仿真结果；

图6为图1中的振荡器主体电路的消耗电流仿真结果。

具体实施方式

下面结合附图对本发明作更进一步的说明。

图1所示为本发明的近阈值低功耗正交压控振荡器的原理图，即一种近阈值低功耗正交压控振荡器，其特征在于：包括振荡器主体电路和自检测偏置电路，所述振荡主体电路包括第一压控振荡器单核、第二压控振荡器单核和相位耦合电路，自检测偏置电路包括峰值检测电路，将振荡器主体电路中的相位耦合电路和自检测偏置电路中的峰值检测电路结合成一个电路，实现电流复用。

本实施例中，第一压控振荡器单核包括第一差分电感L1、第一电容C1、第二电容C2、第五电容C5、第六电容C6、第一变容管Cv1、第二变容管Cv2、第一电阻R1、第二电阻R2、第五电阻R5、第六电阻R6、第一NMOS管MN1、第二NMOS管MN2和第一开关电容阵列，第一压控振荡器单核包括结点ivcop和结点ivcon，用于输出振荡信号，其中，第一差分电感L1的中间抽头接电源Vdd；第一差分电感L1的第一端、第一电容C1的第一端、第五电容C5的第一端、第一开关电容阵列的第一端和第一NMOS管MN1的漏极相接于结点ivcop；第一差分电感L1的第二端、第二电容C2的第一端、第六电容C6的第一端、第一开关电容阵列的第二端和第二NMOS管MN2的漏极相接于结点ivcon；第一电容C1的第二端、第一变容管Cv1的第一端和第一电阻R1的第一端相接，第二电容C2的第二端、第二变容管Cv2的第一端和第二电阻R2的第一端相接，第一电阻R1的第二端和第二电阻R2的第二端相接于结点Vb_var，第一变容管Cv1的第二端和第二变容管Cv2的第二端相接于结点Vctrl；第五电容C5的第二端、第二NMOS管MN2的栅极和第六电阻R6的第一端相连，第六电容C6的第二端、第一NMOS管MN1的栅极和第五电阻R5的第一端相连，第五电阻R5的第二端和第六电阻R6的第二端相连于结点Vb；第一NMOS管MN1的源极和第二NMOS管MN2的源极接地。

本实施例中，第二压控振荡器单核包括第二差分电感L2、第三电容C3、第四电容C4、第七电容C7、第八电容C8、第三变容管Cv3、第四变容管Cv4、第三电阻R3、第四电阻R4、第七电阻R7、第八电阻R8、第三NMOS管MN3、第四NMOS管MN4和第二开关电容阵列，第二压控振荡器单核包括结点qvcop和结点qvcon，用于输出振荡信号，其中，第二差分电感L2的中间抽头接电源Vdd；第二差分电感L2的第一端、第三电容C3的第一端、第七电容C7的第一端、第二开关电容阵列的第一端和第三NMOS管MN3的漏极相接于结点qvcop；第二差分电感L2的第二端、第四电容C4的第一端、第八电容C8的第一端、第二开关电容阵列的第二端和第四NMOS管MN4的漏极相接于结点qvcon；第三电容C3的第二端、第三变容管Cv3的第一端和第三电阻R3的第一端相接，第四电容C4的第二端、第四变容管Cv4的第一端和第四电阻R4的第一端相接，第三电阻R3的第二端和第四电阻R4的第二端相接于结点Vb_var,第三变容管Cv3的第二端和第四变容管Cv4的第二端相接于结点Vctrl；第七电容C7的第二端、第四NMOS管MN4的栅极和第八电阻R8的第一端相连，第八电容C8的第二端、第三NMOS管MN3的栅极和第七电阻R7的第一端相连，第七电阻R7的第二端和第八电阻R8的第二端相连于结点Vb；第三NMOS管MN3的源极和第四NMOS管MN4的源极接地。

本实施例中，自检测偏置电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第九电容C9、第九电阻R9、逻辑单元和多路选择器单元，其中，第一PMOS管MP1的源极接结点ivcop、栅极接结点qvcon，第二PMOS管MP2的源极接结点ivcon、栅极接结点qvcop，第三PMOS管MP3的源极接结点qvcop、栅极接结点ivcop，第四PMOS管MP3的源极接结点qvcon、栅极接结点ivcon，第一PMOS管MP1的漏极、第二PMOS管MP2的漏极、第三PMOS管MP3的漏极、第四PMOS管MP3的漏极、第九电容C9的第一端、第九电阻R9的第一端均和逻辑单元的输入端相连于结点Vp，第九电容C9的第二端和第九电阻R9的第二端接地，逻辑单元的输出端和多路选择器的输入端相连，多路选择器单元的输出端连接振荡主体电路中的结点Vb。

如图1所示，电路在起振之初，结点Vb的电压较高，为电源电压，此时电路消耗的电流较多，环路增益较大，摆幅也较大，QVCO可以快速起振。起振之后，第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，一方面起到耦合管的作用，保证QVCO四路输出的相位差为90°。另一方面，四个PMOS管组成了四路驱动的峰值检测电路，电路起振使得结点Vp的电压从0V变化到一个高于电源电压的电位。结点Vp的电位上升后，再结合逻辑单元和多路选择器单元，自动降低结点Vb电压到阈值电压附近，降低工作点使得QVCO工作在C类状态，QVCO依靠较小的电流维持振荡，功耗减小，噪声性能也得到优化。由于QVCO摆幅较大，结点Vp电压可以一直保持高于电源电压，这个高电压结合电平移位电路可以作为开关管的供电电压，开关管的可靠性得到了提高。

图2为本发明中正交压控振荡器差分输出trans仿真结果，电路可以在80ns内起振，100ns左右达到稳定状态。起振之初高偏置使得摆幅较大，通过自检测偏置电路在起振后降低偏置，减小摆幅到1V左右。图3为本发明中正交压控振荡器四路输出波形，四路信号可以正交，相位误差在1％以内。图4为本发明中正交压控振荡器pss仿真结果，QVCO的谐振频率在1.5GHz左右，此处的仿真结果仅是一个范例，本发明提出的结构可以应用在其他谐振频率下。图5为本发明中正交压控振荡器相位噪声仿真结果，相位噪声水平较好。图6为本发明中正交压控振荡器消耗电流仿真结果，在0.6V的供电电压下，电路稳定后消耗的电流仅为1.6mA。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种近阈值低功耗正交压控振荡器，其特征在于：包括振荡器主体电路和自检测偏置电路，所述振荡主体电路包括第一压控振荡器单核、第二压控振荡器单核和相位耦合电路，自检测偏置电路包括峰值检测电路，将振荡器主体电路中的相位耦合电路和自检测偏置电路中的峰值检测电路结合成一个电路，实现电流复用；

所述第一压控振荡器单核包括第一差分电感L1、第一电容C1、第二电容C2、第五电容C5、第六电容C6、第一变容管Cv1、第二变容管Cv2、第一电阻R1、第二电阻R2、第五电阻R5、第六电阻R6、第一NMOS管MN1、第二NMOS管MN2和第一开关电容阵列，第一压控振荡器单核包括结点ivcop和结点ivcon，用于输出振荡信号，其中：

所述第一差分电感L1的中间抽头接电源Vdd；第一差分电感L1的第一端、第一电容C1的第一端、第五电容C5的第一端、第一开关电容阵列的第一端和第一NMOS管MN1的漏极相接于结点ivcop；第一差分电感L1的第二端、第二电容C2的第一端、第六电容C6的第一端、第一开关电容阵列的第二端和第二NMOS管MN2的漏极相接于结点ivcon；第一电容C1的第二端、第一变容管Cv1的第一端和第一电阻R1的第一端相接，第二电容C2的第二端、第二变容管Cv2的第一端和第二电阻R2的第一端相接，第一电阻R1的第二端和第二电阻R2的第二端相接于结点Vb_var，第一变容管Cv1的第二端和第二变容管Cv2的第二端相接于结点Vctrl；第五电容C5的第二端、第二NMOS管MN2的栅极和第六电阻R6的第一端相连，第六电容C6的第二端、第一NMOS管MN1的栅极和第五电阻R5的第一端相连，第五电阻R5的第二端和第六电阻R6的第二端相连于结点Vb；第一NMOS管MN1的源极和第二NMOS管MN2的源极接地。

2.根据权利要求1所述的近阈值低功耗正交压控振荡器，其特征在于：所述第二压控振荡器单核包括第二差分电感L2、第三电容C3、第四电容C4、第七电容C7、第八电容C8、第三变容管Cv3、第四变容管Cv4、第三电阻R3、第四电阻R4、第七电阻R7、第八电阻R8、第三NMOS管MN3、第四NMOS管MN4和第二开关电容阵列，第二压控振荡器单核包括结点qvcop和结点qvcon，用于输出振荡信号，其中：

所述第二差分电感L2的中间抽头接电源Vdd；第二差分电感L2的第一端、第三电容C3的第一端、第七电容C7的第一端、第二开关电容阵列的第一端和第三NMOS管MN3的漏极相接于结点qvcop；第二差分电感L2的第二端、第四电容C4的第一端、第八电容C8的第一端、第二开关电容阵列的第二端和第四NMOS管MN4的漏极相接于结点qvcon；第三电容C3的第二端、第三变容管Cv3的第一端和第三电阻R3的第一端相接，第四电容C4的第二端、第四变容管Cv4的第一端和第四电阻R4的第一端相接，第三电阻R3的第二端和第四电阻R4的第二端相接于结点Vb_var,第三变容管Cv3的第二端和第四变容管Cv4的第二端相接于结点Vctrl；第七电容C7的第二端、第四NMOS管MN4的栅极和第八电阻R8的第一端相连，第八电容C8的第二端、第三NMOS管MN3的栅极和第七电阻R7的第一端相连，第七电阻R7的第二端和第八电阻R8的第二端相连于结点Vb；第三NMOS管MN3的源极和第四NMOS管MN4的源极接地。

3.根据权利要求1所述的近阈值低功耗正交压控振荡器，其特征在于：所述自检测偏置电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第九电容C9、第九电阻R9、逻辑单元和多路选择器单元，其中：

所述第一PMOS管MP1的源极接结点ivcop、栅极接结点qvcon，第二PMOS管MP2的源极接结点ivcon、栅极接结点qvcop，第三PMOS管MP3的源极接结点qvcop、栅极接结点ivcop，第四PMOS管MP3的源极接结点qvcon、栅极接结点ivcon，第一PMOS管MP1的漏极、第二PMOS管MP2的漏极、第三PMOS管MP3的漏极、第四PMOS管MP3的漏极、第九电容C9的第一端、第九电阻R9的第一端均和逻辑单元的输入端相连于结点Vp，第九电容C9的第二端和第九电阻R9的第二端接地，逻辑单元的输出端和多路选择器的输入端相连，多路选择器单元的输出端连接振荡主体电路中的结点Vb。