CN102522954B - 一种电流复用高线性度折叠电流镜混频器 - Google Patents

Abstract

本发明公开一种电流复用高线性度折叠电流镜混频器，在电流镜内嵌入双平衡混频开关对，跨导级的射频电流在电流镜和双平衡开关对的共同作用下，产生变频后的中频电流信号，其幅度与跨导级的射频电流保持一致并且在负载电阻上形成输出电压。这种基于电流镜的结构避免了传统的折叠式吉尔伯特混频器因级联而导致的线性度恶化；同时，对于电流镜的输入和输出静态偏置电流进行了复用并使用电感电容并联网络来实现对射频信号的隔离，串联的共栅管一方面可以实现对输出端中频信号到射频跨导级输出端的隔离，另一方面稳定电流镜输出端的电压波动，提高电流镜复制的精确性。电流镜的输入输出静态偏置电流共同注入跨导级，提高了电流利用效率，降低了功耗。

Description

一种电流复用高线性度折叠电流镜混频器

技术领域

本发明涉及一种电流复用高线性度折叠电流镜混频器，采用电流镜内嵌双平衡开关对的结构和静态偏置电流复用的技术。

背景技术

在射频信号接收链路中，混频器的作用是将输入射频信号下变频至中频或者基带，以便于后续模块进行处理。从整个接收链路考虑，混频器应具有较高的转换增益以抑制后级中频放大电路以及滤波电路的噪声对整个接收链路噪声系数的影响。此外，混频器本身应具有相比中频模块较低的噪声系数以减轻低噪声放大器的设计压力。随着多载波技术和复杂调制技术越来越多地应用到无线通讯中，对接收机的线性度要求也逐渐提高。由于MOS管截止频率的限制，很难对射频电路采用诸如运放反馈、跨导自举等提高线性度的技术；这使得射频电路的线性度不能像中频电路那样可以灵活应用各种模拟电路设计方法进行提高。混频器位于射频前端的最后一级，根据系统级联线性度的公式，混频器对整个射频前端的线性度而言具有决定性的影响，因此如何提高混频器的线性度是设计人员不断追求的目标。

混频器的结构很多，其中采用基于吉尔伯特单元的双平衡开关混频器的吉尔伯特混频器得到了较为广泛的应用。吉尔伯特混频器具有比较平衡的性能指标，但是其从电源到地层叠了过多的晶体管，使得其不适合低电源电压的应用场合。人们尝试将混频级的负载级与跨导级折叠开，这样的混频器被称为折叠式吉尔伯特混频器。折叠式混频器解决了低电源电压的问题，同时由于降低了本振开关级的偏置电流，其噪声系数也同时得以改善。但是，由于跨导级晶体管有限的输出阻抗和寄生电容的影响，在跨导级与本振级之间存在射频电流的分流现象。整个折叠式混频器可以看成跨导级与本振级及负载级的级联，根据线性度级联公式，整个混频器的线性度被恶化了。这也是折叠式结构线性度不高的主要原因。

同时，输入跨导级所要求的大跨导只能通过增加偏置电流来实现，电流镜复制又使得输出级具有和输入跨导级同样大的偏置电流。输出级的大偏置电流不能对电路性能提供有效提升，因此是被浪费掉的。随着通信时间的增长和移动设备的广泛应用，低功耗成为电路设计的一个主要目标。

发明内容

发明目的：针对现有技术中存在的问题与不足，本发明提供一种高线性度、功耗低的电流复用高线性度折叠电流镜混频器。

技术方案：一种电流复用高线性度折叠电流镜混频器，该混频器采用电流镜内嵌双平衡开关对实现电流的线性复制,提高混频器线性度；同时将中频输出级的电流镜偏置大电流引入输入跨导级，实现电流复用，以降低功耗。上述的电流复用高线性度折叠电流镜混频器包含射频输入级、电压混频核心电路、中频输出级、信号隔离/电流注入电路和共模反馈电路；所述射频输入级包含用作射频跨导管的第一NMOS管（N型金属氧化物晶体管简称NMOS管）NM1和第二NMOS管NM2，源简并电阻第一电阻R1、第二电阻R2，以共栅方式工作的第三NMOS管NM3和第四NMOS管NM4，用作负载管的二极管连接的第一PMOS管（P型金属氧化物晶体管简称PMOS管）PM1和第二PMOS管PM2；所述电压混频核心电路包含用作双平衡开关对的第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7和第八PMOS管PM8；所述中频输出级包含用作电流镜的第三PMOS管PM3和第四PMOS管PM4，以共栅方式工作的第九PMOS管PM9和第十PMOS管PM10，负载电阻第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6，偏置电阻第七电阻R7、第八电阻R8；所述信号隔离/电流注入电路包含第五NMOS管NM5和第六NMOS管NM6，构成LC并联谐振电路的第一电感L1、第二电感L2，第一电容C1、第二电容C2；所述共模反馈电路包含输出共模电压检测网络和误差放大器A1；

其中，第一NMOS管NM1的栅极接输入射频信号正极，其源极接第一电阻R1的正端，其漏极接第三NMOS管NM3的源极；所述第一电阻R1的负端接地；第二NMOS管NM2的栅极接输入射频信号负极，其源端接第二电阻R2的正端，其漏极接第四NMOS管NM4的源极；所述第二电阻R2的负端接地；第三NMOS管NM3和第四NMOS管NM4的栅极接偏置电压；第一PMOS管PM1和第二PMOS管PM2均栅漏短接，并分别接第三NMOS管NM3和第四NMOS管NM4的漏极；所述第一PMOS管PM1和第二PMOS管PM2源极均接电源电压；第五PMOS管PM5和第六PMOS管PM6的源极均接第二PMOS管PM2的栅极，它们的栅极分别接本振信号负极和本振信号正极，它们的漏极分别接第四PMOS管PM4和第三PMOS管PM3的栅极；所述第七PMOS管PM7和第八PMOS管PM8的源极均接第一PMOS管PM1的栅极，它们的栅极分别接本振信号的正极和本振信号的负极，它们的漏极分别接第四PMOS管PM4和第三PMOS管PM3的栅极；所述第三PMOS管PM3和第四PMOS管PM4的源极均接电源电压，它们的漏极分别接第九PMOS管PM9和第十PMOS管PM10的源极；所述第九PMOS管PM9的漏极接第三电阻R3的正极，是输出信号的正端；所述第三电阻R3的负端接第五电阻R5和第七电阻R7的正端；所述第十PMOS管PM10的漏极接第四电阻R4的正极，是输出信号的负端；所述第四电阻R4的负端接第五电阻R5和第八电阻R8的正端；所述第五电阻R5和第六电阻R6的负端接地；所述第七电阻R7和第八电阻R8的负端相接，并同时接到第九PMOS管PM9和第十PMOS管PM10的栅极；

所述误差放大器A1的反相端接从输出端检测到的输出共模电压，其正反相端接参考共模电压，其输出端接第五NMOS管NM5和第六NMOS管NM6的栅极；所述第一电容C1与第一电感L1并联，第一电容C1正端接第一NMOS管NM1的漏极，负端接第五NMOS管NM5的源极；所述第二电容C2与第二电感L2并联，第二电容C2正端接第二NMOS管NM2的漏极，其负端接第六NMOS管NM6的源极；所述第五NMOS管NM5和第六NMOS管NM6的漏极分别接第九PMOS管PM9和第十PMOS管PM10的源端。

输入射频电压信号通过输入跨导级化为射频电流。第一至第四PMOS管PM1-PM4构成差分的电流镜。跨导级产生的射频电流，在二极管连接的负载管第一和第二PMOS管PM1、PM2上形成电压信号。该电压信号经过由第五至第八PMOS管PM5-PM8组成的双平衡开关管，变成流经输出级的第三和第四PMOS管PM3、PM4的变频电流，在负载电阻上形成输出电压。为了达到较高的转换增益，负载电阻第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6取较大值，同时电流复用注入电路将作为电流镜的第三和第四PMOS管PM3、PM4的静态偏置电流引入输入跨导级，使得输出共模电平在一个合理的值的同时增加了输入级偏置电流，进而提升了输入级的跨导。第一电感L1和第二电容C1以及第二电感L2和第二电容C2的并联网络可以隔离射频信号；第三和第四NMOS管NM3、NM4的共栅极工作方式使得其源端为低阻抗节点，也保证了射频电流基本流入二极管连接的负载管。同样，中频输出级的以共栅极方式工作的第九和第十PMOS管PM9、PM10使得其源端成为低阻抗节点，而从此节点向信号隔离/电流注入电路看过去是共源共栅结构，输出阻抗很高，有效的抑制了中频信号往跨导级的馈通。

有益效果：与现有技术相比，本发明所提供的电流复用高线性度折叠电流镜混频器，采用了电流镜内嵌双平衡开关的本振级，从线性度的角度看，射频电流是通过电流镜精确复制到负载级的，而不是单纯的级联，线性度与单级电路相仿，同时对输出级电流镜的静态偏置电流进行了复用，在不牺牲线性度的情况下大大降低了功耗。因此，该混频器的优点在于获得高线性度的同时提高了电流利用效率，大大减小了功耗。同时仿真结果表明：该混频器具有较高的线性度，较高的转换增益、较低的功耗。

附图说明

图1为本发明实施例的电路图；

图2为本发明实施例的混频器转换增益仿真结果；

图3为本发明实施例的混频器线性度IIP3仿真结果。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

本发明的电流复用高线性度折叠电流镜混频器，采用了电流镜结构内嵌双平衡开关混频级和信号隔离/电流注入电路。双平衡开关混频级实现混频功能，电流镜结构实现了结构的并列布置的同时保障了较为理想的线性度，而信号隔离/电流注入电路实现了输出级电流镜偏置电流的复用，节省了功耗。

具体实施例如图1所示，混频器采用电流镜内嵌双平衡开关对实现电流的线性复制,提高混频器线性度；同时将中频输出级的电流镜偏置大电流引入输入跨导级，实现电流复用，以降低功耗。上述的电流复用高线性度折叠电流镜混频器包含射频输入级、电压混频核心电路、中频输出级、信号隔离/电流注入电路和共模反馈电路；射频输入级包含用作射频跨导管的第一NMOS管（N型金属氧化物晶体管简称NMOS管）NM1和第二NMOS管NM2，源简并电阻第一电阻R1、第二电阻R2，以共栅方式工作的第三NMOS管NM3和第四NMOS管NM4，用作负载管的二极管连接的第一PMOS管（P型金属氧化物晶体管简称PMOS管）PM1和第二PMOS管PM2；电压混频核心电路包含用作双平衡开关对的第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7和第八PMOS管PM8；中频输出级包含用作电流镜的第三PMOS管PM3和第四PMOS管PM4，以共栅方式工作的第九PMOS管PM9和第十PMOS管PM10，负载电阻第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6，偏置电阻第七电阻R7、第八电阻R8；信号隔离/电流注入电路包含第五NMOS管NM5和第六NMOS管NM6，构成LC并联谐振电路的第一电感L1、第二电感L2，第一电容C1、第二电容C2；共模反馈电路包含输出共模电压检测网络和误差放大器A1；

其中，第一NMOS管NM1的栅极接输入射频信号正极，其源极接第一电阻R1的正端，其漏极接第三NMOS管NM3的源极；第一电阻R1的负端接地；第二NMOS管NM2的栅极接输入射频信号负极，其源端接第二电阻R2的正端，其漏极接第四NMOS管NM4的源极；第二电阻R2的负端接地；第三NMOS管NM3和第四NMOS管NM4的栅极接偏置电压；第一PMOS管PM1和第二PMOS管PM2均栅漏短接，并分别接第三NMOS管NM3和第四NMOS管NM4的漏极；第一PMOS管PM1和第二PMOS管PM2源极均接电源电压；第五PMOS管PM5和第六PMOS管PM6的源极均接第二PMOS管PM2的栅极，它们的栅极分别接本振信号负极和本振信号正极，它们的漏极分别接第四PMOS管PM4和第三PMOS管PM3的栅极；第七PMOS管PM7和第八PMOS管PM8的源极均接第一PMOS管PM1的栅极，它们的栅极分别接本振信号的正极和本振信号的负极，它们的漏极分别接第四PMOS管PM4和第三PMOS管PM3的栅极；第三PMOS管PM3和第四PMOS管PM4的源极均接电源电压，它们的漏极分别接第九PMOS管PM9和第十PMOS管PM10的源极；第九PMOS管PM9的漏极接第三电阻R3的正极，是输出信号的正端；第三电阻R3的负端接第五电阻R5和第七电阻R7的正端；第十PMOS管PM10的漏极接第四电阻R4的正极，是输出信号的负端；第四电阻R4的负端接第五电阻R5和第八电阻R8的正端；第五电阻R5和第六电阻R6的负端接地；第七电阻R7和第八电阻R8的负端相接，并同时接到第九PMOS管PM9和第十PMOS管PM10的栅极；

误差放大器A1的反相端接从输出端检测到的输出共模电压，其正反相端接参考共模电压，其输出端接第五NMOS管NM5和第六NMOS管NM6的栅极；第一电容C1与第一电感L1并联，第一电容C1正端接第一NMOS管NM1的漏极，负端接第五NMOS管NM5的源极；第二电容C2与第二电感L2并联，第二电容C2正端接第二NMOS管NM2的漏极，其负端接第六NMOS管NM6的源极；第五NMOS管NM5和第六NMOS管NM6的漏极分别接第九PMOS管PM9和第十PMOS管PM10的源端。

输入射频信号通过输入跨导级化为射频电流。第一至第四PMOS管PM1-PM4构成差分的电流镜。跨导级产生的射频电流，在二极管连接的负载管第一和第二PMOS管PM1、PM2上形成电压信号。该电压信号经过由第五至第八PMOS管PM5-PM8组成的双平衡开关管，变成流经输出级的第三和第四PMOS管PM3、PM4的变频电流，在负载电阻上形成输出电压。为了达到较高的转换增益，负载电阻第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6取较大值，同时电流复用注入支路将作为电流镜的第三和第四PMOS管PM3、PM4的静态偏置电流引入输入跨导级，使得输出共模电平在一个合理的值的同时增加了输入级偏置电流，进而提升了输入级的跨导。第一电感L1和第二电容C1以及第二电感L2和第二电容C2的并联网络可以隔离射频信号；第三和第四NMOS管NM3、NM4的共栅极工作方式使得其源端为低阻抗节点，也保证了射频电流基本流入二极管连接的负载管。同样，中频输出级的以共栅极方式工作的第九和第十PMOS管PM9、PM10使得其源端成为低阻抗节点，而从此节点向信号隔离/电流注入电路看过去是共源共栅结构，输出阻抗很高，有效的抑制了中频信号往跨导级的馈通。

如图2所示为本发明的混频器转换增益的仿真结果，从图中可以看出，该混频器的转换增益可以达到17dB以上。

如图3所示为本发明的混频器线性度的仿真结果，从图中可以看出，输入三阶截点IIP3高达8.4dB，OIP3超过20dBm。

Claims (1)

1.一种电流复用高线性度折叠电流镜混频器，其特征在于：包含射频输入级、电压混频核心电路、中频输出级、信号隔离/电流注入电路和共模反馈电路；所述射频输入级包含用作射频跨导管的第一NMOS管NM1和第二NMOS管NM2，第一源简并电阻R1、第二源简并电阻R2，以共栅方式工作的第三NMOS管NM3和第四NMOS管NM4，用作负载管的第一PMOS管PM1栅漏短接，用作负载管的第二PMOS管PM2同样栅漏短接；所述电压混频核心电路包含用作双平衡开关对的第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7和第八PMOS管PM8；所述中频输出级包含用作电流镜的第三PMOS管PM3和第四PMOS管PM4，以共栅方式工作的第九PMOS管PM9和第十PMOS管PM10，第三负载电阻R3、第四负载电阻R4、第五负载电阻R5、第六负载电阻R6，第七偏置电阻R7、第八偏置电阻R8；所述信号隔离/电流注入电路包含第五NMOS管NM5和第六NMOS管NM6，构成LC并联谐振电路的第一电感L1、第二电感L2，第一电容C1、第二电容C2；所述共模反馈电路包含输出共模电压检测网络和误差放大器A1；

其中，第一NMOS管NM1的栅极接输入射频信号正极，其源极接第一电阻R1的正端，其漏极接第三NMOS管NM3的源极；所述第一电阻R1的负端接地；第二NMOS管NM2的栅极接输入射频信号负极，其源端接第二电阻R2的正端，其漏极接第四NMOS管NM4的源极；所述第二电阻R2的负端接地；第三NMOS管NM3和第四NMOS管NM4的栅极接偏置电压；第一PMOS管PM1栅漏短接并与第三NMOS管NM3的漏极相连，第二PMOS管PM2栅漏短接并与第四NMOS管NM4的漏极相连；所述第一PMOS管PM1和第二PMOS管PM2源极均接电源电压；第五PMOS管PM5和第六PMOS管PM6的源极均接第二PMOS管PM2的栅极，第五PMOS管PM5的栅极接本振信号负极，其漏极接第四PMOS管PM4的栅极；第六PMOS管PM6的栅极接本振信号正极，其漏极接第三PMOS管PM3的栅极；所述第七PMOS管PM7和第八PMOS管PM8的源极均接第一PMOS管PM1的栅极，第七PMOS管的栅极接本振信号的正极，其漏极接第四PMOS管PM4的栅极；第八PMOS管的栅极接本振信号的负极，其漏极接第三PMOS管PM3的栅极；所述第三PMOS管PM3和第四PMOS管PM4的源极均接电源电压，第三PMOS管PM3的漏极接第九PMOS管PM9的源极，第四PMOS管PM4的漏极接第十PMOS管PM10的源极；所述第九PMOS管PM9的漏极接第三电阻R3的正极，是输出信号的正端；所述第三电阻R3的负端接第五电阻R5和第七电阻R7的正端；所述第十PMOS管PM10的漏极接第四电阻R4的正极，是输出信号的负端；所述第四电阻R4的负端接第六电阻R6和第八电阻R8的正端；所述第五电阻R5和第六电阻R6的负端接地；所述第七电阻R7和第八电阻R8的负端相接，并同时接到第九PMOS管PM9和第十PMOS管PM10的栅极；

所述误差放大器A1的正端接从输出端检测到的输出共模电压，其负端接参考共模电压，其输出端接第五NMOS管NM5和第六NMOS管NM6的栅极；所述第一电容C1与第一电感L1并联，第一电容C1正端接第一NMOS管NM1的漏极，负端接第五NMOS管NM5的源极；所述第二电容C2与第二电感L2并联，第二电容C2正端接第二NMOS管NM2的漏极，其负端接第六NMOS管NM6的源极所述第五NMOS管NM5的漏极连接至第九PMOS管PM9的源端，第六NMOS管NM6的漏极连接至第十PMOS管PM10的源端。