CN104953981A - 差分时钟增益提高型n通道有源带通滤波器 - Google Patents

Abstract

本发明公开一种差分时钟增益提高型N通道有源带通滤波器，由N分频环形计数器、差分时钟电路和跨导运算放大器构成。N分频环形计数器由N个D触发器以环状的形式连接而成；每个D触发器的Q端输出一个取样脉冲序列；差分时钟电路包括N条开关支路和个电容，2条开关支路与1个电容形成H形电路结构；每个H形电路结构中处于左上位置处和处于右下位置处的开关同时与N分频环形计数器的一个D触发器的Q端相连，每个H形电路结构中处于左下位置处和处于右上位置处的开关同时与N分频环形计数器的另一个D触发器的Q端相连；跨导运算放大器的两端分别连接在差分时钟电路的两端。本发明具有中心频率可调范围和增益大的特点。

Description

差分时钟增益提高型N通道有源带通滤波器

技术领域

本发明涉及一种模拟滤波器，具体涉及一种差分时钟增益提高型N通道有源带通滤波器。

背景技术

在无线通信系统中，无线接收机中应用到的带通滤波器需有好的选择性，宽的动态范围和自由可调的中心频率。随着多模多频无线设备的日益增长，推动了具有良好的选择性和宽可调谐中心频率的带通滤波器的发展。有源RC滤波器，其特性参数与RC时间常数有关，而集成电阻和集成电容的精度很差，准确的时间常数很难获得。跨导电容滤波器具有电路简单，可程控，易于集成的优点，但是需要在功耗、品质因数和中心频率之间进行折衷。20世纪60年代，L.Franks and I.Sandberg等人提出了连续时间N通道滤波器，由于其中心频率自由可调、较高的Q值、高线性度和易于集成等优点，具有可应用于多模多频通信射频前端设计的前景，所以一直受到研究者的关注。2012年，A.Nirzaei和H.Darabi等人提出了一种新的N通道滤波器，该滤波器采用片外变压器作为平衡-不平衡转换器，实现阻抗的匹配，提高了滤波器的品质因数。最近，一种超低功耗，多频带的ZigBee接收机被提出，它采用增益提高技术，使得N通道无源混频器实现了噪声性能、带外线性度和电路功耗的优化。2013年，N.Darvishi等人提出了一种增益可提高的N通道滤波器，其增益获得了显著提高，达到了+25dB，其缺点是电路结构比较复杂。

然而，以上提到的滤波器结构虽可获得比较高的增益，但是所能达到的频率可调范围较小，以及其电路结构比较复杂，所采用的电容值比较大，进而会占用很大的芯片面积。

发明内容

本发明所要解决的技术问题是现如今N通道有源带通滤波器所存在的增益较小，中心频率自由可调范围较窄，芯片体积大和电路复杂等不足，提供一种差分时钟增益提高型N通道有源带通滤波器。

为解决上述问题，本发明是通过以下技术方案实现的：

一种差分时钟增益提高型N通道有源带通滤波器，包括N通道有源带通滤波器本体，所述N通道有源带通滤波器本体由N分频环形计数器、差分时钟电路和跨导运算放大器G_m构成。所述N分频环形计数器由N个D触发器以环状的形式连接而成，即前一个D触发器的Q端与后一个D触发器的D端相连，第一个D触发器的D端与最后一个D触发器的Q端相连。每个D触发器的Q端输出一个取样脉冲序列。所述差分时钟电路包括N条开关支路和个电容。每条开关支路由2个串联的开关构成，N条开关支路之间相互并联。每个电容的两端分别跨接在2条开关支路上，且电容的两端均接在2个开关相连的公共端上，即2条开关支路与1个电容形成H形电路结构，且H形电路结构的数目与电容的数目相同。每个H形电路结构中处于左上位置处的开关和处于右下位置处的开关同时与N分频环形计数器的一个D触发器的Q端相连，即这2个开关连接同1个取样脉冲序列，每个H形电路结构中处于左下位置处的开关和处于右上位置处的开关同时与N分频环形计数器的另一个D触发器的Q端相连，即这2个开关连接另一个相同的取样脉冲序列。所述跨导运算放大器G_m的两端分别连接在差分时钟电路的两端，即差分时钟电路的N条开关支路之间相互并联后。一端与跨导运算放大器G_m的一端连接，并形成N通道有源带通滤波器本体的输入端。另一端与跨导运算放大器G_m的另一端连接，并形成N通道有源带通滤波器本体的输出端。上述N为偶正整数。

差分时钟电路与N分频环形计数器相连时，其第i个H形电路结构中处于左上位置处的开关和处于右下位置处的开关与第i个D触发器的Q端相连，第i个H形电路结构中处于右上位置处的开关和和处于左下位置处的开关与第个D触发器的输出端Q端相连，其中

N的取值范围介于2～16之间。

差分时钟电路的开关支路上的所有开关均为N型金属氧化物半导体晶体管。

跨导运算放大器G_m是一个由反馈电阻形成自偏置的反向放大器。

与现有技术相比，本发明将单端开关电容电路组成一个完整的时钟差分N通道有源带通滤波器，运用时钟差分电路，有效消除了偶数次谐波；基于反相器的跨导运算放大器，能有效增加滤波器的增益；N分频环形计数器用来给N通道有源滤波器提供周期性的取样脉冲序列，使得滤波器的中心频率仅由时钟频率决定；通过对本发明差分时钟增益提高型8通道带通滤波器进行仿真，仿真结果显示其中心频率可调范围为0.2G至2.2G，可见其具有宽可调的中心频率；且增益达到10dB，此外还具有线性特性好和噪声系数低的特点，在多模多频无线通信，认知无线电系统中有广泛的应用前景。

附图说明

图1为一种差分时钟增益提高型N通道有源带通滤波器的电路原理图。

图2为一种N分频环形计数器的电路原理图。

图3为一种N分频环形计数器的输出脉冲序列图。

图4为一个D触发器的电路原理图。

图5为一种跨导运算放大器电路原理图。

图6为一种差分时钟增益提高型N通道有源带通滤波器的工作在时钟频率时的RLC等效电路。

图7为一种差分时钟增益提高型8通道有源带通滤波器的频率特性曲线(f_s＝1GHz)。

图8为一种差分时钟增益提高型8通道有源带通滤波器的频率可调范围曲线(f_s＝0.2G-2.2GHz)。

具体实施方式

一种差分时钟增益提高型N通道有源带通滤波器，如图1所示，其主要由一个差分时钟电路，一个跨导运算放大器G_m和一个N分频环形计数器构成。上述N为偶正整数，且取值范围介于2～16，一般N取值为4，8或16。在本发明优选实施例中，N的取值为8。

所述N分频环形计数器，如图2所示，由N个D触发器以环状的形式连接组成。前一个D触发器的Q端与后一个D触发器的D端相连，第一个D触发器的D端与最后一个D触发器的Q端相连。每个D触发器的Q端输出一个取样脉冲序列。每个D触发器的结构如图4所示。外部时钟控制CMOS传输门的导通和关闭。

N分频环形计数器为N通道带通滤波器提供开关控制信号，在启动时，第一个D触发器的输出端电压被设置成电源电压vdd，其它N-1个D触发器的输出端与地相连。然后，一个时钟输入信号激活环型分频器，从而在N个D触发器的输出端产生控制N个占空比为1/N的控制信号。因为只使用了时钟的上升沿，故N分频环形计数器具有很好的相位特性；另外，产生非折叠N相位开关控制信号不需要额外的逻辑电路，因而也就不会引入额外的误差。参见图3。

在一个时钟周期的前半个周期(T/2)内，开关S₁到S_N/2依次导通，开关S_N/2+1，…，S_N全部断开，在后半个周期(T/2)内，开关的工作过程刚好相反，开关S_N/2+1，…，S_N依次导通，开关S₁到S_N/2全部断开。因为在电路稳态时没有电荷储存在电容两端，从而没有转换信号出现在电路的输出端上，这样，在一个周期内，对于时钟的偶次谐波，就可通过差分时钟的技术被消除了。参见图7。

所述差分时钟电路包括N条开关支路和个电容。每条开关支路由2个串联的开关构成。在本发明优选实施例中，开关支路上的所有开关均为N型金属氧化物半导体晶体管(NMOS)，宽长比达到800以上的NNOS管可获得低于10Ω的开关导通电阻。N条开关支路之间相互并联。每个电容的两端分别跨接在2条开关支路上，且电容的两端接在2个开关相连的公共端上，即2条开关支路与1个电容形成H形电路结构，H形电路结构的数目与电容的数目相同。每个H形电路结构中处于左上位置处的开关和处于右下位置处的开关同时与一个D触发器的Q端相连即接同一个取样脉冲序列，每个H形电路结构中处于左下位置处的开关和处于右上位置处的开关同时与另一个D触发器的Q端相连即接另一个相同的取样脉冲序列。在本发明优选实施例中，第i个H形电路结构中处于左上位置处的开关与第i个D触发器的Q端相连，第i个H形电路结构中处于右上位置处的开关与第个D触发器的输出端Q端相连，其中 $i=1,2,...,\frac{N}{2}.$

所述跨导运算放大器G_m是一个由反馈电阻形成自偏置的反向放大器。在本发明优选实施例中，跨导运算放大器G_m，如图5所示，包括反馈电阻R_F、P型金属氧化物半导体晶体管M₁和N型金属氧化物半导体晶体管M₂。P型金属氧化物半导体晶体管M₁的栅极、N型金属氧化物半导体晶体管M₂的栅极和反馈电阻R_F的一端相连，形成跨导运算放大器G_m的输入端。P型金属氧化物半导体晶体管M₁的源极接电源，N型金属氧化物半导体晶体管M₂的源极接地。P型金属氧化物半导体晶体管M₁的漏极、N型金属氧化物半导体晶体管M₂的漏极和反馈电阻R_F的另一端相连，形成跨导运算放大器G_m的输出端。跨导运算放大器G_m的两端分别连接在差分时钟电路的两端，即差分时钟电路的N条开关支路之间相互并联后，一端与跨导运算放大器G_m的一端连接，并形成N通道有源带通滤波器本体的输入端，接输入电压V_RF；另一端与跨导运算放大器G_m的另一端连接，并形成N通道有源带通滤波器本体的输出端，输出电压V_O。跨导运算放大器G_m，作为滤波器的正向通路；差分时钟电路跨接在跨导运算放大器G_m的两端作为滤波器的反馈通路。在本发明优选实施例中，跨导运算放大器G_m的跨导为100ms。

如图1所示，在使用时，将差分时钟增益提高型N通道有源带通滤波器的输入端与输入电压V_RF相连，R_S是输入电源的源电阻；差分时钟增益提高型N通道有源带通滤波器的输出端与负载相连，R_L是负载电阻。

当差分时钟增益提高型N通道有源带通滤波器工作在时钟频率时，可以用图6的RLC等效电路表示，通过电路理论分析计算可得滤波器的电压增益为：

$A_{V_o}{|}_{f_s}=\frac{V_O}{V_{RF}}=\frac{R_L(1-g_m{R}_T)}{2R_S(1+g_m{R}_L)}---\left(1\right)$

式中R_q＝R_F//(R+R_SW)。如果忽略开关导通电阻R_SW，采用米勒近似的方法，输入和输出端的-3dB带宽分别如式(2)和(3)所示。

${\mathrm{BW}}_{in}=\frac{1}{{\mathrm{\πR}}_S{C}_j};C_j=(1+A_{Vo})C---\left(2\right)$

${\mathrm{BW}}_{out}=\frac{1}{\mathrm{\π}RC}---\left(3\right)$

图7为一种差分时钟增益提高型8通道有源带通滤波器的的频率特性曲线(f_s＝1GHz)。图8为一种差分时钟增益提高型8通道有源带通滤波器的频率可调范围曲线(f_s＝0.2G-2.2GHz)。可见，通过采用增益提高技术和差分时钟技术，滤波器的RLC等效电路中的电容C增大了A_Vo倍，这样在滤波器设计中，N个开关电容的容量就可以大幅减少，滤波器的芯片面积也会有明显减少；另外，对于时钟的偶次谐波，就可通过差分时钟的技术被消除了。因此，可以有效提高滤波器的性能。

Claims (5)

1.差分时钟增益提高型N通道有源带通滤波器，包括N通道有源带通滤波器本体，其特征在于：所述N通道有源带通滤波器本体由N分频环形计数器、差分时钟电路和跨导运算放大器G_m构成；

所述N分频环形计数器由N个D触发器以环状的形式连接而成，即前一个D触发器的Q端与后一个D触发器的D端相连，第一个D触发器的D端与最后一个D触发器的Q端相连；每个D触发器的Q端输出一个取样脉冲序列；

所述差分时钟电路包括N条开关支路和个电容；每条开关支路由2个串联的开关构成，N条开关支路之间相互并联；每个电容的两端分别跨接在2条开关支路上，且电容的两端均接在2个开关相连的公共端上，即2条开关支路与1个电容形成H形电路结构，且H形电路结构的数目与电容的数目相同；每个H形电路结构中处于左上位置处的开关和处于右下位置处的开关同时与N分频环形计数器的一个D触发器的Q端相连，即这2个开关连接同1个取样脉冲序列，每个H形电路结构中处于左下位置处的开关和处于右上位置处的开关同时与N分频环形计数器的另一个D触发器的Q端相连，即这2个开关连接另一个相同的取样脉冲序列；

所述跨导运算放大器G_m的两端分别连接在差分时钟电路的两端，即差分时钟电路的N条开关支路之间相互并联后；一端与跨导运算放大器G_m的一端连接，并形成N通道有源带通滤波器本体的输入端；另一端与跨导运算放大器G_m的另一端连接，并形成N通道有源带通滤波器本体的输出端；

上述N为偶正整数。

2.根据权利要求1所述的差分时钟增益提高型N通道有源带通滤波器，其特征在于：差分时钟电路与N分频环形计数器相连时，其第i个H形电路结构中处于左上位置处的开关和处于右下位置处的开关与第i个D触发器的Q端相连，第i个H形电路结构中处于右上位置处的开关和和处于左下位置处的开关与第个D触发器的输出端Q端相连，其中 $i=1,2,...,\frac{N}{2}.$

3.根据权利要求1或2所述的差分时钟增益提高型N通道有源带通滤波器，其特征在于：N的取值范围介于2～16之间。

4.根据权利要求1所述的差分时钟增益提高型N通道有源带通滤波器，其特征在于：差分时钟电路的开关支路上的所有开关均为N型金属氧化物半导体晶体管。

5.根据权利要求1所述的差分时钟增益提高型N通道有源带通滤波器，其特征在于：跨导运算放大器G_m是一个由反馈电阻形成自偏置的反向放大器。