KR19990052555A - 복합형 3비트 위상 천이기 - Google Patents

복합형 3비트 위상 천이기 Download PDF

Info

Publication number
KR19990052555A
KR19990052555A KR1019970072048A KR19970072048A KR19990052555A KR 19990052555 A KR19990052555 A KR 19990052555A KR 1019970072048 A KR1019970072048 A KR 1019970072048A KR 19970072048 A KR19970072048 A KR 19970072048A KR 19990052555 A KR19990052555 A KR 19990052555A
Authority
KR
South Korea
Prior art keywords
parallel
phase
phase shifter
pin diode
input
Prior art date
Application number
KR1019970072048A
Other languages
English (en)
Other versions
KR100255566B1 (ko
Inventor
엄순영
전순익
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970072048A priority Critical patent/KR100255566B1/ko
Publication of KR19990052555A publication Critical patent/KR19990052555A/ko
Application granted granted Critical
Publication of KR100255566B1 publication Critical patent/KR100255566B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/18—Phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

본 발명은 위성통신/방송용, 이동통신용, 지상통신용 위상 배열 안테나 시스템의 빔성형 및 빔조향 블록에서 입출력 신호간에 요구되는 위상차를 제공하는 2단자 고주파 회로 소자로서, 저전력, 소형, 경량, 협대역 특성을 갖는 고주파 프린트 기판형의 복합형 3비트 위상 천이기에 관한 것이다.
기존의 위상천이기와는 달리 위상 천이기의 내부 구성을 병렬 부하형 위상 천이부 및 병렬 개폐형 위상 천이부로 모듈화 하여 고주파 대역에서 요구되는 위상 해상도를 제공하는 복합형 위상 천이기를 제시한다. 즉, 450미만의 위상 천이부는 병렬 부하형으로 설계하며, 450이상은 병렬 개폐형으로 설계한다. 또한, 회로내 고주파 다이오드 개폐를 위한 직류 전원 회로는 기준 전압(VREF) +5V를 항상 모든 다이오드들의 양극에 인가하여 다이오드의 음극을 단락 또는 개방시켜 다이오드를 개폐한다.

Description

복합형 3비트 위상 천이기
본 발명은 위성통신/방송용, 이동통신용, 지상통신용 위상 배열 안테나 시스템의 빔성형 및 빔조향 블록에서 입출력 신호간에 요구되는 위상차를 제공하는 2단자 고주파 회로 소자로서, 특히 저전력, 소형, 경량, 협대역 특성을 갖는 고주파 프린트 기판형의 복합형 3비트 위상 천이기에 관한 것이다.
위상 천이기는 고주파(RF) 신호의 위상을 변화시키는 2단자 소자 즉, 제어 신호(직류 바이어스 전압/전류)에 의해 입출력 신호간에 요구되는 위상차를 제공하는 기능을 갖는 소자로서, 크게 기계적인 위상 천이기와 전자적인 위상 천이기로 구분된다. 위상 천이기는 1940년도에서 1950년대의 초기 형태는 모두 기계적인 형태였으나 1960년대 접어들어 반도체 다이오드 위상 천이기가 개발된 후 위상 배열 기술의 필요성에 의해 본격적으로 위상 천이기 개발이 활성화 되었다.
위상 천이기는 크게 디지탈과 아날로그 형태로 양분되며, 디지털 형태는 페라이트 소재와 반도체(다이오드, FET) 소재를 이용한 기술로 나누어 진다. 페라이트 소재 기술의 위상 천이기 특징은 고출력, 작은 삽입손실, 높은 입출력 정합에 유리하며, 반도체 소재 기술의 위상 천이기 특징은 높은 스위칭 속도(제어 회로), 가역성, 신뢰성, 양호한 온도 특성, 경량화 및 소형화 시킬 수 있다.
반면에, 반도체 소재를 이용한 위상 천이기는 크게 전송형(Transmission type)과 반사형(Reflection type)으로 분류된다. 전송형은 개폐형, 부하형으로 그리고 반사형은 서큐레이터 결합형과 하이브리드 결합형으로 분류할 수 있다.
본 발명에서는 전송형으로 병렬 부하형과 병렬 개폐형을 모듈화하여 이 두가지를 복합한 위상 천이기를 제안한다.
본 발명과 비교되는 기존의 국외에 발표된 특허 자료는 다음 [표 1]과 같다.
특허번호 제목 발명자 특허국가명 등록년도
4967172 Microwave phase shifter circuit J.Ariel etal USA 1990년
3919670 Microwave phase shifter G.I.Klein USA 1975년
5006823 Microwave phase shiter with 0 or pi phase shift M.C. Baril etal USA 1991년
4647789 Active element microwave phase shifter Upadhyayula USA 1987년
본 발명은 고주파 대역에서 동작하는 다양한 디지털 위상 천이기를 저전력, 소형, 경량, 협대역 특성을 갖는 고주파 프린트 기판형으로 구성할 때 각 위상 천이부(450, 900, 1800등)를 모듈화 하여 전체 위상 천이기 내부 회로를 기능적으로 편리하게 구성할 수 있는 복합형 3비트 위상 천이기를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 고주파 대역에서 동작하는 제 1 및 제 2 핀 다이오드 회로가 제 1 중심 전송선로에 병렬로 연결되며, 450위상 천이을 위한 제 1 및 제 2 위상 정합용 스터브가 상기 제 1 및 제 2 핀 다이오드 회로에 각각 접속되는 병렬 부하형 450위상 천이부와, 제 3, 제 4 및 제 5 핀 다이오드 회로가 전송선로에 병렬로 연결되며, 상기 병렬 연결된 제 3, 제 4 및 제 5 핀 다이오드 회로에 제 1, 제 2 및 제 3 제어용 전송선로 스터브가 접속되는 병렬 개폐형 900위상 천이부와, 제 6, 제 7 및 제 8 핀 다이오드 회로가 전송선로에 병렬로 연결되며, 상기 병렬 연결된 제 6, 제 7 및 제 8 핀 다이오드 회로에 제 4, 제 5 및 제 6 제어용 전송선로 스터브가 접속되는 병렬 개폐형 1800위상 천이부와, 상기 병렬 부하형 450위상 천이부, 상기 병렬 개폐형 900위상 천이부 및 상기 병렬 개폐형 1800위상 천이부의 위상을 제어하기 위한 디지털 위상제어 구동부를 포함하여 구성된 것을 특징으로 한다.
도 1은 본 발명에 따른 고주파 대역에서 동작하는 복합형 3비트 위상 천이기의 블록도.
도 2는 디지탈 위상제어 구동부의 내부 구성도.
도 3은 본 발명에 따른 복합형 3비트 위상천이기의 상세한 내부 구성도.
<도면의 주요 부분에 대한 부호의 설명>
11: 병렬 부하형 450위상천이 모듈(MODULE1)
12: 병렬 개폐형 900위상천이 모듈(MODULE2)
13: 병렬 개폐형 1800위상천이 모듈(MODULE3)
14: 디지털 위상제어 구동부
PCI1 내지 PCI5: 위상제어 입력단자
R1 내지 R5: 부하 저항
RC1 내지 RC5: 컬렉터 부하 저항
BJT1 내지 BJT5: 바이폴라 트랜지스터
DBC1: 입력부의 직류전원 차단 회로
DBC2: 출력부의 직류전원 차단 회로
ITL: 입력 전송선로 OTL: 출력 전송선로
MTL1 내지 MTL4: 각 위상천이 모듈 연결을 위한 중심 전송 선로
D1 내지 D8: 회로 개폐기(ON-OFF) 역할을 수행하는 핀(pin) 다이오드
FL1 내지 FL9: 직류 전원 급전에 필요한 전송선로
FS1 내지 FS9: 직류 전원 급전에 필요한 스터브
S1 내지 S2: 450위상 천이부의 위상 천이를 위한 스터브
CS1 내지 CS6: 900및 1800위상천이 모듈의 상단 및 하단 전송선로 선택 제어용 스터브
UL1 내지 UL4: 900및 1800위상천이 모듈의 상단 전송선로
DL1 내지 DL6: 900및 1800위상천이 모듈의 하단 전송선로
Z: 각 전송선로의 특성 임피이던스 θ: 각 전송선로의 전기적인 길이
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 고주파 대역에서 동작하는 복합형 3비트 위상 천이기의 블록도이다.
복합형 3비트 위상 천이기는 크게 병렬 부하형 450위상 천이부, 병렬 개폐형 900위상 천이부 및 병렬 개폐형 1800위상 천이부로 구성된다. 본 발명의 각 위상 천이부는 디지털 위상제어 구동부(14)의 제어 입력들(지시표 PCI1 내지 PCI5)에 의해 450해상도의 위상제어를 수행하는 위상 천이기 기능을 가지므로 00에서 3150의 8개 조건을 갖는다. 즉, 본 발명의 3비트 위상 천이기를 사용하면 비록 입력 단자는 5개이지만 입력된 고주파 신호가 450해상도로 위상 제어되므로 3비트 위상 천이기 역할을 수행한다.
도 2는 디지털 위상제어 구동부의 내부 구성도이다. 디지털 위상제어 입력 1에서 입력 5에 해당하는 신호 입력들은 이진수 '0'에 해당하는 0[V]이거나 이진수 '1'에 해당하는 +5[V]의 값을 갖는다. 입력이 '0'이면 바이폴라 트랜지스터(BJT1 내지 BJT5)(이하, BJT 이라 함)가 동작하지 않아 개방되고, 입력이 '1'이면 BJT(BJT1 내지 BJT5)가 동작하여 단락된다.
도 3은 본 발명에 따른 3비트 위상 천이기의 상세한 전기적인 내부 구성도를 보여주며, 3비트 위상 천이기의 고주파 동작을 상세히 설명하면 다음과 같다.
입력부의 직류 차단회로(DBC1: 이하, DBC1 이라 함) 및 출력부의 직류 차단회로(DBC2: 이하, DBC2 라 함)는 직류 신호를 차단하고, 고주파 신호는 통과시키는 기능을 수행한다. 입력 전송선로(ITL: 이하, ITL 이라 함)와 출력 전송선로(OTL: 이하, OTL 이라 함)는 입출력 전송선로로서 보통 50오옴의 특성 임피이던스에 900의 전기적인 길이를 사용한다. 그리고, 제 1 내지 제 4 중심선로(MTL1 내지 MTL4)(이하, MTL1 내지 MTL4 이라 함)는 고주파 신호가 통과하는 중심 전송선로로서, 주어진 특성 임피이던스하에서 임의의 전기적 길이를 갖을 수 있다.
도 1에 도시된 모든 전송선로들은 회로 설계시 임피이던스 정합 및 최적화 성능을 고려하여 특성 임피이던스가 임의로 결정될 수 있다. 다만, 각 전송선로들의 전기적인 길이는 선택된 특성 임피이던스하에 도 1에 명시된 값들을 가져야 한다.
병렬 부하형 450위상 천이 모듈(11)은 고주파 대역에서 동작하는 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)가 MTL1에 병렬로 연결되고, 또한 450위상 천이을 위한 제 1 및 제 2 위상 정합용 스터브(S1 및 S2)가 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)에 각각 접속되어 부하(Load) 역할을 하므로 병렬 부하형이라고 부른다. 기준전압(VREF)에 의해 제 1 및 제 2 노드(K1 및 K2)점의 전압은 항상 +5[V]가 인가되어 있으며, 만약에 디지털 위상제어 입력 1에 '0'에 해당하는 0[V]가 인가되면 BJT 1이 동작하지 않아 개방된다. 또한, 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)의 핀 다이오드도 역방향으로 전압이 걸리게 되어 개방된다. 이때, 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)에 단지 수십[uA]에 해당하는 역방향 전류가 흐른다. 그리고, 디지털 위상제어 입력 1에 '1'에 해당하는 +5[V]가 인가되면 BJT 1이 동작하여 단락된다. 또한, 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)의 핀 다이오드는 순방향으로 전압이 걸리게 되어 단락된다. 이때, 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)에 흐르는 순방향 전류는 다음 [수학식 1]에 의해 약 14[mA] 정도임을 알 수 있다. 이것은 제 3 내지 제 8 핀 다이오드 회로(D3 내지 D8)에도 동일하게 적용된다.
여기서, IFC: 순방향 전류
VREF: +5[V]의 기준 전압
VD: 다이오드의 전압강하(보통 0.8~0.9[V])
R1: 300오옴
이때, 직류 전원을 고주파 회로에 인가하기 위해 부가적으로 사용하는 회로 부분은 직류 전원 급전에 필요한 제 1 전송선로(FL1: 이하, FL1 이라 함)와 제 2 전송선로(FL2: 이하, FL2 이라 함), 그리고 직류 전원 급전에 필요한 제 1 스터브(FS1; 이하, FS1 이라 함) 및 제 2 스터브(FS2; 이하, FS2 이라 함)이다. 이것들은 고주파 회로에는 영향을 주지 않으며 단지 직류 전원을 공급하는 역할을 수행한다. 이러한 기능을 수행하기 위해 FL1과 FL2는 높은 특성 임피이던스(약 90오옴에서 120오옴 정도)와 약 900의 전기적 길이를 갖는 전송선로로 설계되었으며, 반면에 FS1과 FS2는 상대적으로 낮은 특성 임피이던스(약 20오옴에서 50오옴 정도)와 약 900의 전기적 길이를 갖는 정합 스터브로 설계되었다. 그러나, 이러한 전송선로 및 정합 스터브의 매개변수 값들은 서로 종속적으로 관련되어 있으므로 회로 설계시 위에 언급된 기본적인 값에서 약간 변동되는 범위내에서 최적화 될 수 있다. 또한, 위에서 기술된 직류 전원을 고주파 회로에 인가하기 위해 부가적으로 사용하는 회로 부분은 FL3 내지 FL9 그리고, FS3 내지 FL9에도 동일한 개념으로 동일하게 적용된다.
결론적으로, 450의 위상 천이 모듈(11)은 디지털 입력 신호가 '0'이면 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)가 동시에 개방되어 고주파 신호가 제 1 및 제 2 위상 천이를 위한 스터브(S1 및 S2)로부터 격리되어 MTL1 만을 통하여 전달된다. 반면에, 디지털 입력 신호가 '1'이면 제 1 및 제 2 핀 다이오드 회로(D1 및 D2)가 동시에 단락되어 MTL1에 제 1 및 제 2 위상 천이를 위한 스터브(S1 및 S2)는 연결되어 상대적으로 450의 위상 지연 역할을 한다.
병렬 개폐형 900위상 천이부(12)는 제 3 및 제 4 핀 다이오드 회로(D3 및 D4), 그리고 제 5 핀 다이오드 회로(D5)가 전송선로에 병렬로 연결되고, 또한 병렬 연결된 제 1 및 제 2 제어용 전송선로 스터브(CS1 및 CS2), 그리고 제 3 제어용 전송선로 스터브(CS3) 들은 동작주파수에서 단지 접지 기능 역할을 제공하므로 병렬 개폐형이라고 부른다. 병렬 개폐형 900위상 천이부(12)에서는 입력된 신호가 외부 디지털 위상제어 구동부(14)의 입력 2와 입력 3에 의해 상단 경로 또는 하단 경로중 하나로 선택되어 전달되며, 두 경로는 상대적으로 900의 위상차를 갖게된다. 즉, 하단 경로는 상단 경로에 비해 900위상 지연된다. 이때, 상단 경로나 하단 경로중 하나가 선택되어야 하므로 디지털 위상제어 구동부(14)의 입력 2와 입력 3은 항상 반전된 상태를 갖게 되는데, 만약에 입력 2가 '0'이면 입력 3은 '1'이 되고, 입력 2가 '1'이면 입력 3은 '0'이 된다. 병렬 개폐형 900위상 천이부(12)의 회로 동작에 대한 설명은 다음과 같다.
기준전압(VREF)에 의해 제 3 및 제 4 노드(K3 및 K4), 그리고 제 5 노드(K5)의 전압은 항상 +5[V]가 인가되어 있다. 만약에 디지털 위상제어 구동부(14)의 입력 2에 '0' 그리고 입력 3에 '1'에 해당하는 전압들이 인가되면 BJT2는 동작하지 않아 제 3 핀 다이오드 회로(D3)는 역방향으로 전압이 걸리게 되어 개방된다. 반면에, BJT3은 동작하여 제 4 및 제 5 핀 다이오드 회로(D4 및 D5)는 순방향으로 전압이 걸리게 되어 단락된다. 제 3 핀 다이오드 회로(D3)가 개방되면 CS1은 제 3 노드(K3)로부터 격리되고, 제 4 및 제 5 핀 다이오드 회로(D4 및 D5)가 단락되면 하단 경로를 구성하는 제 1 하단 전송선로(DL1; 이하, DL1 이라 함) 및 제 2 하단 전송선로(DL2; 이하, DL2 이라 함), 그리고 제 3 하단 전송선로(DL3; 이하, DL3 이라 함)는 고주파 회로적으로 격리되어야 하므로 CS2와 CS3, 그리고 제 DL1과 DL3은 주어진 특성 임피이던스에서 각각 900의 전기적인 길이를 갖는 전송선로들로 구성되어야 한다. 상기 회로 조건하에서는 병렬 부하형 450위상 천이 모듈(11)을 거쳐 MTL2로부터 출력된 신호는 상단 경로를 경유하게 되어 MTL3으로 입력된다.
디지털 위상제어 구동부(14)의 입력 2에 '1' 그리고 입력 3에 '0'에 해당하는 전압들이 인가되면, BJT2는 동작하여 제 3 핀 다이오드 회로(D3)는 순방향으로 전압이 걸리게 되어 단락된다. 반면에, BJT3은 동작하지 않아 제 4 및 제 5 핀 다이오드 회로(D4 및 D5)는 역방향으로 전압이 걸리게 되어 개방된다. 제 4 및 제 5 핀 다이오드 회로(D4 및 D5)가 개방되면 CS2와 CS3는 하단 경로로부터 격리되며, 제 3 핀 다이오드 회로(D3)가 단락되면 상단 경로를 구성하는 제 1 상단선로(UL1; 이하, UL1 이라 함) 및 제 2 상단선로(UL2; 이하, UL2 이라 함)는 고주파 회로적으로 격리되어야 하므로 CS1, 그리고 UL1 및 UL2는 주어진 특성 임피이던스에서 각각 900의 전기적인 길이를 갖는 전송선로들로 구성되어야 한다. 상기 회로 조건하에서는 병렬 부하형 450위상 천이 모듈(11)을 거쳐 MTL2로부터 출력된 신호는 하단 경로를 경유하게 되어 MTL3으로 입력된다. 이와같이, 디지털 위상제어 구동부(14)의 입력 2와 입력 3의 반전된 신호 상태에 따라 상단 경로 또는 하단 경로가 선택되며, 이때, 상단 경로 및 하단 경로의 전송선로 특성은 주어진 특성 임피이던스하에서 각각 전체 합이 1800와 2700인 전기적인 길이를 갖는 전송선로들로 구성되므로 상대적으로 900의 위상차를 제공하게 된다.
병렬 개폐형 1800위상 천이 모듈(13)은 제 6 및 제 7 핀 다이오드 회로(D6 및 D7), 그리고 제 8 핀 다이오드 회로(D8)가 전송선로에 병렬로 연결되고, 또한 병렬 연결된 CS4, CS5 그리고 CS6 스터브들은 동작주파수에서 단지 접지 기능 역할을 제공하므로 병렬 개폐형이라고 부른다. 병렬 개폐형 1800위상 천이 모듈(13)에서는 입력된 신호가 외부 디지털 위상제어 구동부(14)의 입력 4와 입력 5에 의해 상단 경로 또는 하단 경로중 하나로 선택되어 전달되며, 두 경로는 상대적으로 1800의 위상차를 갖게된다. 즉, 하단 경로는 상단 경로에 비해 1800위상 지연된다. 이때, 상단 경로나 하단 경로중 하나가 선택되어야 하므로 디지털 위상제어 구동부(14)의 입력 4와 입력 5는 항상 반전된 상태를 갖게 되는데, 만약에 입력 4가 '0'이면 입력 5는 '1'이 되고, 입력 4가 '1'이면 입력 5는 '0'이 된다. 병렬 개폐형 1800위상 천이 모듈(13)의 회로 동작에 대한 설명은 다음과 같다.
기준전압(VREF)에 의해 제 6 및 제 7 노드(K6 및 K7), 그리고 제 8 노드(K8)의 전압은 항상 +5[V]가 인가되어 있다. 만약에 디지털 위상제어 구동부(14)의 입력 4에 '0' 그리고 입력 5에 '1'에 해당하는 전압들이 인가되면, BJT4는 동작하지 않아 제 6 핀 다이오드 회로(D6)는 역방향으로 전압이 걸리게 되어 개방된다. 반면에, BJT5는 동작하여 제 7 및 제 8 핀 다이오드 회로(D7 및 D8)는 순방향으로 전압이 걸리게 되어 단락된다. 제 6 핀 다이오드 회로(D6)가 개방되면 CS4는 제 6 노드(K6)로부터 격리되고, 제 7 및 제 8 핀 다이오드 회로(D7 및 D8)가 단락되면 하단 경로를 구성하는 DL4, DL5 그리고 DL6은 고주파 회로적으로 격리되어야 하므로 CS5와 CS6 그리고 DL4와 DL6은 주어진 특성 임피이던스에서 각각 900의 전기적인 길이를 갖는 전송선로들로 구성되어야 한다. 상기 회로 조건하에서는 병렬 개폐형 900위상 천이 모듈(12)을 거쳐 MTL3로부터 출력된 신호는 상단 경로를 경유하게 되어 MTL4로 입력된다.
디지털 위상제어 구동부(14)의 입력 4에 '1' 그리고 입력 5에 '0' 에 해당하는 전압들이 인가되면 BJT4는 동작하여 제 6 핀 다이오드 회로(D6)는 순방향으로 전압이 걸리게 되어 단락된다. 반면에, BJT5는 동작하지 않아 제 7 및 제 8 핀 다이오드 회로(D7 및 D8)는 역방향으로 전압이 걸리게 되어 개방된다. 제 7 및 제 8 핀 다이오드 회로(D7 및 D8)가 개방되면 CS5와 CS6은 하단 경로로부터 격리되며, 제 6 핀 다이오드 회로(D6)가 단락되면 상단 경로를 구성하는 UL3과 UL4는 고주파 회로적으로 격리되어야 하므로 CS4 그리고 UL3과 UL4는 주어진 특성 임피이던스에서 각각 900의 전기적인 길이를 갖는 전송선로들로 구성되어야 한다. 상기 회로 조건하에서는 병렬 개폐형 900위상 천이 모듈(12)을 거쳐 MTL3로부터 출력된 신호는 하단 경로를 경유하게 되어 MTL4로 입력된다. 이와 같이, 디지털 위상제어 구동부(14)의 입력 4와 입력 5의 반전된 신호 상태에 따라 상단 경로 또는 하단 경로가 선택된다. 이때, 상단 경로 및 하단 경로의 전송선로 특성은 주어진 특성 임피이던스하에서 각각 전체 합이 1800와 3600인 전기적인 길이를 갖는 전송선로들로 구성되므로 상대적으로 1800의 위상차를 제공하게 된다. 이때, DL4의 전기적인 길이는 1800이다.
상기 기술된 병렬 부하형 450위상천이 모듈(11), 병렬 개폐형 900위상천이 모듈(12) 및 병렬 개폐형 1800위상천이 모듈(13)의 동작 기능을 종합하여 정리하면 다음 [표 2]와 같다.
위상변동량 ▵φ MODULE1 MODULE2 MODULE3
위상제어입력1 위상제어입력2 위상제어입력3 위상제어입력4 위상제어입력5
0o 0 0 1 0 1
45o 1 0 1 0 1
90o 0 1 0 0 1
135o 1 1 0 0 1
180o 0 0 1 1 0
225o 1 0 1 1 0
270o 0 1 0 1 0
315o 1 1 0 1 0
본 발명에서는 병렬 부하형과 병렬 개폐형으로 각 위상 천이부를 모듈화하여 설계하는 개념을 제시하였다. 즉, 450미만의 위상 천이부는 병렬 부하형으로 설계하며, 450이상은 병렬 개폐형으로 설계한다. 그러므로, 발명된 위상 천이기 구조의 설계 개념은 위성통신/방송용, 이동통신용, 지상통신용 위상 배열 안테나 시스템에서 빔성형 및 빔조향 기능을 수행하는 핵심 부품인 고주파 디지털 위상 천이기의 다양한 모듈화 방식의 설계 효과를 가져올 수 있다.

Claims (2)

  1. 고주파 대역에서 동작하는 제 1 및 제 2 핀 다이오드 회로가 제 1 중심 전송선로에 병렬로 연결되며, 450위상 천이를 위한 제 1 및 제 2 위상 정합용 스터브가 상기 제 1 및 제 2 핀 다이오드 회로에 각각 접속되는 병렬 부하형 450위상 천이부와,
    제 3, 제 4 및 제 5 핀 다이오드 회로가 전송선로에 병렬로 연결되며, 상기 병렬 연결된 제 3, 제 4 및 제 5 핀 다이오드 회로에 제 1, 제 2 및 제 3 제어용 전송선로 스터브가 접속되는 병렬 개폐형 900위상 천이부와,
    제 6, 제 7 및 제 8 핀 다이오드 회로가 전송선로에 병렬로 연결되며, 상기 병렬 연결된 제 6, 제 7 및 제 8 핀 다이오드 회로에 제 4, 제 5 및 제 6 제어용 전송선로 스터브가 접속되는 병렬 개폐형 1800위상 천이부와,
    상기 병렬 부하형 450위상 천이부, 상기 병렬 개폐형 900위상 천이부 및 상기 병렬 개폐형 1800위상 천이부의 위상을 제어하기 위한 디지털 위상제어 구동부를 포함하여 구성된 것을 특징으로 하는 복합형 3비트 위상 천이기.
  2. 제 1 항에 있어서, 상기 디지털 위상제어 구동부는 다수의 디지털 위상제어 입력에 따라 상기 병렬 부하형 450위상 천이부, 상기 병렬 개폐형 900위상 천이부 및 상기 병렬 개폐형 1800위상 천이부의 위상을 각각 제어하기 위한 다수의 바이폴라 트랜지스터로 구성된 것을 특징으로 하는 복합형 3비트 위상 천이기.
KR1019970072048A 1997-12-22 1997-12-22 복합형 3비트 위상 천이기 KR100255566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970072048A KR100255566B1 (ko) 1997-12-22 1997-12-22 복합형 3비트 위상 천이기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970072048A KR100255566B1 (ko) 1997-12-22 1997-12-22 복합형 3비트 위상 천이기

Publications (2)

Publication Number Publication Date
KR19990052555A true KR19990052555A (ko) 1999-07-15
KR100255566B1 KR100255566B1 (ko) 2000-05-01

Family

ID=19528195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970072048A KR100255566B1 (ko) 1997-12-22 1997-12-22 복합형 3비트 위상 천이기

Country Status (1)

Country Link
KR (1) KR100255566B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473117B1 (ko) * 2002-10-15 2005-03-10 한국전자통신연구원 가변 스위치망을 이용한 위상 천이기의 회로
KR100585395B1 (ko) * 1999-09-06 2006-05-30 주식회사 팬택앤큐리텔 Ｋ 대역 디지털 위상변위기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585395B1 (ko) * 1999-09-06 2006-05-30 주식회사 팬택앤큐리텔 Ｋ 대역 디지털 위상변위기
KR100473117B1 (ko) * 2002-10-15 2005-03-10 한국전자통신연구원 가변 스위치망을 이용한 위상 천이기의 회로

Also Published As

Publication number Publication date
KR100255566B1 (ko) 2000-05-01

Similar Documents

Publication Publication Date Title
US5208564A (en) Electronic phase shifting circuit for use in a phased radar antenna array
US3909751A (en) Microwave switch and shifter including a bistate capacitor
US3454906A (en) Bisected diode loaded line phase shifter
US4205282A (en) Phase shifting circuit element
US3982214A (en) 180° phase shifting apparatus
US5180998A (en) Switched transmission line phase shifter apparatus employing multiple jets
GB2267403A (en) Switched line phase shifter
JPH03140001A (ja) ハイブリッドガリウム砒素ｆｅｔ―ｐｉｎダイオードスイッチ
US4977382A (en) Vector modulator phase shifter
US5317290A (en) MMIC (monolithic microwave integrated circuit) switchable bidirectional phase shift network
US5856713A (en) N-way MMIC switch
JPH0330508A (ja) 連続可変アナログ移相器
GB2211987A (en) Circuit arrangement of inductor and MESFET
US6252474B1 (en) Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel
US5760661A (en) Variable phase shifter using an array of varactor diodes for uniform transmission line loading
JPS63286001A (ja) マイクロ波信号経路マトリックス
Boire et al. A 4.5 to 18 GHz phase shifter
KR100255566B1 (ko) 복합형 3비트 위상 천이기
US6819201B2 (en) Balanced high isolation fast state transitioning switch apparatus
Doddamani et al. Design of SPDT switch, 6 bit digital attenuator, 6 Bit digital phase shifter for L-Band T/R module using 0.7 μm GaAs MMIC technology
Lynes et al. Design of a broad-band 4-bit loaded switched-line phase shifter
Burns et al. Low cost design techniques for semiconductor phase shifters
JPH0832395A (ja) 可変減衰器
JP2004072362A (ja) 高周波回路
US5440283A (en) Inverted pin diode switch apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee