JPH0832368A

JPH0832368A - 電力増幅回路

Info

Publication number: JPH0832368A
Application number: JP6164326A
Authority: JP
Inventors: Akio Ozawa; 昭夫小沢; Haruo Hiraoka; 晴男平岡
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1994-07-15
Filing date: 1994-07-15
Publication date: 1996-02-02

Abstract

(57)【要約】【目的】異極性のスイッチング素子を不要として回路
設計上の自由度を向上させ、かつ、スイッチング動作時
の損失が少ない電力増幅回路を提供する。【構成】ＢＴＬ構成のＳＥＰＰ回路を含む電力増幅部
１と、二つのＳＥＰＰ回路に仮想基準電位を設定する仮
想基準電位設定回路４と、入力信号Ｓ_INの全波整流信号
に基準電圧を加算した信号の電圧と、電力増幅部１の一
方のコレクタ端子Ｔ_c1の電圧である比較電圧とを比較し
て比較信号Ｓ_cを出力する比較回路２と、を備えた電力
増幅回路において、比較回路２が接続されたコレクタ端
子Ｔ_c1に接続され、スイッチング出力信号Ｓ_swを平滑化
して比較回路２が接続されたコレクタ端子Ｔ_c1に出力す
る平滑回路３と、平滑回路３を介して比較回路２が接続
されたコレクタ端子Ｔ_c1に一方の端子Ｔ_s1が接続され、
スイッチング出力信号Ｓ_swを出力するスイッチング素子
Ｑ₆と、スイッチング素子Ｑ₆の他方の端子Ｔ_s2と、比
較回路２が接続されていないコレクタ端子Ｔ_c2との間に
一定の電源電圧を印加する電源Ｂ₀と、を備えて構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力増幅回路に関し、
より詳細には、オーディオ製品等の出力回路用として用
いられる電力増幅回路に関する。

【０００２】

【従来の技術】従来、入力信号電圧を電力増幅して負荷
に印加する電力増幅回路として種々の回路が提案されて
いるが、その中の一つに、入力信号電圧に対応した電源
電圧を電力増幅部に供給するようにした電力増幅回路が
ある。

【０００３】このような電力増幅回路の一例を図７に示
す。図７において、Ａ₁は入力信号電圧Ｖ_INを電圧増幅
する電圧増幅器、Ａ₂は後述の反転入力信号電圧Ｖ
_IN-INVを電圧増幅する電圧増幅器、Ｑ₁乃至Ｑ₄は二つ
の相補型ＳＥＰＰ(Single Ended Push-Pull)回路の出力
端にスピーカ等の負荷ＬＤを接続したＢＴＬ(Balanced
TransformerLess)構成よりなり、Ａ₁及びＡ₂の出力を
電力増幅する電力増幅トランジスタ、Ｂ₀は直流電源、
Ｄ₁及びＤ₅は入力信号電圧Ｖ_INを半波整流するダイオ
ード、Ｄ₂及びＤ₆は、反転入力信号電圧Ｖ_IN-INVを半
波整流するダイオード、Ａ₃及びＡ₅は半波整流された
入力信号電圧Ｖ_INと半波整流された反転入力信号電圧Ｖ
_IN-INVを加算した信号（入力信号Ｓ _INを全波整流した信
号）を増幅する電圧増幅器、Ｂ₁及びＢ₂は入力信号電
圧Ｖ _INに直列接続された基準電圧源、Ｑ₅は電源電圧Ｂ
₀をスイッチングするためのｐチャネルＦＥＴ(Field E
ffect Transister) よりなるスイッチング素子、Ｑ₆は
電源電圧Ｂ₀をスイッチングするためのｎチャネルＦＥ
Ｔよりなるスイッチング素子、Ｓ₁はコイルＬ₁及びコ
ンデンサＣ₁により構成されるスイッチング素子Ｑ₅の
出力電圧を平滑する平滑回路としてのローパスフィル
タ、Ｓ₂はコイルＬ₂及びコンデンサＣ₂により構成さ
れるスイッチング素子Ｑ₆の出力電圧を平滑する平滑回
路としてのローパスフィルタ、Ｒ₁及びＲ₂は基準電位
を設定するための抵抗、Ａ₇は入力信号電圧Ｖ_INを反転
した反転入力信号電圧Ｖ_IN-INVを得るためのインバータ
である。

【０００４】ここで、抵抗Ｒ₁及びＲ₂の抵抗値は通常
等しく設定される。また、ＣＯＭＰ₁及びＣＯＭＰ₂は
比較回路、ＡＴ₁は抵抗Ｒ₃及びＲ₄により構成され、
ローパスフィルタＳ₁の出力信号を減衰する電圧減衰
器、ＡＴ₂は抵抗Ｒ₅及びＲ₆により構成され、ローパ
スフィルタＳ₂の出力信号を減衰する電圧減衰器であ
る。

【０００５】比較回路ＣＯＭＰ₁は入力信号Ｓ_INを全波
整流した信号を電圧増幅器Ａ₃で電圧増幅した信号の電
圧と基準電圧Ｂ₁とを加算した絶対値電圧と、ローパス
フィルタＳ₁の出力を電圧減衰器ＡＴ₁で減衰した信号
の電圧とを比較し、その差電圧を出力する。

【０００６】比較回路ＣＯＭＰ₂は入力信号Ｓ_INを全波
整流した信号を電圧増幅器Ａ₅で電圧増幅した信号の電
圧と基準電圧Ｂ₂とを加算した絶対値電圧と、ローパス
フィルタＳ₂の出力を電圧減衰器ＡＴ₂で減衰した信号
の電圧とを比較し、その差電圧を出力する。

【０００７】ここで、電圧増幅器Ａ₁及びＡ₂の利得Ａ
を、例えば共にＡ＝１００とすると、電圧増幅器Ａ₃及
びＡ₅の利得ＢをＢ＝５程度に設定し、同時に電圧減衰
器ＡＴ₁及びＡＴ₂の減衰度をＢ／Ａ（＝１／２０）に
設定する。

【０００８】なお、Ｄ₄及びＤ₇はフライホイールダイ
オードである。さらに、電力増幅トランジスタＱ₁及び
Ｑ₂の信号入力端子であるベース端子には電圧増幅器Ａ
₁の出力が供給され、電力増幅トランジスタＱ₁及びＱ
₃の電源供給端子であるコレクタ端子にはローパスフィ
ルタＳ₁による平滑化出力が供給されている。

【０００９】また、電力増幅トランジスタＱ₃及びＱ₄
についても、同様にベース端子には電圧増幅器Ａ₂の出
力が供給され、さらに電力増幅トランジスタＱ₂及びＱ
₄のコレクタ端子にはローパスフィルタＳ₂による平滑
化出力が供給されている。

【００１０】さらに、出力端子である電力増幅トランジ
スタＱ₁及びＱ₂共通エミッタ端子と電力増幅トランジ
スタＱ₃及びＱ₄の共通エミッタ端子間に負荷ＬＤが接
続されている。

【００１１】以上の電力増幅トランジスタＱ₁乃至Ｑ₄
により本従来例の回路におけるＢＴＬ構成の電力増幅回
路を形成している。次に、以上の構成において、図７
中、上段の構成（電圧増幅器Ａ₁及びＡ₂、電力増幅ト
ランジスタＱ₁乃至Ｑ₄、負荷ＬＤ、ダイオードＤ₁及
びＤ₂、電圧増幅器Ａ₃、基準電圧Ｂ₁、比較回路ＣＯ
ＭＰ₁、スイッチング素子Ｑ₅、ローパスフィルタ
Ｓ₁、電圧減衰器ＡＴ₁、電源電圧Ｂ₀、抵抗Ｒ₁及び
インバータＡ₇）について、図７及び図８を用いて動作
を説明する。

【００１２】図７中、下段の構成の動作については、図
７中上段の構成の動作と同様であるので、細部の説明は
省略する。はじめに、入力信号Ｓ_INがダイオードＤ₁で
半波整流され、これと並行して入力信号電圧Ｖ_INをイン
バータＡ₇により反転した反転入力信号電圧Ｖ_IN-INVが
ダイオードＤ₂で半波整流される。これらの半波整流さ
れた二つの信号は加算され、入力信号Ｓ_INの全波整流信
号として電圧増幅器Ａ₃に入力されて電圧増幅される。
そして、この出力に基準電圧Ｂ₁が加算された出力電圧
Ｖ₁の絶対値が、ローパスフィルタＳ₁よりの出力電圧
を電圧減衰器ＡＴ₁で減衰した電圧Ｖ₂より大きいとき
は、比較回路ＣＯＭＰ₁の出力（＝“Ｈ”レベル）によ
りスイッチング素子Ｑ₅がオンとなる。

【００１３】そこで、電源電圧Ｂ₀の抵抗Ｒ₁により分
圧された電圧（＝Ｂ₀／２）がスイッチング素子Ｑ₅を
介してローパスフィルタＳ₁に供給されることにより平
滑されて電圧減衰器ＡＴ₁を介して出力電圧Ｖ₂として
比較回路ＣＯＭＰ₁に入力される。

【００１４】スイッチング素子Ｑ₅がオンしている期間
においてはローパスフィルタＳ₁の出力電圧はローパス
フィルタＳ₁の時定数に従って増加するが、電圧減衰器
ＡＴ ₁の出力電圧Ｖ₂の値が前述の出力電圧Ｖ₁の絶対
値より大きくなると比較回路ＣＯＭＰ₁の出力（＝
“Ｌ”レベル）によりスイッチング素子Ｑ₅がオフとな
る。

【００１５】すると、ローパスフィルタＳ₁に電圧（＝
Ｂ₀／２）が印加されなくなり、ローパスフィルタＳ₁
の出力電圧はローパスフィルタＳ₁の時定数に従っては
低下する。そして、電圧減衰器ＡＴ₁を介したこの出力
電圧Ｖ₂が前述の出力電圧Ｖ ₁の絶対値より小さくなる
と、再度スイッチング素子Ｑ₅がオンとなり、電圧Ｂ ₀
／２がスイッチング素子Ｑ₅を介してローパスフィルタ
Ｓ₁に供給される。

【００１６】以下、上記の動作が繰り返されることによ
り、比較回路ＣＯＭＰ₁、スイッチング素子Ｑ₅、ロー
パスフィルタＳ₁、電圧減衰器ＡＴ₁により構成される
回路により、比較回路ＣＯＭＰ₁の二つの入力電圧がほ
ぼ等しくなるように正帰還がかかり、電力増幅トランジ
スタＱ₁及びＱ₃のコレクタ端子には、図８（ａ）に示
すような波形の電源電圧Ｖ_c2が供給される。

【００１７】また、図７中、下段の回路においては、以
上の説明と同様の動作により、電力増幅トランジスタＱ
₂及びＱ₄のコレクタ端子に対して、図８（ａ）に示す
ような波形の電源電圧Ｖ_c1が供給される。

【００１８】以上の図７に示す回路によれば、電力増幅
トランジスタＱ₁及びＱ₃並びに電力増幅トランジスタ
Ｑ₂及びＱ₄のコレクタ損失Ｐ_cが、通常の固定電源
（定電圧電源）によるＡ級増幅器やＢ₁級増幅器に比し
て小さくなるため回路全体の発熱を抑制し、効率を向上
させることができる。

【００１９】一方、電力増幅トランジスタＱ₁乃至Ｑ₄
においては、電圧増幅された入力信号電圧Ｖ_INが電力増
幅トランジスタＱ₁及びＱ₂のベース端子に印加され、
電圧増幅された反転入力信号電圧Ｖ_IN-INVが電力増幅ト
ランジスタＱ₃及びＱ₄のベース端子に印加されてお
り、かつ、電力増幅トランジスタＱ₁及びＱ₂並びにＱ
₃及びＱ₄がそれぞれ相補型プッシュプル構成となって
いる。さらに、電力増幅トランジスタＱ₁及びＱ₃並び
にＱ₂及びＱ₄のコレクタ端子には、それぞれにローパ
スフィルタＳ₁及びＳ₂の出力電圧（Ｖ_c2、Ｖ_c1）が印
加されている。

【００２０】以上の電力増幅トランジスタＱ₁乃至Ｑ₄
の動作により、入力信号電圧Ｖ_INが正側信号であるタイ
ミングでは、例えば電力増幅トランジスタＱ₁とＱ₄が
オンとなって、負荷ＬＤに正の（図中、左側から右側に
流れる）負荷電流（ローパスフィルタＳ₁及びＳ₂の出
力電圧Ｖ_c2及びＶ_c1による電流）が流れる。同様に、入
力信号電圧Ｖ_INが負側信号であるタイミングでは電力増
幅トランジスタＱ₂とＱ₃がオンとなって、負荷ＬＤに
負の（図中、右側から左側に流れる）負荷電流が流れ
る。

【００２１】つまり、図８（ａ）に示す電力増幅トラン
ジスタＱ₁及びＱ₃並びに電力増幅トランジスタＱ₂及
びＱ₄のコレクタ電圧（Ｖ_c2及びＶ_c1）の変化より、電
力増幅トランジスタＱ₁及びＱ₂の共通エミッタ電圧Ｖ
_E1及び電力増幅トランジスタＱ₃及びＱ₄の共通エミッ
タ電圧Ｖ_E2が図８（ａ）に符号Ｖ_E1及びＶ_E2で示すよう
に変化する。

【００２２】したがって、負荷ＬＤの両端の印加される
負荷電圧Ｖ_LDの波形は図８（ｂ）に示す波形となる。こ
こで、Ｖ_LDの値は共通エミッタ電圧Ｖ_E1の絶対値と共通
エミッタ電圧Ｖ_E2の絶対値を加算した値となり、そのピ
ーク値Ｖ_LD-pは共通エミッタ電圧Ｖ_E1の絶対値と共通エ
ミッタ電圧Ｖ_E2の絶対値とが等しいので、共通エミッタ
電圧Ｖ_E1（又は共通エミッタ電圧Ｖ_E2）のピーク値の２
倍の値となる。

【００２３】以上説明した従来技術の電力増幅回路によ
れば、各電力増幅トランジスタのコレクタ損失Ｐ_cを小
さくして発熱を抑制しつつ、入力信号電圧Ｖ_INの変化に
対応した電源電圧を各電力増幅トランジスタに印加し、
負荷ＬＤに負荷電流を流すことができる。さらに、ＢＴ
Ｌ構成のＳＥＰＰ電力増幅回路により高い電圧利用率
（単一のＳＥＰＰ電力増幅回路に比べて２倍の電圧利用
率）で負荷ＬＤに高電圧を印加し駆動することが可能で
ある。

【００２４】なお、従来技術の電力増幅回路の構成は上
述したものに限るものではなく、電力増幅トランジスタ
Ｑ₁乃至Ｑ₄のそれぞれに個別のスイッチング素子（合
計４個）を設けるようにしたものもある。

【００２５】

【発明が解決しようとする課題】しかしながら、上述の
従来技術の電力増幅回路によれば、極性の異なるスイッ
チング素子（上述の従来技術の電力増幅回路の場合に
は、ｐチャネルＦＥＴスイッチング素子Ｑ₅及びｎチャ
ネルＦＥＴスイッチング素子Ｑ₆）が必要となるが、電
源電圧を印加可能な異極性のスイッチング素子は限られ
ており、それを使用するためには、回路設計上の自由度
が制限されるという第１の問題点があった。

【００２６】さらに、複数のスイッチング素子を使用す
るため、スイッチング素子及びそれを駆動するためのス
イッチング回路において、スイッチング動作時の損失が
大きく、電力増幅回路全体としての損失が大きくなると
いう第２の問題点があった。

【００２７】そこで、本発明は上記の問題点に鑑みてな
されたもので、その目的は、発熱を抑制しつつ入力信号
電圧の変化に対応した変化を持つ電源電圧を各電力増幅
トランジスタに印加することができる電力増幅回路にお
いて、異極性のスイッチング素子を不要として回路設計
上の自由度を向上させ、かつ、スイッチング動作時の損
失が少ない電力増幅回路を提供することにある。

【００２８】

【課題を解決するための手段】上述の第１及び第２の問
題点を解決するために、請求項１に記載の発明は、トラ
ンジスタ等により構成される第１プッシュプル増幅回路
の出力端子とトランジスタ等により構成される第２プッ
シュプル増幅回路の出力端子との間にスピーカ等の負荷
が接続され、前記第１プッシュプル増幅回路の高電位側
電源供給端子と前記第２プッシュプル増幅回路の高電位
側電源供給端子が接続されて第１電源供給端子とされ、
前記第１プッシュプル増幅回路の低電位側電源供給端子
と前記第２プッシュプル増幅回路の低電位側電源供給端
子が接続されて第２電源供給端子とされ、前記第１プッ
シュプル増幅回路を構成するトランジスタ等の増幅器の
共通接続された信号入力端子と前記第２プッシュプル増
幅回路を構成するトランジスタ等の増幅器の共通接続さ
れた信号入力端子に互いに逆相の入力信号を入力するこ
とにより前記負荷に流れる電流の方向を制御可能な電力
増幅部と、前記第１電源供給端子と前記第２電源供給端
子との間に接続され、前記第１及び第２プッシュプル増
幅回路に対する仮想基準電位を設定する接続点を接地さ
れた直列抵抗等よりなる仮想基準電位設定回路と、前記
入力信号を全波整流した全波整流入力信号に基準電圧を
加算した信号の電圧と、前記第１電源供給端子と前記第
２電源供給端子の内いずれか一方の端子の電圧である比
較電圧とを比較して比較信号を出力する比較回路と、を
備えた電力増幅回路において、前記第１又は第２電源供
給端子の内、前記比較回路が接続された電源供給端子に
接続され、スイッチング出力信号を平滑化して前記第１
又は第２電源供給端子の内、前記比較回路が接続された
電源供給端子に出力する平滑回路と、前記平滑回路を介
して前記第１又は第２電源供給端子の内、前記比較回路
が接続された電源供給端子に一方の端子が接続され、前
記スイッチング出力信号を出力するＦＥＴ等より構成さ
れるスイッチング素子と、前記スイッチング素子の他方
の端子と、前記第１又は第２電源供給端子の内、前記比
較回路が接続されていない電源供給端子との間に一定の
電源電圧を印加する電源と、を備え、前記スイッチング
素子は前記比較信号に基づいて前記電源により供給され
る電源電圧を活殺して前記スイッチング出力信号を出力
するように構成される。

【００２９】請求項２に記載の発明は、請求項１に記載
の電力増幅回路であって、前記第１又は第２電源供給端
子の内、前記比較回路が接続された電源供給端子の電圧
を減衰して減衰比較電圧を出力する抵抗等よりなる電圧
減衰回路と、前記比較電圧に代えて、前記減衰比較電圧
と前記全波整流入力信号に基準電圧を加算した信号の電
圧とを比較して比較信号を出力する比較回路と、を備え
て構成される。

【００３０】請求項３に記載の発明は、請求項１又は２
に記載の電力増幅回路であって、前記全波整流入力信号
を電圧増幅する電圧増幅回路を備えて構成される。

【００３１】

【作用】はじめに、請求項１に記載の発明の動作を図１
を用いて説明する。請求項１に記載の発明によれば、電
源Ｂ₀は、平滑回路３が接続されていないスイッチング
素子の端子Ｔ_s2と、第１又は第２電源供給端子（Ｔ_c1、
Ｔ_c2）の内、比較回路２が接続されていない電源供給端
子Ｔ_c2との間に一定の電源電圧を供給する。

【００３２】スイッチング素子Ｑ₆は、比較信号Ｓ_cに
基づいて電源Ｂ₀により供給される電源電圧を活殺して
スイッチング出力信号Ｓ_swを出力する。平滑回路３は、
スイッチング出力信号Ｓ_swを平滑化して第１又は第２電
源供給端子（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続され
た電源供給端子Ｔ_c1に出力する。

【００３３】ここで、比較信号Ｓ_cは全波整流入力信号
に基準電圧を加算した信号の電圧と、第１又は第２電源
供給端子（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続されて
いる電源供給端子Ｔ_c1の電圧とを比較した結果に対応す
るパルス幅を持つオン／オフ信号となり、それに基いて
スイッチング素子Ｑ₆により活殺された電源電圧が平滑
回路３により平滑化され、第１又は第２電源供給端子
（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続された電源供給
端子Ｔ_c1に供給される。したがって、全波整流入力信号
に基準電圧を加算した信号の電圧と、第１又は第２電源
供給端子（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続されて
いる電源供給端子Ｔ_c1の電圧とが等しくなるように正帰
還がかかることとなり、第１又は第２電源供給端子（Ｔ
_c1、Ｔ_c2）の内、比較回路２が接続されている電源供給
端子Ｔ_c1には、全波整流入力信号に対応した波形をもつ
電源電圧が供給されることとなる。

【００３４】そして、平滑回路３が接続されていないス
イッチング素子Ｑ₆の端子Ｔ_s2と、第１又は第２電源供
給端子（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続されてい
ない電源供給端子Ｔ_c2との間は、常に一定電圧（Ｂ₀）
に保持されており、また、第１電源供給端子Ｔ_c1及び第
２電源供給端子Ｔ_c2間には仮想基準電位設定回路４によ
り仮想基準電位が設定されていることから、第１又は第
２電源供給端子（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続
されていない電源供給端子Ｔ_c2には、第１又は第２電源
供給端子（Ｔ_c1、Ｔ_c2）の内、比較回路２が接続されて
いる電源供給端子Ｔ_c1の信号に対して符号が逆で絶対値
の等しい信号が供給される。

【００３５】よって、単一のスイッチング素子Ｑ₆によ
り第１及び第２電源供給端子（Ｔ_c1、Ｔ_c2）に従来技術
と同様の波形を持つ電源電圧が供給され、従来技術と同
様の波形を持つ負荷電圧が負荷に印加される。

【００３６】請求項２に記載の発明によれば、請求項１
に記載の作用に加えて、電圧減衰回路は、第１又は第２
電源供給端子の内、比較回路が接続された電源供給端子
の電圧を減衰して減衰比較電圧を出力する。

【００３７】比較回路は、比較電圧に代えて、減衰比較
電圧と入力信号を全波整流した全波整流入力信号に基準
電圧を加算した信号の電圧とを比較して比較信号を出力
する。

【００３８】よって、比較回路の入力信号の電圧を低く
設定することができるので、高い耐電圧性を有する比較
回路を使用する必要がない。請求項３に記載の発明によ
れば、請求項１又は２に記載の発明の作用に加えて、電
圧増幅回路は、全波整流入力信号を電圧増幅する。

【００３９】比較回路は、電圧増幅回路の出力信号に基
準電圧を加算した信号の電圧と、比較電圧又は減衰比較
電圧とを比較して比較信号を出力する。よって、比較回
路の入力信号の電圧を適切な値に増幅することができる
ので、比較回路として微小な電圧変化に対応可能な高精
度のものを使用する必要がない。

【００４０】

【実施例】次に、本発明の好適な実施例について、図面
に基づいて説明する。（Ｉ）第１実施例はじめに、請求項１又は３に記載の発明に対応する第１
の実施例について図２乃至図４を用いて説明する。

【００４１】図２は、第１実施例に係わる電力増幅回路
の構成を示している。図２において、Ａ₁は入力信号Ｓ
_INの電圧Ｖ_INを電圧増幅する電圧増幅器、Ａ ₂は後述の
反転入力信号Ｓ_IN-INVの電圧Ｖ_IN-INVを電圧増幅する電
圧増幅器、Ｑ ₁乃至Ｑ₄はそれぞれ一対のトランジスタ
よりなる二つのＳＥＰＰ回路の出力端子としてのエミッ
タ端子にスピーカ等の負荷ＬＤを接続したＢＴＬ構成よ
りなり、Ａ₁及びＡ₂の出力を電力増幅する電力増幅ト
ランジスタ、Ｂ₀は直流電源、Ｄ₅は入力信号電圧Ｖ_IN
を半波整流するダイオード、Ｄ₆は反転入力信号電圧Ｖ
_IN-INVを半波整流するダイオード、Ａ₅は入力信号Ｓ_IN
を全波整流した全波整流入力信号を増幅する電圧増幅
器、Ｂ₂は入力信号Ｓ_INに直列接続された基準電圧源、
Ｑ₆は電源電圧Ｂ₀をスイッチングしてスイッチング出
力信号Ｓ_swを出力するためのｎチャネルＦＥＴよりなる
スイッチング素子、Ｓ₂はコイルＬ₂及びコンデンサＣ
₂よりなり、スイッチング素子Ｑ₆のスイッチング出力
信号Ｓ_swを平滑化して電力増幅トランジスタＱ₂及びＱ
₄の第２電源供給端子としてのコレクタ端子に印加する
ためのローパスフィルタ、Ｄ₇はスイッチング素子Ｑ₆
がオフのときにローパスフィルタＳ₂中のコイルＬ₂の
電荷によりコンデンサＣ₂を充電するためのフライホイ
ールダイオード、Ｒ₁及びＲ₂は電力増幅トランジスタ
Ｑ₁乃至Ｑ₄に対して仮想基準電位を設定するためにそ
の接続点が接地された直列接続抵抗、Ａ₇は入力信号Ｓ
_INを反転した反転入力信号Ｓ_IN-INVを得るためのインバ
ータである。

【００４２】ここで、抵抗Ｒ₁及びＲ₂の抵抗値は通常
等しく設定される。また、ＣＯＭＰ₂は比較器、ＡＴ₂
は二つの抵抗Ｒ₅及びＲ₆により構成され、ローパスフ
ィルタＳ₂の出力信号の電圧を減衰する電圧減衰器であ
る。

【００４３】比較器ＣＯＭＰ₂は全波整流された入力信
号Ｓ_INを電圧増幅器Ａ₅で電圧増幅した電圧に基準電圧
Ｂ₂を加算した電圧Ｖ_ICと、ローパスフィルタＳ₂の出
力電圧（電力増幅トランジスタＱ₂及びＱ₄のコレクタ
電圧）を電圧減衰器ＡＴ₂で減衰した電圧Ｖ_ATとを比較
し、その差電圧を出力する。

【００４４】上記の構成において、電圧増幅器Ａ₁及び
Ａ₂、電力増幅トランジスタＱ₁乃至Ｑ₄、負荷ＬＤに
よりＢＴＬ構成の電力増幅部１を構成し、ダイオードＤ
₅及びＤ₆、電圧増幅器Ａ₅、基準電圧源Ｂ₂、比較器
ＣＯＭＰ₂により比較回路２を構成し、ローパスフィル
タＳ₂、フライホイールダイオードＤ₇により平滑回路
３を構成し、抵抗Ｒ₁及びＲ₂により仮想基準電位設定
回路４を構成している。

【００４５】ここで、電圧増幅器Ａ₁及びＡ₂の利得Ａ
を、例えば共にＡ＝１００とすると、電圧増幅器Ａ₅の
利得ＢをＢ＝５程度に設定し、同時に電圧減衰器ＡＴ₂
の減衰度をＢ／Ａ（＝１／２０）に設定する。

【００４６】さらに、電力増幅トランジスタＱ₁及びＱ
₂の信号入力端子であるベース端子には電圧増幅器Ａ₁
の出力が供給され、電力増幅トランジスタＱ₂及びＱ₄
の第２電源供給端子であるコレクタ端子Ｔ_c1にはローパ
スフィルタＳ₂による平滑化出力が供給されている。ま
た、電力増幅トランジスタＱ₃及びＱ₄についても、同
様に、信号入力端子であるベース端子には電圧増幅器Ａ
₂の出力が供給されている。

【００４７】次に、図２に示す電力増幅回路の動作を図
２乃至図４を用いて説明する。はじめに、入力信号Ｓ_IN
がダイオードＤ₅、インバータＡ₇及びダイオードＤ ₆
により全波整流され、電圧増幅器Ａ₅に入力されて電圧
増幅される。そして、この出力に基準電圧Ｂ₂が加算さ
れた電圧Ｖ_ICが、電力増幅トランジスタＱ₂及びＱ₄の
コレクタ電圧Ｖ_c1を電圧減衰器ＡＴ₂で減衰した電圧Ｖ
_ATより小さい（Ｖ_ICの絶対値がＶ_ATの絶対値より大き
い）ときは、比較器ＣＯＭＰ₂の出力Ｓ_c（＝“Ｈ”レ
ベル）によりスイッチング素子Ｑ₆がオンとなる。

【００４８】そして、スイッチング素子Ｑ₆がオンとな
ると、電力増幅トランジスタＱ₂及びＱ₄のコレクタ電
圧Ｖ_c1は電圧減衰器ＡＴ₂を介して電圧Ｖ_ATとして比較
器ＣＯＭＰ₂に入力される。

【００４９】ここで、スイッチング素子Ｑ₆がオンして
いる期間においては、スイッチング素子Ｑ₆及びローパ
スフィルタＳ₂を介して電源電圧Ｂ₀が印加されるた
め、電力増幅トランジスタＱ₂及びＱ₄のコレクタ電圧
Ｖ_c1はローパスフィルタＳ₂の時定数にしたがって減少
し、電圧Ｖ_ATも減少するが、電圧Ｖ_ATの値が電圧Ｖ_ICよ
り小さくなる（電圧Ｖ_ATの絶対値が電圧Ｖ_ICの絶対値よ
り大きくなる）と比較器ＣＯＭＰ₂の出力Ｓ_c（＝
“Ｌ”レベル）によりスイッチング素子Ｑ₆がオフとな
る。すると、ローパスフィルタＳ₂に電源電圧Ｂ₀が印
加されなくなり、したがって、電力増幅トランジスタＱ
₂及びＱ₄のコレクタ電圧Ｖ_c1はローパスフィルタＳ₂
の時定数にしたがって増加するが、電圧減衰器ＡＴ₂を
介した電圧Ｖ_ATが電圧Ｖ_ICより大きくなる（電圧Ｖ_ICの
絶対値が電圧Ｖ_ATの絶対値より大きくなる）と、再度ス
イッチング素子Ｑ₆がオンとなり、電源電圧Ｂ₀がスイ
ッチング素子Ｑ₆を介してスイッチング出力信号Ｓ_swと
してローパスフィルタＳ₂に供給される。

【００５０】以下、上記の動作が繰り返されることによ
り、比較器ＣＯＭＰ₂、スイッチング素子Ｑ₆、ローパ
スフィルタＳ₂、電圧減衰器ＡＴ₂により構成される回
路において、比較器ＣＯＭＰ₂の二つの入力電圧Ｖ_IC及
びＶ_ATがほぼ等しくなるように正帰還がかかる。

【００５１】今、図３（ａ）及び（ｂ）に電圧Ｖ_IN、Ｖ
_IC、Ｖ_AT及びＳ_cの関係並びにこれらとスイッチング素
子Ｑ₆の動作の関係を示す。図３（ｂ）に示すように、
電圧Ｖ_ICが電圧Ｖ_ATより小さい（電圧Ｖ_ICの絶対値が電
圧Ｖ_ATの絶対値より大きい）ときは、Ｓ_c（＝“Ｈ”レ
ベル）によりスイッチング素子Ｑ₆がオンとなり、電圧
Ｖ_ATはローパスフィルタＳ₂の時定数にしたがって減少
する。また、電圧Ｖ_ICが電圧Ｖ_ATより大きい（電圧Ｖ_IC
の絶対値が電圧Ｖ_ATの絶対値より小さい）ときは、Ｓ_c
（＝“Ｌ”レベル）によりスイッチング素子Ｑ₆がオフ
となり、電圧Ｖ_ATはローパスフィルタＳ₂の時定数にし
たがって増加する。

【００５２】さらに、図３（ｂ）に示すように、電圧Ｖ
_ICの絶対値が大きくなるほど電圧Ｖ _ICの絶対値が電圧Ｖ
_ATの絶対値より大きい時間が長くなり、電圧Ｖ_ICの絶対
値が電圧Ｖ_ATの絶対値より小さい時間が短くなる。これ
とは逆に、電圧Ｖ_ICの絶対値が小さくなるほど電圧Ｖ_IC
の絶対値が電圧Ｖ_ATの絶対値より大きい時間が短くな
り、電圧Ｖ_ICの絶対値が電圧Ｖ_ATの絶対値より小さい時
間が長くなる。換言すれば、電圧Ｖ_ICの絶対値が大きく
なるほどスイッチング素子Ｑ₆がオンの時間が長くな
り、オフの時間が短くなる。また、電圧Ｖ_ICの絶対値が
小さくなるほどスイッチング素子Ｑ₆がオンの時間が短
くなり、オフの時間が長くなる。

【００５３】以上の比較器ＣＯＭＰ₂、スイッチング素
子Ｑ₆、ローパスフィルタＳ₂、電圧減衰器ＡＴ₂によ
り構成される正帰還回路の動作により、電圧Ｖ_ATは図３
（ｂ）に示すような電圧Ｖ_ICに対応した変化を有する信
号となる。

【００５４】ここで、電圧Ｖ_ATは、電力増幅トランジス
タＱ₂及びＱ₄のコレクタ電圧Ｖ_c1を電圧減衰器ＡＴ₂
で減衰させた電圧であるから、コレクタ電圧Ｖ_c1の波形
も電圧Ｖ_ATと同様の波形となり、結局、電圧Ｖ_ICに対応
した変化をもつ電源電圧Ｖ_c1が電力増幅トランジスタＱ
₂及びＱ₄のコレクタに端子Ｔ_c1に印加されることとな
る。コレクタ端子Ｔ_c1の電圧Ｖ_c1の波形を図４（ａ）に
符号Ｖ_c1で示す。

【００５５】ところで、電源電圧Ｂ₀は接地されていな
いので、電力増幅トランジスタＱ₁及びＱ₃のコレクタ
電圧Ｖ_c2とスイッチング素子Ｑ₆としてのｎチャネルＦ
ＥＴのソース電圧Ｖ_sと電位差は常にＢ₀に保たれてい
る。また、電力増幅トランジスタＱ₂及びＱ₄のコレク
タに端子Ｔ_c1と電力増幅トランジスタＱ₁及びＱ₃のコ
レクタ端子Ｔ_c2間には接続点が基準電位を与える点とし
て接地された二つの直列抵抗Ｒ₁及びＲ₂が接続されて
おり、直列抵抗Ｒ₁及びＲ₂の値は、Ｒ₁＝Ｒ₂ とされているので、抵抗Ｒ₂の両端に電圧が印加された
場合には、抵抗Ｒ₁の両端には、この抵抗Ｒ₂の両端の
電圧に対して符号が逆で絶対値が等しい電圧が印加され
ることとなる。

【００５６】今、抵抗Ｒ₂の両端の電圧の変化は、上述
のように電力増幅トランジスタＱ₂及びＱ₄のコレクタ
電圧Ｖ_c1の変化であることから、上述の電源電圧Ｂ₀及
び直列抵抗Ｒ₁及びＲ₂の動作により、抵抗Ｒ₁にはコ
レクタ電圧Ｖ_c1に対して符号が逆で絶対値が等しい電圧
が印加されることとなり、この電圧が、図４（ａ）に符
号Ｖ_c2で示すように、電力増幅トランジスタＱ₁及びＱ
₃のコレクタ電圧Ｖ_c2となる。

【００５７】以上説明した正帰還回路、電源電圧Ｂ₀及
び直列抵抗Ｒ₁及びＲ₂の動作により、電力増幅トラン
ジスタＱ₁乃至Ｑ₄のコレクタ端子に、図４（ａ）に示
すコレクタ電圧Ｖ_c1及びＶ_c2が印加される。これらのコ
レクタ電圧Ｖ_c1及びＶ_c2は、入力信号Ｖ_INを全波整流し
た信号の波形（Ｖ_ICの波形に対応する。）に対応した波
形となる。一方、電力増幅トランジスタＱ₁乃至Ｑ₄に
おいては、電圧増幅された入力信号電圧ＶINが電力増幅
トランジスタＱ₁及びＱ₂のベース端子に印加され、電
圧増幅された反転入力信号電圧Ｖ_IN-INVが電力増幅トラ
ンジスタＱ₃及びＱ₄のベース端子に印加されており、
かつ、電力増幅トランジスタＱ₁及びＱ₂並びにＱ ₃及
びＱ₄がそれぞれ相補型プッシュプル構成となってい
る。さらに、電力増幅トランジスタＱ₁乃至Ｑ₄に対し
て入力信号電圧Ｖ_INと同じ基準電位を設定するため、接
続点を接地した二つの抵抗Ｒ₁及びＲ₂が電力増幅トラ
ンジスタＱ₁乃至Ｑ₄に並列に接続されている。また、
電力増幅トランジスタＱ₁及びＱ₃のコレクタ端子Ｔ_c2
には上述のコレクタ電圧Ｖ_c2が印加され、電力増幅トラ
ンジスタＱ₂及びＱ₄のコレクタ端子Ｔ_c1には、上述の
コレクタ電圧Ｖ_c1が印加されている（図４（ａ）参
照）。

【００５８】以上の電力増幅トランジスタＱ₁乃至Ｑ₄
の動作により、入力信号電圧Ｖ_INが正側信号であるタイ
ミングでは、例えば電力増幅トランジスタＱ₁とＱ₄が
オンとなって、負荷ＬＤに正の（図中右側から左側へ流
れる）負荷電流（コレクタ電圧Ｖ_c2及びＶ_c1による電
流）が流れる。同様に、入力信号電圧Ｖ_INが負側信号で
あるタイミングでは電力増幅トランジスタＱ₂とＱ₃が
オンとなって、負荷ＬＤに負の（図中左側から右側へ流
れる）負荷電流が流れる。

【００５９】つまり、図４（ａ）に示す電力増幅トラン
ジスタＱ₁及びＱ₃並びに電力増幅トランジスタＱ₂及
びＱ₄のコレクタ電圧（Ｖ_c2及びＶ_c1）の変化より、電
力増幅トランジスタＱ₁及びＱ₂の共通エミッタ電圧Ｖ
_E1及び電力増幅トランジスタＱ₃及びＱ₄の共通エミッ
タ電圧Ｖ_E2が図４（ａ）に示すように変化する。

【００６０】したがって、負荷ＬＤの両端の印加される
負荷電圧Ｖ_LDの波形は図４（ｂ）に示す波形となる。こ
こで、Ｖ_LDの値は共通エミッタ電圧Ｖ_E1の絶対値と共通
エミッタ電圧Ｖ_E2の絶対値を加算した値（Ｖ_LD＝｜Ｖ_E1
｜＋｜Ｖ_E2｜）となり、そのピーク値Ｖ_LD-pは共通エミ
ッタ電圧Ｖ_E1の絶対値と共通エミッタ電圧Ｖ_E2の絶対値
とが等しいので、共通エミッタ電圧Ｖ_E1（又は共通エミ
ッタ電圧Ｖ_E2）のピーク値の２倍の値となる。

【００６１】以上の図２に示す回路によれば、電力増幅
トランジスタＱ₁及びＱ₃並びに電力増幅トランジスタ
Ｑ₂及びＱ₄のコレクタ損失Ｐ_cが、通常の固定電源
（定電圧電源）によるＡ級増幅器やＢ₁級増幅器に比し
て小さくなるため回路全体の発熱を抑制し、効率を向上
させることができる。

【００６２】さらに、１個のスイッチング素子Ｑ₆で従
来技術の同様の波形を示す電源電圧（コレクタ電圧）を
電力増幅トランジスタＱ₁乃至Ｑ₄に印加することがで
き、従来技術と同様の負荷電圧Ｖ_LDを負荷ＬＤに印加で
きるので、異極性のスイッチング素子を用いる必要がな
く、また、スイッチング時における損失を低減すること
ができる。（II）第２実施例次に、請求項１又は２に記載の発明に対応する第２の実
施例について、図５に基づいて説明する。

【００６３】図５に示すように、第２実施例は第１実施
例における電圧増幅器Ａ₅を省略したものであり、電圧
減衰器ＡＴ₂の減衰度は第１実施例のＢ／Ａに代わり１
／Ａとされる。

【００６４】その他の構成は第１実施例と同様であるの
で、詳細な説明は省略する。第２実施例においては、比
較器ＣＯＭＰ₂においては、入力信号電圧Ｖ_INを全波整
流した信号に基準電圧Ｂ₂が加算された信号の電圧Ｖ_IC
と、電圧減衰器ＡＴ ₂により１／Ａに減衰された電圧Ｖ
_ATとが比較され、電圧Ｖ_ICの絶対値が電圧Ｖ _ATの絶対値
より大きいとき（｜Ｖ_IC｜＞｜Ｖ_AT｜）にスイッチング
素子Ｑ₆をオンとするような信号Ｓ_c（＝“Ｈ”レベ
ル）が出力される。

【００６５】また、電圧Ｖ_ICの絶対値が電圧Ｖ_ATの絶対
値より小さいとき（｜Ｖ_IC｜＜｜Ｖ _AT｜）には、スイッ
チング素子Ｑ₆をオフとするような信号Ｓ_c（＝“Ｌ”
レベル）が出力される。

【００６６】以上の動作により、電源電圧Ｂ₀の電力増
幅トランジスタＱ₂及びＱ₄への供給が活殺される。そ
の他の動作については、第１実施例と同様であるので、
細部の説明は省略する。

【００６７】以上の第２実施例によれば、比較器の入力
信号の電圧を低く設定することができる。したがって、
第１実施例の効果に加えて、高い耐電圧性を有する比較
器を使用する必要がない。（III ）第３実施例次に、請求項１又は３に記載の発明に対応する第３の実
施例について、図６に基づいて説明する。

【００６８】図６に示すように、第３実施例は第１実施
例における電圧減衰器ＡＴ₂を省略したものであり、電
圧増幅器Ａ₅の増幅度は第１実施例のＢに代わりＡ（電
圧増幅器Ａ₁及びＡ₂と同じ増幅度）とされる。

【００６９】その他の構成は第１実施例と同様であるの
で、詳細な説明は省略する。第２実施例においては、比
較器ＣＯＭＰ₂において、入力信号電圧Ｖ_INを全波整流
した信号に基準電圧Ｂ₂が加算された信号の電圧Ｖ
_ICと、電力増幅トランジスタＱ₂及びＱ₄のコレクタ電
圧Ｖ_c2が比較され、電圧Ｖ_ICの絶対値が電圧Ｖ_c2の絶対
値より大きいとき（｜Ｖ_IC｜＞｜Ｖ_AT｜）にスイッチン
グ素子Ｑ₆をオンとするような信号Ｓ_c（“Ｈ”レベ
ル）が出力される。

【００７０】また、電圧Ｖ_ICの絶対値が電圧Ｖ_c2の絶対
値より小さいとき（｜Ｖ_IC｜＜｜Ｖ _AT｜）には、スイッ
チング素子Ｑ₆をオフとするような信号Ｓ_c（“Ｌ”レ
ベル）が出力される。

【００７１】以上の動作により、電源電圧Ｂ₀の電力増
幅トランジスタＱ₂及びＱ₄への供給が活殺される。そ
の他の動作については、第１実施例と同様であるので、
細部の説明は省略する。

【００７２】以上の第３実施例によれば、電圧増幅回路
Ａ₅の動作により比較器の入力信号Ｖ_ICの電圧を適切な
値に増幅することができる。したがって、第１実施例の
効果に加えて、比較器として微小な電圧変化に対応可能
な高精度のものを使用する必要がない。（IV）変形例以上説明した各実施例においては、スイッチング素子Ｑ
₆及び比較器ＣＯＭＰ ₂を含む正帰還回路、平滑回路
３、ダイオードＤ₅、Ｄ₆並びに電圧増幅器Ａ₅を電力
増幅トランジスタＱ₂及びＱ₄側に設けたが、これに限
られるものではなく、上記の各素子を電力増幅トランジ
スタＱ₁、Ｑ₃側に設けても同様の効果が得られる。

【００７３】また、上記の各実施例においては、スイッ
チング素子Ｑ₆として、ｎチャネルＦＥＴを用いたが、
これに代えて、ｐチャネルＦＥＴを用いても良い。さら
に、上記の各実施例においては、電力増幅部１の構成は
共通エミッタ出力のＢＴＬ構成としたが、これに限られ
るものではなく、共通コレクタ出力のＢＴＬ構成として
もよい。

【００７４】さらにまた、上記の各実施例においては、
電力増幅トランジスタＱ₁乃至Ｑ₄はバイポーラトラン
ジスタを用いて構成したが、これに限られるものではな
く、ＦＥＴ等の素子を用いて構成してもよい。

【００７５】

【発明の効果】以上説明したように、請求項１に記載の
発明によれば、第１及び第２電源供給端子に印加する電
源電圧を単一のスイッチング素子により活殺するので、
スイッチング素子を１個とすることができ、異極性のス
イッチング素子が不要となる。

【００７６】したがって、回路設計上の自由度が向上す
るとともに、スイッチング動作時の損失を少なくし、電
力増幅回路全体としての損失を低減することができる。
請求項２に記載の発明によれば、電圧減衰回路の動作に
より比較回路の入力信号の電圧を低く設定することがで
きる。

【００７７】したがって、請求項１に記載の発明の効果
に加えて、高い耐電圧性を有する比較回路を使用する必
要がなく、回路設計上の自由度が向上するという効果を
奏する。

【００７８】請求項３に記載の発明によれば、電圧増幅
回路の動作により比較回路の入力信号の電圧を適切な値
に増幅することができる。したがって、請求項１又は２
に記載の発明の効果に加えて、比較回路として微小な電
圧変化に対応可能な高精度のものを使用する必要がな
く、比較回路の回路設計上の自由度が向上するという効
果を奏する。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】本発明の第１実施例の電力増幅回路を示す図で
ある。

【図３】本発明の第１実施例の各部の波形（Ｉ）を示す
図である。

【図４】本発明の第１実施例の各部の波形（II）を示す
図である。

【図５】本発明の第２実施例の電力増幅回路を示す図で
ある。

【図６】本発明の第３実施例の電力増幅回路を示す図で
ある。

【図７】従来技術の電力増幅回路を示す図である。

【図８】従来技術の電力増幅回路の各部の波形を示す図
である。

【符号の説明】

１…電力増幅部２…比較回路３…平滑回路４…仮想基準電位設定回路Ａ₁、Ａ₂、Ａ₃、Ａ₄、Ａ₅…電圧増幅器Ａ₇…反転増幅器（インバータ）Ｂ₀…電源電圧Ｂ₁、Ｂ₂…基準電圧Ｃ₁、Ｃ₂…コンデンサＣＯＭＰ₁、ＣＯＭＰ₂…比較器Ｄ₁、Ｄ₂、Ｄ₃、Ｄ₅…ダイオードＤ₆、Ｄ₇…フライホイールダイオードＬ₁、Ｌ₂…コイルＬＤ…負荷Ｑ₁、Ｑ₂、Ｑ₃、Ｑ₄…電力増幅トランジスタＱ₅…スイッチング素子（ｐチャネルＦＥＴ）Ｑ₆…スイッチング素子（ｎチャネルＦＥＴ）Ｒ₁、Ｒ₂、Ｒ₃、Ｒ₄、Ｒ₅、Ｒ₆…抵抗Ｓ₁、Ｓ₂…ローパスフィルタＡＴ₁、ＡＴ₂…電圧減衰器ＩＮ…入力端子Ｖ_IN…入力信号電圧Ｖ_IN-INV…反転入力信号Ｖ_IC、Ｖ₁…Ｖ_INを全波整流した信号の電圧に基準電圧
を重畳した電圧Ｖ_AT、Ｖ₂…電圧減衰器の出力信号Ｖ_c1…Ｑ₁及びＱ₃の共通コレクタ電圧Ｖ_c2…Ｑ₂及びＱ₄の共通コレクタ電圧Ｖ_E1…Ｑ₁及びＱ₂の共通エミッタ電圧Ｖ_E2…Ｑ₃及びＱ₄の共通エミッタ電圧Ｖ_LD…負荷ＬＤの両端の電圧Ｖ_LD-p…Ｖ_LDのピーク値Ｖ_S…ソース電圧Ｓ_c…比較器の出力信号Ｓ_sw…スイッチング出力信号Ｔ_c1…Ｑ₁及びＱ₃の共通コレクタ端子Ｔ_c2…Ｑ₂及びＱ₄の共通コレクタ端子Ｔ_s1、Ｔ_s2…スイッチング素子Ｑ₆の端子

Claims

【特許請求の範囲】

【請求項１】第１プッシュプル増幅回路の出力端子と
第２プッシュプル増幅回路の出力端子との間に負荷が接
続され、前記第１プッシュプル増幅回路の高電位側電源
供給端子と前記第２プッシュプル増幅回路の高電位側電
源供給端子が接続されて第１電源供給端子とされ、前記
第１プッシュプル増幅回路の低電位側電源供給端子と前
記第２プッシュプル増幅回路の低電位側電源供給端子が
接続されて第２電源供給端子とされ、前記第１プッシュ
プル増幅回路を構成する増幅器の共通接続された信号入
力端子と前記第２プッシュプル増幅回路を構成する増幅
器の共通接続された信号入力端子に互いに逆相の入力信
号を入力することにより前記負荷に流れる電流の方向を
制御可能な電力増幅部と、前記第１電源供給端子と前記
第２電源供給端子との間に接続され、前記第１及び第２
プッシュプル増幅回路に対する仮想基準電位を設定する
仮想基準電位設定回路と、前記入力信号を全波整流した
全波整流入力信号に基準電圧を加算した信号の電圧と、
前記第１電源供給端子と前記第２電源供給端子の内いず
れか一方の端子の電圧である比較電圧とを比較して比較
信号を出力する比較回路と、を備えた電力増幅回路にお
いて、前記第１又は第２電源供給端子の内、前記比較回路が接
続された電源供給端子に接続され、スイッチング出力信
号を平滑化して前記第１又は第２電源供給端子の内、前
記比較回路が接続された電源供給端子に出力する平滑回
路と、前記平滑回路を介して前記第１又は第２電源供給端子の
内、前記比較回路が接続された電源供給端子に一方の端
子が接続され、前記スイッチング出力信号を出力するス
イッチング素子と、前記スイッチング素子の他方の端子と、前記第１又は第
２電源供給端子の内、前記比較回路が接続されていない
電源供給端子との間に一定の電源電圧を印加する電源
と、を備え、前記スイッチング素子は前記比較信号に基づいて前記電
源により供給される電源電圧を活殺して前記スイッチン
グ出力信号を出力することを特徴とする電力増幅回路。
【請求項２】請求項１に記載の電力増幅回路であっ
て、前記第１又は第２電源供給端子の内、前記比較回路が接
続された電源供給端子の電圧を減衰して減衰比較電圧を
出力する電圧減衰回路と、前記比較電圧に代えて、前記減衰比較電圧と前記全波整
流入力信号に基準電圧を加算した信号の電圧とを比較し
て比較信号を出力する比較回路と、を備えたことを特徴とする電力増幅回路。
【請求項３】請求項１又は２に記載の電力増幅回路で
あって、前記全波整流入力信号を電圧増幅する電圧増幅回路を備
えたことを特徴とする電力増幅回路。
【請求項４】請求項１乃至３に記載の電力増幅回路に
おいて、前記スイッチング素子はｎチャネル型電界効果トランジ
スタにより構成されていることを特徴とする電力増幅回
路。
【請求項５】請求項１乃至３に記載の電力増幅回路に
おいて、前記スイッチング素子はｐチャネル型電界効果トランジ
スタにより構成されていることを特徴とする電力増幅回
路。