KR20050000422A - 전력증폭장치 - Google Patents

전력증폭장치 Download PDF

Info

Publication number
KR20050000422A
KR20050000422A KR10-2004-7018108A KR20047018108A KR20050000422A KR 20050000422 A KR20050000422 A KR 20050000422A KR 20047018108 A KR20047018108 A KR 20047018108A KR 20050000422 A KR20050000422 A KR 20050000422A
Authority
KR
South Korea
Prior art keywords
drive signal
signal
drive
generation method
circuit
Prior art date
Application number
KR10-2004-7018108A
Other languages
English (en)
Other versions
KR101028391B1 (ko
Inventor
오쿠리카즈노부
마스다토시히코
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050000422A publication Critical patent/KR20050000422A/ko
Application granted granted Critical
Publication of KR101028391B1 publication Critical patent/KR101028391B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

D급 파워앰프(1)는 입력된 디지털 오디오 신호 Pin에 대응하여 전원전압 VDD를 고속스위칭함으로써, 디지털 오디오 신호 Pin을 전력증폭하고, 증폭한 신호를 스피커(2)에 공급한다. 또한, D급 파워앰프(1)는, 예를 들면 AM 방송 수신용의 AM 튜너(3)와 일체로 형성된 소위 AM 수신기(리시버) 내에 있어서 AM 튜너(3)에 대한 수신방해의 영향을 경감할 수 있다. 이에 따라, 캐리어 주파수를 변화시키지 않고, 드라이브 신호 생성방식을 제어함으로써, 불필요 폭사를 억제하고, 튜너에의 수신방해를 경감하는 전력증폭장치를 제공할 수 있다.

Description

전력증폭장치{POWER AMPLIFICATION DEVICE}
오디오용의 파워앰프로서, 소위 D급 앰프가 있다. 이 D급 앰프는, 고전압·고속 스위칭에 의해 전력증폭을 행한다. 그런데, D급 앰프는, 전원전압 +VDD를 고속으로 스위칭해서 출력전압을 형성하고 있으므로, 출력전압의 상승에지 및 하강에지에 의한 폭사가 생겨 버린다. 더욱이, 그 스위칭시, 전원전압 +VDD는, 예를 들면 20V∼50V로 높은 전압이므로, 그 폭사도 상당한 크기가 되어 버린다.
이 때문에, 전술한 바와 같은 D급 파워앰프가, 카 오디오 등과 같이, 수신기와 일체화되어 있거나, 수신기에 근접해서 배치되면, 출력전압의 상승에지 및 하강에지에 의한 폭사가, 예를 들면 AM 방송의 수신에 방해를 주고만다.
그래서, 이것을 회피하기 위한 기술로서, 예를 들면 특개평 6-29757호 공보에 기재되어 있는 D급 증폭기가 개시되었다. 이 D급 증폭기에 있어서 캐리어 제어부는, 튜너 선국에 따른 주파수의 동조신호를 출력하는 동시에, 차이적분기의 시정수를 전환하기 위한 캐리어 제어신호를 출력한다. 이 캐리어 제어신호에 의해, 폐 루프회로의 발진 주파수, 즉 펄스증폭기의 스위칭 주파수가 전환되고, 폐루프회로의 캐리어 신호의 주파수는 튜너의 동조신호에 간섭하지 않는다는 기술이다.
그러나, 상기 특개평 6-29757호 공보에 기재되어 있는 D급 증폭기에서는, 수신 주파수에 따라 스위칭 증폭의 캐리어 주파수를 변화시키고 있으므로, 예를 들면 수정발진기를 사용하여 시간축 정밀도가 높은 스위칭 동작을 행하는 것이 곤란하여, 오디오 특성의 열화를 초래해 버릴 우려가 있다.
(발명의 개시)
본 발명의 목적은, 종래의 D급 증폭기와 같이, 캐리어 주파수를 변화시키지 않고, 드라이브 신호 생성방식을 제어함으로써, 불필요도랑 폭사를 억제하고, 튜너의 수신방해를 경감하는 전력증폭장치를 제공하는 것에 있다.
전술한 목적을 달성하기 위해 제안되어 있는 본 발명에 관한 전력증폭장치는 적어도 한쌍의 스위칭소자를 푸시풀 접속해서 이루어지는 푸시풀 수단을 갖고, 이 푸시풀 수단을 사용하여 입력신호의 전력을 증폭하는 전력증폭장치에 있어서, 상기 입력신호의 레벨을 펄스의 폭에 의해 나타내는 펄스폭 변조신호를 발생하고, 이 펄스폭 변조신호에 근거하여 상기 푸시풀 수단에 공급하는 드라이브 신호를 생성하는 드라이브 신호 생성수단을 구비하며, 라디오 방송 수신용의 튜너장치에서의 수신 주파수에 따라 상기 드라이브 신호 생성수단에서의 드라이브 신호 생성방식을 선택적으로 전환하고, 상기 푸시풀 수단은 선택적으로 전환된 드라이브 신호 생성방식 에 따라서 생성된 드라이브 신호에 근거하여 출력신호를 얻고, 이 출력신호로부터 전력증폭신호를 얻는다.
이와 같이, 예를 들면 D급 앰프의 스위칭 증폭의 캐리어 주파수를 변화시키지 않고, 드라이브 신호 생성방식을 제어함으로써, 튜너의 수신 방해를 경감한다.
또한, 본 발명의 전력증폭장치는, 상기 푸시풀 수단을 2개 구비하고, 또한 2개의 상기 푸시풀 수단에 상기 드라이브 신호를 각각 공급하는 드라이브 신호 생성수단을 2개 구비하고 있어도 된다. 이 경우, 상기 2개의 드라이브 신호 생성수단에 의한 각각의 드라이브 신호를 상기 2개의 푸시풀 수단에 공급하는 것에 의해 얻어진 2개의 출력신호로부터 전력증폭신호를 얻도록 한다.
상기 전력증폭장치에서 선택적으로 전환되는, 상기 드라이브 신호 생성방식은 상기 펄스폭 변조신호의 각 1 사이클 기간의 단락의 시점에 변화되는 드라이브 신호를 생성하는 제1 방식과, 상기 각 1 사이클 기간의 단락의 시점에 변화되지 않는 드라이브 신호를 생성하는 제2 방식이라는 2종류로 이루어진다.
본 발명은 전력증폭장치에 관한 것으로, 특히 오디오용의 전력을 증폭하는 데 사용되는 D급 앰프와 같은 전력증폭장치에 관한 것이다.
본 출원은, 일본국에서 2002년 5월 13일에 출원된 일본특허 출원번호 2002-137778을 기초로서 우선권을 주장하는 것으로, 이 출원은 참조함으로써, 본 출원에 원용된다.
도 1은 제1 실시예의 D급 파워앰프의 구성을 나타내는 도면이다.
도 2는 상기 D급 파워앰프의 2개의 드라이브 신호 발생기에서 실행되는 2종류의 기숙사의 드라이브 신호 생성방식 내의 제1 드라이브 신호 생성방식을 설명하기 위한 타이밍 차트이다.
도 3은 PWM 변조를 설명하기 위한 타이밍 차트이다.
도 4는 제1 실시예에서의, 제1 드라이브 신호 생성방식이 실행되었을 때의 등가회로를 나타내는 도면이다.
도 5는 상기 D급 파워앰프의 2개의 드라이브 신호 발생기에서 실행되는 2종류의 드라이브 신호 생성방식 내의 제2 드라이브 신호 생성방식을 설명하기 위한 타이밍 차트이다.
도 6은 제1 실시예에서의, 제2 드라이브 신호 생성방식이 실행되었을 때의 등가회로를 나타내는 도면이다.
도 7은 상기 제1 드라이브 신호 생성방식에 의한 푸시풀회로의 출력전압의 주파수에 대한 신호강도특성을 나타내는 도면이다.
도 8은 상기 제2 드라이브 신호 생성방식에 의한 푸시풀회로의 출력전압의 주파수에 대한 신호강도특성을 나타내는 도면이다.
도 9는 제2 실시예의 D급 파워앰프의 구성을 나타내는 도면이다.
도 10은 제2 실시예의 상기 D급 파워앰프의 2개의 드라이브 신호 발생기에서 실행되는 2종류의 드라이브 신호 생성방식 내의 제1 드라이브 신호 생성방식을 설명하기 위한 타이밍 차트이다.
도 11은 제2 실시예에서의 제1 드라이브 신호 생성방식이 실행되었을 때의등가회로를 나타내는 도면이다.
도 12는 제2 실시예의 상기 D급 파워앰프의 2개의 드라이브 신호 발생기에서 실행되는 2종류의 드라이브 신호 생성방식 내의 제2 드라이브 신호 생성방식을 설명하기 위한 타이밍 차트이다.
도 13은 출력단이 싱글회로이고, 정부의 전원 +VDD, -VDD를 사용한 D급 파워앰프의 변형예의 요부를 나타내는 회로도이다.
도 14는 상기 변형예에서의 제2 드라이브 신호생성방식을 설명하기 위한 타이밍 차트이다.
이하, 본 발명의 몇개의 실시예에 대하여 도면을 참조하면서 설명한다. 우선, 제1 실시예는, 도 1에 나타내는 D급 파워앰프(1)이다. 이 D급 파워앰프(1)는, 입력된 디지털 오디오 신호 Pin에 대응해서 전원전압 VDD를 고속스위칭함으로써, 상기 디지털 오디오 신호 Pin을 전력증폭하고, 증폭한 신호를 스피커(2)에 공급한다. 이 D급 파워앰프(1)는 예를 들면 AM 방송 수신용의 AM 튜너(3)와 일체로 형성된 소위 따르는 AM 수신기(리시버) 내에서 AM 튜너(3)에 대한 수신 방해의 영향을 경감할 수 있다.
도 1에서, D급 파워앰프(1)에는, 입력단자 Ti를 통해 예를 들면 16bit의 디지털 오디오 신호 Pin이 입력된다. 이 디지털 오디오 신호 Pin은 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20에 공급된다.
드라이브 신호 발생기 10은, 후술하는 바와 같은 2개의 드라이브 신호 생성방식에 의한 2종류의 드라이브 신호 +PA1또는 +PA2및 -PA1또는 -PA2를 발생한다. 또한 드라이브 신호 발생기 20도, 2개의 드라이브 신호 생성방식에 의한 2종류의 드라이브 신호 +PB1또는 +PB2및 -PB1또는 -PB2를 발생한다.
드라이브 신호 발생기 10이 발생한 2종류의 드라이브 신호 +PA1또는 +PA2및 -PA1또는 -PA2는 한쌍의 스위칭소자, 예를 들면 n채널의 MOS-FET(Q11, Q12)의 게이트에 각각 공급된다. 또한, 드라이브 신호 발생기 20이 발생한 2종류의 드라이브 신호 +PB1또는 +PB2및 -PB1또는 -PB2도, MOS-FET(Q13, Q14)의 게이트에 각각 공급된다.
이 경우, FET(Q11, Q12)은, 푸시풀회로 30을 구성하는 것으로, FET(Q11)의 드레인이 전원단자 TPWR에 접속되고, 그 소스가 FET(Q12)의 드레인에 접속되며, 이 FET(Q12)의 소스가 접지에 접속된다. 또한, 전원단자 TPWR에는, 안정한 직류전압 +VDD가 전원전압으로서 공급된다. 이때, 직류전압 VDD는 예를 들면 20V∼50V이다.
마찬가지로, FET(Q13, Q14)도, 푸시풀회로 40을 구성하는 것으로, FET(Q13)의 드레인이 전원단자 TPWR에 접속되고, 그 소스가 FET(Q14)의 드레인에 접속되며, 이 FET(Q14)의 소스가 접지에 접속된다.
푸시풀회로 30을 구성하는 FET(Q11)의 소스 및 FET(Q12)의 드레인은, 로우패스팰터(LPF)(50)를 통해 D급 앰프(1)의 외부에 있는 스피커(2)의 일단에 접속된다. 또한 푸시풀회로 40을 구성하는 FET(Q13)의 소스 및 FET(Q14)의 드레인도, LPF(60)를 통해 외부의 스피커(2)의 타단에 접속된다.
또한, 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20에서 사용되는 드라이브 신호 생성방식은, 튜너부(3)의 수신 주파수에 의해 컨트롤부(70)가 선택한다. 즉, 컨트롤부(70)가 튜너부(3)의 수신 주파수에 의해 선택한 드라이브 신호 생성방식에 의해, 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20은 적절히, 상기 2종류의 드라이브 신호를 발생한다.
이하에, 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20에서 실행되는 2종류의 드라이브 신호 생성방식의 구체적인 예에 대하여 설명한다. 우선, 제1 드라이브 신호 생성방식(제1 실시예에서의 제1 드라이브 신호 생성방식)에 따르면, 드라이브 신호 발생기 10은, 입력단자 Tin을 통해 공급된 디지털 오디오 신호 Pin을, 도 2에 나타내는 바와 같은 PWM 신호(드라이브 신호) +PA1로 변환한다. 또한, 드라이브 신호 발생기 20은, 상기 디지털 오디오 신호 Pin을, 도 2에 나타내는 PWM 신호(드라이브 신호) +PB1로 변환한다. 이 제1 실시예에서의, 제1 드라이브 신호 생성방식에서는, PWM 신호가 그 드라이브 신호가 되어 있으므로, 드라이브 신호와 통일하지만, PWM 신호이다.
이 경우, 드라이브 신호 +PA1, 드라이브 신호 +PB1의 펄스폭은, 입력신호 Pin이 나타내는 레벨(신호 Pin을 D/A 변환한 신호의 순시 레벨. 이하 동일)에 대응해서 변화되는 것이지만, 도 3에 나타내는 바와 같이, 한쪽의 드라이브 신호 +PA1의 펄스폭은, 입력신호 Pin이 나타내는 레벨에 따른 크기로 되고, 다른쪽의 드라이브 신호 +PB1의 펄스폭은, 입력신호 Pin이 나타내는 레벨의 2의 보수에 대응한 크기로 된다. 또한 드라이브 신호 +PA1, +PB1은, 그 상승 시점이, 드라이브 신호 +PA1, PB1의 1 사이클 기간 Ti(i=1, 2, 3, 4 ···)의 시작 시점, 즉 편측에 고정되고, 그 하강 시점이 입력신호 Pin이 나타내는 레벨에 대응해서 변화되는 것으로 된다.
또한, 드라이브 신호 +PA1, +PB1의 캐리어 주파수 fc(=1/Ti)는, 입력 디지털 오디오 신호 Pin의 샘플링 주파수 fs의 예를 들면 16배로 되고, fs=48kHz로 하면,
fc=16fs=16×48kHz=768kHz로 된다.
그리고, 그러한 드라이브 신호 +PA1, +PB1을 생성하기 위해, 제1 실시예에서의 제1 드라이브 신호 생성방식은, 상기 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20 내에서, 마치 도 4에 나타내는 바와 같은 회로와 등가로 동작한다.
상기 제1 드라이브 신호 생성방식을 실행함으로써 드라이브 신호 발생기 10은, 도 4에 나타내는 PWM 변조회로 11과, 드라이브 회로 12를 구비하는 것과 동일하게 된다. PWM 변조회로 11은, 예를 들면 16bit의 오디오 신호를 도 2의 드라이브 신호 +PA1로 변환한다. 또한, 드라이브 회로 12는 상기 PWM 변조신호 +PA1또는 그반전신호 -PA1을, 푸시풀회로 40을 구성하는 1대의 n채널의 MOS-FET(Q11, Q12)의 게이트에 각각 공급한다.
PWM 변조회로 11은 상기 드라이브 신호 +PA1을 형성하기 위해, 예를 들면 다음과 같이 구성된다. 즉, 입력단자 Tin으로부터의 디지털 오디오 신호 Pin이, Δ∑ 변조회로(111)에 공급되어 가청대역 내의 양자화 노이즈를 억제하면서 비트수를 적게 한 디지털 오디오 신호, 예를 들면 양자화 주파수(=fc)지만 16fs로, 양자화 비트수가 6비트의 디지털 오디오 신호로 변환된다. 그리고, 이 디지털 오디오 신호가 ROM 112에 공급되어 그 양자화 레벨에 따른 병렬 디지털 데이터로 변환되고, 이 병렬 디지털 데이터가 시프트 레지스터 113에 공급되어 직렬신호, 즉, 드라이브 신호 +PA1로 변환된다.
이때, 드라이브 회로(12)는 반전신호 -PA1을 생성하기 위해, PWM 변조신호 +PA1을 인버터 125에서 반전하고 있다.
또한, 상기 제1 드라이브 신호 생성방식을 실행함으로써 드라이브 신호 발생기 20은, 도 4에 나타내는 PWM 변조회로 21과, 드라이브 회로 22를 구비하는 것과 동일하게 된다. PWM 변조회로 21은, 16bit의 오디오 신호를 도 2에 나타내는 드라이브 신호 +PB1로 변환한다. 또한 드라이브 회로 22는 상기 PWM 변조신호 +PB1또는 그 반전신호 -PB1을, 푸시풀회로 40을 구성하는 1대의 n채널의 MOS-FET(Q13, Q14)의 게이트에 각각 공급한다.
PWM 변조회로 21은, 상기 드라이브 신호 +PB1을 형성하기 위해, 입력단자 Tin으로부터의 디지털 오디오 신호 Pin을, Δ∑ 변조회로(111)에 의해 가청대역 내의 양자화 노이즈를 누르면서 비트수를 적게 한 디지털 오디오 신호로 변환한다. 예를 들면 양자화 주파수(=fc)가 16fs로, 양자화 비트수가 6비트의 디지털 오디오 신호가 생성된다. 그리고, 이 디지털 오디오 신호가 ROM 212에 공급되어 그 양자화 레벨에 따른 병렬 디지털 데이터로 변환되고, 이 병렬 디지털 데이터가 시프트 레지스터 213에 공급되어 드라이브 신호 +PB1로 변환된다.
이때, 드라이브 회로 22는 반전신호 -PB1을 생성하기 위해, PWM 변조신호 +PB1을 인버터 225에서 반전하고 있다.
이때, 컨트롤부(70) 내의 타이밍 신호 형성회로에서 각종의 타이밍의 신호가 형성되고, 이들 타이밍 신호가 상기 각 회로에 각각 공급된다.
그리고, 도 2에 나타내는 바와 같이 +PA1="H"일 때에는, -PA1="L"이고, 도 1에 나타낸 FET(Q11)가 온이 되는 동시에, FET(Q12)가 오프가 되므로, FET(Q11, Q12)의 접속점의 전압 VA1은, 도 2에 나타내는 바와 같이 전압 +VDD가 된다. 또한 반대로, +PA1="L"일 때에는, -PA1="H"이고, FET(Q11)가 오프가 되는 동시에, FET(Q12)가 온이 되므로, VA1=0이 된다.
마찬가지로, 도 2에 나타내는 바와 같이 +PB1="H"일 때에는, -PB1="L"이고, FET(Q13)가 온이 되는 동시에, FET(Q14)가 오프가 되므로, FET(Q13, Q14)의 접속점의 전압 VB1은, 도 2에 나타내는 바와 같이, 전압 +VDD가 된다. 또한 반대로, +PB1="L"일 때에는, -PB1="H"이고, FET(Q13)가 오프가 되는 동시에, FET(Q14)가 온이 되므로, VB1=0이 된다.
그리고, VA1=+VDD, 또한 VB1=0인 기간에는, 도 1 및 도 2에 나타내는 바와 같이 FET(Q11, Q12)의 접속점으로부터, 로우패스필터 50→스피커(2)→로우패스필터 60의 라인을 통해, FET(Q13, Q14)의 접속점에 전류 i가 흐른다.
또한, VA1=0, 또한 VB1=+VDD인 기간에는, FET(Q13, Q14)의 접속점으로부터, 로우패스필터 60→스피커(2)→로우패스필터 50의 라인을 통해, FET(Q11, Q12)의 접속점에, 역방향으로 전류 i가 흐른다. 또한, VA1=VB1=+VDD의 기간 및 VA1=VB1=0인 기간에는, 전류 i는 흐르지 않는다. 즉, 푸시풀회로(30, 40)가 BTL(Bridge-Tied Load) 회로를 구성하고 있게 된다.
그리고, 전류 i가 흐르는 기간은, 원래의 드라이브 신호 +PA1, +PB1이 상승하고 있는 기간에 대응해서 변화되는 동시에, 전류 i가 스피커(2)를 흐를 때, 전류 i는 로우패스필터(50, 60)에 의해 적분되므로, 결과적으로, 스피커(2)를 흐르는 전류 i는, 입력신호 Pin이 나타내는 레벨에 대응한 아날로그 전류로서 전력증폭된 전류가 된다. 요컨대, 전력증폭된 출력이 스피커(2)에 공급되게 된다.
이렇게 해서, 제1 실시예에서의 제1 드라이브 신호 생성방식에 의해 도 1의 드라이브 신호 발생기 10, 드라이브 신호 발생기 20은, 도 4의 구성의 회로와 등가로 동작한다. 따라서, D급 파워앰프(1)의 FET(Q11∼Q14)는, 입력된 디지털 오디오 신호 Pin에 대응해서 전원전압 VDD를 스위칭해서 전력증폭하게 되므로, 효율이 높고, 또한, 대출력을 얻을 수 있다.
그런데, 상기 제1 드라이브 신호 생성방식을 실행해서 도 4의 구성의 회로와 같이 기능하는 도 1의 드라이브 신호 발생기 10, 드라이브 신호 발생기 20을 구비한 D급 파워앰프(1)는, 전원전압 +VDD를 고속으로 스위칭해서 출력전압 VA1, VB1을 형성하고 있으므로, 출력전압 VA1, VB1의 상승에지 및 하강에지에 의한 폭사가 생겨 버린다. 더욱이, 그 스위칭시, 전원전압 +VDD는, 예를 들면 20V∼50V로 높은 전압이므로, 그 폭사도 상당한 크기가 되어 버린다. 또한 드라이브 신호 +PA1, +PB1의 캐리어 주파수 fc는, 상기한 바와 같이 예를 들면 768kHz이고, 이것은 중파방향의 방송대, 예를 들면 AM 라디오 방송대에 포함된다.
이 때문에, 전술한 바와 같은 D급 파워앰프(1)가, 카 오디오 등과 같이, AM 방송 수신기와 일체화되어 있거나, AM 방송 수신기에 근접해서 배치되면, 출력전압 VA1, VB1의 상승에지 및 하강에지에 의한 폭사가, AM 방송의 수신 주파수에 따라서는 그 수신에 방해를 주어 버린다.
그래서, D급 파워앰프(1)에서는, 상기 제1 드라이브 신호 생성방식 외, 이하에 설명하는 제2 드라이브 신호 생성방식을 튜너부(3)에서의 수신 주파수에 따라, 컨트롤부(70)가 선택해서 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20에실행시킨다.
제2 드라이브 신호 생성방식(제1 실시예에서의 제2 드라이브 신호 생성방식)에 따르면, 드라이브 신호 발생기 10은, 입력단자 Tin을 통해 공급된 디지털 오디오 신호 Pin을 도 5에 나타내는 바와 같은 드라이브 신호 +PA2로 변환한다. 또한 드라이브 신호 발생기 20은, 상기 디지털 오디오 신호 Pin을, 도 5에 나타내는 드라이브 신호 PB2로 변환한다. 이 제1 실시예에서의 제2 드라이브 신호 생성방식에서, 드라이브 신호는 PWM 신호로부터 만들어진다.
그리고, 그러한 드라이브 신호 +PA2, +PB2를 생성하기 위해, 제1 실시예에서의 제2 드라이브 신호 생성방식은, 상기 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20 내에서, 마치 도 6에 나타내는 바와 같은 회로와 등가로 동작한다.
상기 제2 드라이브 신호 생성방식을 실행함으로써 드라이브 신호 발생기 10은, 도 6에 나타내는 PWM 변조회로 11과, 드라이브 회로 13을 구비하는 것과 동일하게 된다. PWM 변조회로 11은, 상기 도 4에 나타낸 것과 동일한 구성으로, 예를 들면 16bit의 오디오 신호를 도 5의 PWM 신호 +PA1로 변환한다. 또한 드라이브 회로 13은, 상기 PWM 변조신호 +PA1또는 그 반전신호 -PA1을, 도 5에 나타내는 드라이브 신호 +PA2, -PA2로 변환하고, 푸시풀회로 40을 구성하는 1쌍의 n채널의 MOS-FET(Q11, Q12)의 게이트에 각각 공급한다.
PWM 변조회로(11)의 구성은 전술한대로이므로 설명을 생략한다. 시프트 레지스터 113에서 직렬신호로 된 드라이브 신호 +PA2는 드라이브 회로 13에 공급된다.
또한, 상기 제2 드라이브 신호 생성방식의 실행에 의해 드라이브 신호 발생기 20은, 도 6에 나타내는 PWM 변조회로 21과, 드라이브 회로 23으로 이루어지는 것과 동일하게 된다. PWM 변조회로 21은, 상기 도 4에 나타낸 것이라고 동일한 구성으로, 예를 들면 16bit의 오디오 신호를 도 5의 PWM 신호 +PB1로 변환한다. 또한 드라이브 회로 23은, 상기 PWM 변조신호 +PB1또는 그 반전신호 -PB1을, 도 5에 나타내는 드라이브 신호 +PB2, -PB2로 변환하고, 푸시풀회로 50을 구성하는 1쌍의 n채널의 MOS-FET(Q13, Q14)의 게이트에 각각 공급한다.
PWM 변조회로 21의 구성은 전술한대로이므로 설명을 생략한다. 시프트 레지스터 213에서 직렬신호로 된 드라이브 신호 +PB1은 드라이브 회로 23에 공급된다.
드라이브 회로 13 및 드라이브 회로 23은, 드라이브 신호 +PA2, -PA2및 드라이브 신호 +PB2, -PB2를 생성하기 위해 도 6에 나타내는 바와 같은 구성으로 된다. 즉, 즉, PWM 신호 +PA1이 셀렉터 회로 131, 셀렉터 회로 232에 공급되는 동시에, 인버터 135에 공급되어 레벨이 반전한 PWM 신호 -PA1로 되고, 이 PWM 신호 -PA1이 셀렉터 132와 셀렉터 231에 공급된다. 또한, PWM 신호 +PB1이 셀렉터 회로 231, 셀렉터 회로 132에 공급되는 동시에, 인버터 235에 공급되어 레벨이 반전한 PWM 신호 -PB1로 되고, 이 PWM 신호 -PB1이 셀렉터 회로 232, 셀렉터 회로 131에 공급된다.
또한, 컨트롤부(70)의 타이밍 신호 형성회로로부터 도 5에 나타내는 바와 같이 1 사이클 기간 Ti(i=1, 2, 3, 4···)마다 레벨이 반전하는 신호 Pc가 추출되고, 이 신호 Pc가 셀렉터 회로(131, 132, 231, 232)에 그 전환제어신호로서 공급된다.
이렇게 해서, 셀렉터 131, 132로부터는, Pc="H"인 기간 T1, T3에는, 신호 +PA1, -PA1이 도 5에 나타내는 바와 같이 드라이브 전압 +PA2, -PA2로서 추출되고, Pc="L"인 기간 T2, T4에는, 신호 -PB1, +PB1이 도 5에 나타내는 바와 같이 드라이브 전압 +PA2, -PA2로서 추출된다.
또한, 셀렉터 231, 232로부터는, Pc="H"인 기간 T1, T3에는, 신호 +PB1, -PB1이 도 5에 나타내는 바와 같이 드라이브 전압 +PB2, -PB2로서 추출되고, Pc="L"인 기간 T2, T4에는, 신호 -PA1, +PA1이 도 5에 나타내는 바와 같이 드라이브 전압 +PB2, -PB2로서 추출된다.
그리고, 이들 드라이브 전압 +PA2, -PA2, +PB2, -PB2가 플립플롭회로(133, 134, 233, 234)에 의해 정형된 후, 드라이브 전압 +PA2, -PA2가, 상기 푸시풀회로 30을 구성하는 FET Q11, Q12의 게이트에 각각 공급된다. 또한, 드라이브 전압 +PB2, -PB2도 상기 푸시풀회로 40을 구성하는 FET Q13, Q14의 게이트에 각각 공급된다.
그리고, 도 5에 나타내는 바와 같이 +PA2="H"일 때에는, -PA2="L"이고,FET(Q11)가 온이 되는 동시에, FET(Q12)가 오프가 되므로, FET(Q11, Q12)의 접속점의 전압 VA2는 전압 +VDD가 된다. 또한, 반대로, +PA2="L일 때에는, -PA2="H"이고, FET(Q11)가 오프가 되는 동시에, FET(Q12)가 온이 되므로, VA2=0이 된다.
마찬가지로, +PB2="H"일 때에는, -PB2="L"이고, FET(Q13)가 온이 되는 동시에, FET(Q14)가 오프가 되므로, FET(Q13, Q14)의 접속점의 전압 VB2는 전압 +VDD가 된다. 또한, 반대로, +PB2="L"일 때에는, -PB2="H"이고, FET(Q13)가 오프가 되는 동시에, FET(Q14)가 온이 되므로, VB2=0이 된다.
그리고, VA2=+VDD, 또한 VB2=0인 기간에는, 도 1 및 도 5에 나타내는 바와 같이, FET(Q11, Q12)의 접속점으로부터, 로우패스필터 50→스피커(2)→로우패스필터 60의 라인을 통해, FET(Q13, Q14)의 접속점에 전류 i가 흐른다.
또한, VA2=0, 또한 VB2=+VDD인 기간에는, FET(Q13, Q14)의 접속점으로부터, 로우패스필터 60→스피커(2)→로우패스필터 50의 라인을 통해, FET(Q11, Q12)의 접속점에, 역방향으로 전류 i가 흐르게 된다. 또한, VA2=VB2=+VDD인 기간 및 VA2=VB2=0인 기간에는, 전류 i는 흐르지 않는다. 즉, 푸시풀회로 30, 40이 BTL회로를 구성하고 있게 된다.
그리고, 전류 i가 흐르는 기간은, 원래의 PWM 신호 +PA1, +PB1이 상승하고 있는 기간에 대응해서 변화되는 동시에, 전류 i가 스피커(2)를 흐를 때, 전류 i는 로우패스필터(50, 60)에 의해 적분되므로, 결과적으로, 스피커(2)를 흐르는 전류 i는, 입력신호 Pin이 나타내는 레벨에 대응한 아날로그 전류로서 전력증폭된 전류가 된다. 요컨대, 전력증폭된 출력이 스피커(2)에 공급되게 된다.
이렇게 해서 상기 제2 드라이브 신호 생성방식에 의해 도 6의 회로와 같이 기능하는 도 1의 드라이브 신호 발생기 10, 드라이브 신호 발생기 20을 구비한 D급 파워앰프(1)는 스위칭에 의해 전력증폭을 행하지만, 도 5에 나타내는 바와 같이 PWM 신호 +PA1, +PB1이 1 사이클 기간 Ti의 시작점마다 상승해도, 출력전압 VA2, VB2는 1 사이클 기간 Ti의 시작시점마다 상승되지 않고, 출력전압 VA2, VB2의 상승에지 및 하강에지의 수는, 상기 도 2에 나타낸 출력전압 VA1, VB1의 상승에지 및 하강에지의 수의 1/2로 되어 있다. 따라서, 출력전압 VA2, VB2의 변화에 의해 생기는 폭사를 저감할 수 있다.
다음에, 상기 제1 드라이브 신호 생성방식에 얻은 출력전압 VA1의 신호와, 상기 제2 드라이브 신호 생성방식에 의해 얻은 출력전압 VA2의 신호와의 스펙트럼의 측정결과의 차이에 대해서 도 7, 도 8을 사용하여 설명한다. 도 7은 출력전압 VA1의 신호의 주파수의 변화에 따른 상기 신호강도의 변화를 나타내고 있다. 도 8은 출력전압 VA2의 신호의 주파수의 변화에 따른 상기 신호강도의 변화를 나타내고 있다.
상기 제1 드라이브 신호 생성방식을 사용했을 때에는, 도 7에 나타내는 바와 같이 캐리어 주파수 fc(=1/Ti=768kHz) 부근에 상기 폭사의 영향에 의해 신호강도가집중해서 큰 피크 P0이 생겨버린다. 이에 따라, 상기 제1 드라이브 신호 생성방식을 사용했을 때에는, AM 방송을 수신하는 AM 튜너에 있어서 768kHz를 중심으로 한 수신 주파수대가 방해되어 버린다. fc/2(=384kHz)나, 3fc/2(1152kHz)의 주파수에서는 AM 수신주파수대를 방해해버리는 신호강도의 집중은 일어나지 않는다.
상기 제2 드라이브 신호 생성방식을 사용했을 때에는, 도 8에 나타내는 바와 같이, fc/2(=384kHz), fc(=768kHz), 3fc/2(1152kHz)의 주파수로 신호강도가 분산된다. fc/2(=384kHz), 3fc/2(1152kHz)에서는, 상기 피크 P0에 가까운 크기의 피크 P3, P2가 생기지만, fc(=768kHz)에서는, 상기 피크 P0보다도 작은 피크 P1이 생긴다.
따라서, AM 방송중 수신 주파수가 fc(=768kHz)에 근접할 때에는 도 8에 나타낸 스펙트럼의 상기 제2 드라이브 신호 생성방식을 사용하고, AM 방송의 수신 주파수가 fc/2(=384kHz), 3fc/2(1152kHz)에 근접할 때에는 상기 제1 드라이브 신호 생성방식을 사용하면, 폭사에 의한 AM 방송수신파의 방해를 경감할 수 있다.
실제로는, AM 방송의 수신 주파수는, 500kHz∼1700kHz이므로, 상기fc/2(=384kHz)를 고려하여 벗어나게 할 수 있다. 그리고, 도 7에 나타낸 fc(=768kHz) 부근을 여유를 갖고 제한하면, AM 튜너에서 900kHz보다 높은 수신 주파수일 때에는 상기 제1 드라이브 신호 생성방식을 사용하고, 900kHz 이하의 수신 주파수일 때에는 상기 제2 드라이브 신호 생성방식을 사용하도록 하는 것이 바람직하다.
이 때문에, 컨트롤부(70)는, 튜너부(3)의 수신 주파수가 수동 또는 자동으로 900kHz 이하가 된 것인지 아닌지를 항상 검출하고, 900kHz 이하가 되었을 때에는 상기 제2 드라이브 신호 생성방식을 선택해서 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20을 동작시켜, 900kHz보다 수신 주파수가 높아졌을 때에는 상기 제1 드라이브 신호 생성방식을 선택해서 동작시킨다. 이에 따라, 본 실시예가 되는 D급 파워앰프(1)에서는, AM 방송을 수신하기 위한 튜너부(3)에의 수신방해를 경감 할 수 있다.
또한, 이 제1 실시예는, 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20과 같은 디지털회로로 실행시키는 PWM 변조의 드라이브 신호 생성방식을 전환할 뿐이므로, 시간축 정밀도가 높은 수정발진기 등의 클록을 사용할 수 있고, 오디오 특성의 열화를 생기게 하지는 않는다.
이때, 상기 도 1에서는, 2개의 드라이브 신호 발생기 10 및 드라이브 신호 발생기 20을 사용한 구성으로 하고 있지만, 이들을 하나의 디지털 신호처리장치(D SP)로 구성해도 된다. 이에 따라 시스템을 복잡하게 하지 않고, 수신방해를 감소할 수 있다.
상기 제1 실시예는, 파워앰프의 출력단을 BTL 회로로 한 예이었지만, 싱글회로로 하는 것도 할 수 있다. 도 9에는, 그러한 파워앰프의 일형태, 제2 실시예를 나타낸다.
즉, 도 9에 나타내는 제2 실시예가 되는, D급 파워앰프(300)에는, 입력단자 Tin을 통해 예를 들면 16bit의 디지털 오디오 신호 Pin이 입력된다. 드라이브 신호발생기 301도, 2개의 드라이브 신호 생성방식에 의한 2종류의 드라이브 신호 P1-1및 P2-1또는 P1-2및 P2-2를 발생한다.
드라이브 신호 발생기 301이 발생한 2종류의 드라이브 신호 P1-1및 P2-1또는 P1-2및 P2-2는 한쌍의 스위칭소자, 예를 들면 n채널의 MOS-FET(Q21, Q22)의 게이트에 각각 공급된다.
이 경우, FET(Q21, Q22)는, 푸시풀회로 304를 구성하는 것으로, FET(Q21)의 드레인이 전원단자 TPWR에 접속되고, 그 소스가 FET(Q22)의 드레인에 접속되며, 이 FET(Q22)의 소스가 접지에 접속된다. 또한, 전원단자 TPWR에는, 안정한 직류전압 +VDD가 전원전압으로서 공급된다. 이때, 전압 +VDD는, 예를 들면 20V∼50V이다.
푸시풀회로 304를 구성하는 FET(Q21)의 소스 및 FET(Q22)의 드레인은, 커플링 콘덴서(C) 및 로우패스필터(LPF)(302)를 통해 D급 앰프(300)의 외부에 있는 스피커(320)의 일단에 접속된다. 이 스피커(320)의 타단은 접지에 접속된다.
또한, 드라이브 신호 발생기(301)에서 사용되는 드라이브 신호 생성방식은, 컨트롤부(303)가 튜너부(330)의 수신 주파수에 의해 선택한다. 즉, 컨트롤부(303)가 튜너부(330)의 수신 주파수에 의해 선택한 드라이브 신호 생성방식에 의해, 드라이브 신호 발생기(301)는 적절히, 2종류의 드라이브 신호를 발생한다.
이하에, 드라이브 신호 발생기 301에서 실행되는 2종류의 드라이브 신호 생성방식의 구체적인 예에 대하여 설명한다. 우선, 제1 드라이브 신호 생성방식(제2실시예에서의 제1 드라이브 신호 생성방식)에 따르면, 드라이브 신호 발생기 301은, 입력단자 Tin을 통해 공급된 디지털 오디오 신호 Pin을, 도 10에 나타내는 바와 같은 PWM 신호 +PA, PWM 신호 +PB로 변환한다.
이 경우, PWM 신호 +PA, PWM 신호 +PB의 펄스폭은, 입력신호 Pin이 나타내는 레벨(신호 Pin을 D/A 변환한 신호의 순시레벨. 이하 동일)에 대응해서 변화하는 것이지만, 상기 도 3에 나타낸 바와 같이, 한쪽의 PWM 신호 +PA의 펄스폭은, 입력신호 Pin이 나타내는 레벨에 대응한 크기로 되ㅏ고, 다른쪽의 PWM 신호 +PB의 펄스폭은, 입력신호 Pin이 나타내는 레벨의 2의 보수에 대응한 크기로 된다. 또한 PWM 신호 +PA, +PB는, 그 상승 시점이, PWM 신호 +PA, +PB의 1 사이클 기간 Ti(i=1, 2, 3, 4 ···)의 시작 시점에 고정되고, 그 하강 시점이 입력신호 Pin이 나타내는 레벨에 대응해서 변화하는 것으로 된다.
또한, PWM 신호 +PA, +PB의 캐리어 주파수 fc(=1/Ti)는, 입력 디지털 오디오 신호 Pin의 샘플링 주파수 fs의 예를 들면 16배로 되고, fs=48kHz로 하면,
fc=16fs=16×48kHz=768kHz
로 된다.
그리고, 그러한 PWM 신호 +PA, +PB를 생성하기 위해, 상기 제2 실시예에서의 제1 드라이브 신호 생성방식은, 상기 드라이브 신호 발생기(301) 내에서, 마치 도11에 나타내는 바와 같은 회로와 등가로 동작한다.
드라이브 신호 발생기 301은, 도 11에 나타내는 PWM 변조회로 3010과, PWM 변조회로 3011과, 드라이브 회로 3012와, 인버터 3013으로 이루어진다.
PWM 변조회로 3010은, 상기 오디오 신호를 도 10의 PWM 신호 +PA로 변환하여, 드라이브 회로(3012)에 공급한다. PWM 변조회로 3011은 상기 오디오 신호를 도 10에 나타내는 PWM 신호 +PB로 변환하고나서 인버터(3013)에 공급한다. 인버터(3013)는, 이 PWM 신호 +PB의 레벨을 반전한 PWM 신호 -PB를 드라이브 회로 3012에 공급한다.
드라이브 회로 3012는 컨트롤부(303)에 의해 상기 제2 실시예의 제1 드라이브 신호 생성방식이 선택되었을 때에는, PWM 신호 +PA및 그 레벨 반전신호 -PA를, 도 10에 나타내는 바와 같은 드라이브 신호 P1-1및 P2-1로서 상기 푸시풀회로(304)를 구성하는 FET Q21, Q22의 게이트에 공급한다.
그렇게 하면, P1-1="H"일 때에는, P2-1="L"이고, FET(Q21)가 온이 되는 동시에, FET(Q22)가 오프가 되므로, FET(Q21, Q22)의 접속점의 전압 VA1은, 도 10에 나타내는 바와 같이 전압 +VDD가 된다. 또한, 반대로, P1-1="L"일 때에는, P2-1="H"이고, FET(Q21)가 오프가 되는 동시에, FET(Q22)가 온이 되므로, VA1=0이 된다.
그리고, VA1=+VDD인 기간에는, 도 9에 나타내는 바와 같이, FET(Q21, Q22)의접속점으로부터, 로우패스필터(302)→스피커(320)→접지의 라인을 통해 전류 i가 흐른다.
전류 i가 흐르는 기간은, 원래의 PWM 신호 +PA가 상승하고 있는 기간에 대응해서 변화되는 동시에, 전류 i가 스피커(320)를 흐를 때, 전류 i는 로우패스필터(302)에 의해 적분되므로, 결과적으로, 스피커(320)를 흐르는 전류 i는, 입력신호 Pin이 나타내는 레벨에 대응한 아날로그 전류로서 전력증폭된 전류가 된다. 요컨대, 전력증폭된 출력이 스피커(320)에 공급되게 된다.
이렇게 해서, 상기 제2 실시예의 제1 드라이브 신호 생성방식에 의해 도 11의 구성의 회로와 같이 기능하는 도 9의 드라이브 신호 발생기(301)를 구비한 D급 파워앰프(300)는 동작한다. 그러나, 이때, FET(Q21, Q22)는 입력된 디지털 오디오 신호 Pin에 대응해서 전원전압 VDD를 스위칭해서 전력증폭하므로, 효율이 높고, 또한, 대출력을 얻을 수 있다.
그런데, 상기 제2 실시예의 제1 드라이브 신호 생성방식에서 동작해서 도 11의 구성의 회로와 같이 기능하는 도 9의 드라이브 신호 발생기(301)를 구비한 D급 파워앰프(300)는, 전원전압 +VDD를 고속으로 스위칭해서 출력전압 VA1을 형성하고 있으므로, 출력전압 VA1의 상승에지 및 하강에지에 의한 폭사가 생겨 버린다. 더욱이, 그 스위칭시, 전원전압 +VDD는, 예를 들면 20V∼50V로 높은 전압이므로, 그 폭사도 상당한 크기로 되어 버린다. 또한, PWM 신호 +PA의 캐리어 주파수 fc는, 상기한 바와 같이 예를 들면 768kHz이고, 이것은 중파방향의 방송대, 예를 들면 AM 라디오 방송대에 포함된다.
이 때문에, 전술한 바와 같은 D급 파워앰프(300)가, 카 오디오 등과 같이, AM 방송 수신기와 일체화되어 있거나, AM 방송 수신기에 근접해서 배치되면, 출력전압 VA1의 상승에지 및 하강에지에 의한 폭사가, AM 방송의 수신에 방해를 주어 버린다.
그 때문에, 이 D급 파워앰프(300)에서도, 상기 제2 실시예에서의 제1 드라이브 신호 생성방식 외, 이하에 설명하는 제2 실시예에서의 제2 드라이브 신호 생성방식을, 튜너부(330)에서의 수신 주파수에 따라, 컨트롤부(303)에 의해 선택해서 드라이브 신호 발생기(301)에 실행시키고 있다.
이 제2 드라이브 신호 생성방식에 따르면, 드라이브 신호 발생기(301)는, 입력단자 Tin을 통해 공급된 디지털 오디오 신호 Pin을, 도 12에 나타내는 바와 같은 PWM 신호 +PA로 변환한다. 또한 드라이브 신호 발생기(301)는, 상기 디지털 오디오 신호 Pin을, 도 12에 나타내는 PWM 신호 +PB로 하고, 또한 그 레벨을 반전시켜 PWM 신호 -PB를 생성한다. 또한, 이 드라이브 신호 발생기(301)는, 이들 PWM 신호 +PA와, PWM 신호 -PB를 사용하여 도 12에 나타내는 바와 같은 드라이브 신호 P1-2, P2-2를 생성한다.
그리고, 그러한 드라이브 신호 P1-2, P2-2를 생성하기 위해, 상기 제2 드라이브 신호 생성방식은, 상기 드라이브 신호 발생기(301) 내에서, 마치 상기 도 11에 나타내는 바와 같은 회로와 등가로 동작한다.
이 도 11의 회로에서, 드라이브 회로 3012는 컨트롤부(303)에 의해 제2 드라이브 신호 생성방식이 선택되었을 때에는, PWM 신호 +PA및 PWM 신호 -PB를, 도 12에 나타내는 바와 같이 1 사이클 기간 Ti마다 교대로 추출해서 드라이브 신호 P1-2를 생성한다. 드라이브 신호 P2-2는 드라이브 신호 P1-2의 레벨을 반전한 신호이다. 이들 드라이브 신호 P1-2및 P2-2는 상기 푸시풀회로(304)를 구성하는 FET Q21, Q22의 게이트에 공급한다.
그렇게 하면, P1-2="H"일 때에는, P2-2="L"이고, FET(Q21)가 온이 되는 동시에, FET(Q22)가 오프가 되므로, FET(Q21, Q22)의 접속점의 전압 VA2는 도 12에 나타내는 바와 같이 전압 +VDD가 된다. 또한 반대로, P1-2="L"일 때에는, P2-2="H"이고, FET(Q21)가 오프가 되는 동시에, FET(Q22)가 온이 되므로, VA2=0이 된다.
그리고, VA2=+VDD인 기간에는, 도 9에 나타내는 바와 같이 FET(Q21, Q22)의 접속점으로부터, 로우패스필터(302)→스피커(320)→접지의 라인을 통해 전류 i가 흐른다.
전류 i가 흐르는 기간은, 아래의 PWM 신호 +PA가 상승하고 있는 기간에 대응해서 변화되는 동시에, 전류 i가 스피커(320)를 흐를 때, 전류 i는 로우패스필터(302)에 의해 적분되므로, 결과적으로, 스피커(320)를 흐르는 전류 i는, 입력신호 Pin이 나타내는 레벨에 대응한 아날로그 전류로서 전력증폭된 전류가 된다. 요컨대, 전력증폭된 출력이 스피커(320)에 공급되게 된다.
이렇게 해서, 상기 제2 드라이브 신호 생성방식을 실행함으로써, 도 11의 구성의 회로와 같이 기능하는 도 9의 드라이브 신호 발생기(301)를 구비한 D급 파워앰프(300)는 스위칭에 의한 전력증폭을 행한다. 또한, 도 12에 나타내는 바와 같이PWM 신호 +PA, -PB가 1 사이클 기간 Ti의 시작점마다 상승되거나 하강해도, 출력전압 VA2는 1 사이클 기간 Ti의 시작 시점마다 상승되지 않고, 출력전압 VA2의 상승에지 및 하강에지의 수는, 상기 도 10에 나타낸 출력전압 VA1의 상승에지 및 하강에지의 수의 1/2로 되어 있다. 따라서, 출력전압 VA2의 변화에 의해 생기는 폭사를 감소 할 수 있다.
그리고, 상기 도 7 및 도 8을 사용하여 설명한 바와 같이, AM 방송의 수신 주파수에 따라, 이 제2 실시예의 제1 드라이브 신호 생성방식, 제2 드라이브 신호 생성방식을 전환하여 선택하면, 수신 방해를 경감할 수 있다.
또한, 이 예에서도, 드라이브 신호 발생기(301)와 같은 디지털회로로 실행시키는 PWM 변조의 드라이브 신호 생성방식을 전환할 뿐이므로, 드라이브 신호 발생기는 시간축 정밀도가 높은 수정발진기 등의 클록으로 동작할 수 있다.
이때, 상기 도 9의 D급 파워앰프는, 출력단이 싱글회로이고, 푸시풀회로(304)의 전원전압에 직류전압 +VDD만을 사용한 예이었지만, 도 13에 나타내는 바와 같이 푸시풀회로(304)가 정부의 전원 +VDD, -VDD를 사용하는 D급 파워앰프라도 된다.
도 13에서, 푸시풀회로(304)의 FET(Q21)의 드레인이 정의 전원단자 TPWR+에 접속되고, FET(Q22)의 소스가 부의 전원단자 TPWR-에 접속된다. 전원단자 TPWR+, 전원단자 TPWR-에는, 정부 한쌍의 직류전압 +VDD,-VDD가 전원전압으로서 공급되어 있다.
따라서, 도 13에 나타낸 요부를 구비하는 D급 파워앰프가 상기 제2 드라이브 신호 생성방식으로 구동되면, 푸시풀회로(304)의 출력전압 VA2는 드라이브 전압 P1-2, P2-2에 대응해서 도 14에 나타내는 바와 같은 파형이 되고, 스피커(320)에는 입력신호 Pin에 따른 극성 및 크기의 전류 i가 흐르게 되어, 전력증폭이 행해진다.
물론, 이 D급 앰프에서도, PWM 신호 +PA, -PB가 1 사이클 기간 Ti의 시작점마다 상승되거나 하강해도, 출력전압 VA2는 1 사이클 기간 Ti의 시작 시점마다 상승되지 않고, 출력전압 VA2의 상승에지 및 하강에지의 수는, 상기 도 10에 나타낸 출력전압 VA1의 상승에지 및 하강에지의 수의 1/2로 되어 있다. 따라서, 출력전압 VA2의 변화에 의해 생기는 폭사를 감소할 수 있다.
그리고, 상기 도 7 및 도 8을 사용하여 설명한 바와 같이, AM 방송의 수신 주파수에 따라, 제1 드라이브 신호 생성방식, 제2 드라이브 신호 생성방식을 전환 선택하면, 수신 방해를 경감할 수 있다.
또한, 이 예에서도, 디지털회로에서 실행시키는 PWM 변조의 드라이브 신호 생성방식을 전환하므로, 드라이브 신호 발생기는, 시간축 정밀도가 높은 수정발진기 등의 클록으로 동작시킬 수 있다.
그런데, 상기 도 9에 나타내는 바와 같은 구성에서는, 상기 제1 드라이브 신호 생성방식, 또는 제2 드라이브 신호 생성방식에 있어서, 어느 하나의 경우도 스피커(320)에 공급되는 전류파형은, 1 사이클 기간 Ti 내에서, 시간적인 중심이 벗어나 있고, 위상의 왜곡이 발생해 버리게 된다. 여기서 말하는 시간적인 중심이 벗어나 있지 않는다는 것은, 파형의 피크가 1 사이클 기간의 중심에 있는 것을 말한다. 이 예에서는, 파형이 사이클마다 우측 또는 좌측에 붙어 버리게 되고, 1 사이클 기간 Ti마다 표시하고자 하는 레벨은 나오고 있지만, 특성이 나빠져 버린다.
그래서, 상기 도 9에 나타내는 바와 같은 출력단이 싱글회로의 구성에 있어서는, 드라이브 신호 발생기의 PWM 신호 발생시에, 입력신호 Tin의 레벨에 따라 펄스폭을 1 사이클 기간의 양측으로부터 변하게 하는 변조를 행하게 하는 것이 생각된다. 이것을, 1 사이클 기간의 양측으로부터 변조하므로, 양측 변조라 칭한다. 이 양측 변조도, 1 사이클 기간 내에서 각각 1회씩 상승에지와 하강에지가 있는 드라이브 신호를 생성하는 드라이브 신호 생성방식이다. 이 양측 변조에 의해 얻어진 PWM 신호 PDA에 근거하여 푸시풀회로(304)의 드라이브 신호를 생성하고, 그 드라이브 신호를 FET(Q21, Q22)에 공급함으로써 1 사이클 기간 Ti내에서 시간적인 중심이 맞춰진 출력전압 V를 생성할 수 있다.
이와 같이, 이 양측 변조에 의해 얻어진 PWM 신호로부터 드라이브 신호를 생성하는 방식에 의하면, 상기 출력단이 싱글회로의 구성이라도, 위상의 왜곡이 없는 특성을 얻을 수 있다. 이 양측 변조에 근거한 드라이브 신호 생성방식에 의하면, 1 사이클 기간의 양측으로부터 상기 입력신호에 따라 펄스의 폭을 제어하지 않으면 안되고, 약간 제어가 복잡해지지만, 제1 드라이브 신호 생성방식으로서 이 양측 변조방식을 채용하는 것도 생각된다.
이때, 본 발명은, 도면을 참조해서 설명한 전술한 실시예에 한정되는 것은 가 아니며, 첨부한 청구범위 및 그 주지를 일탈하지 않고, 여러가지 변경, 치환 또한은 그 동등한 것을 행할 수 있는 것은 당업자에게 있어서 명확하다.
본 발명에 의하면, 라디오 방송 수신용의 튜너장치에서의 수신 주파수에 따라 드라이브 신호 생성수단에서의 드라이브 신호 생성방식을 선택적으로 전환하고, 이 선택적으로 전환된 드라이브 신호 생성방식에 따라 생성된 드라이브 신호에 근거하여 푸시풀 수단이 출력신호를 얻고, 이 출력신호로부터 전력증폭신호를 얻으므로, 캐리어 주파수를 변화시키지 않아도, 불필요 폭사를 억제하여, 튜너에의 수신 방해를 경감할 수 있다.

Claims (6)

  1. 적어도 한쌍의 스위칭소자를 푸시풀 접속해서 이루어지는 푸시풀 수단을 갖고, 이 푸시풀 수단을 사용하여 입력신호의 전력을 증폭하는 전력증폭장치에 있어서,
    상기 입력신호의 레벨을 펄스의 폭에 의해 나타내는 펄스폭 변조신호를 발생하고, 이 펄스폭 변조신호에 근거하여 상기 푸시풀 수단에 공급하는 드라이브 신호를 생성하는 드라이브 신호 생성수단을 구비하며,
    상기 푸시풀 수단은 선택적으로 전환된 드라이브 신호 생성방식에 따라 생성된 드라이브 신호에 근거하여 출력신호를 생성하고, 이 출력신호로부터 전력증폭 신호를 얻는 것을 특징으로 하는 전력증폭장치.
  2. 제1항에 있어서,
    라디오 방송 수신용 튜너장치의 수신 주파수에 따라 상기 드라이브 신호 생성수단에서의 드라이브 신호 생성방식을 선택적으로 전환하는 것을 특징으로 하는 전력증폭장치.
  3. 제1항에 있어서,
    상기 드라이브 신호 생성방식은, 상기 펄스폭 변조신호의 각 1 사이클 기간의 단락의 시점에 변화되는 드라이브 신호를 생성하는 제1 방식과, 상기 각 1 사이클 기간의 단락의 시점에 변화되지 않는 드라이브 신호를 생성하는 제2 방식이라는 2종류로 이루어지는 것을 특징으로 하는 전력증폭장치.
  4. 제1항에 있어서,
    상기 푸시풀 수단을 2개 구비하고, 또한 2개의 상기 푸시풀 수단에 상기 드라이브 신호를 각각 공급하는 드라이브 신호 생성수단을 2개 구비하는 것을 특징으로 하는 전력증폭장치.
  5. 제4항에 있어서,
    상기 2개의 드라이브 신호 생성수단에 의한 각각의 드라이브 신호를 상기 2개의 푸시풀 수단에 공급함으로써 얻어진 2개의 출력신호로부터 전력증폭신호를 얻는 것을 특징으로 하는 전력증폭장치.
  6. 제5항에 있어서,
    상기 드라이브 신호 생성방식은, 상기 펄스폭 변조신호의 각 1 사이클 기간의 단락의 시점에 변화되는 드라이브 신호를 생성하는 제1 방식과, 상기 각 1 사이클 기간의 단락의 시점에 변화되지 않는 드라이브 신호를 생성하는 제2 방식이라는 2종류로 이루어지는 것을 특징으로 하는 전력증폭장치.
KR1020047018108A 2002-05-13 2003-05-01 전력증폭장치 KR101028391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002137778A JP3896894B2 (ja) 2002-05-13 2002-05-13 電力増幅装置
JPJP-P-2002-00137778 2002-05-13
PCT/JP2003/005576 WO2003096527A1 (fr) 2002-05-13 2003-05-01 Dispositif d'amplification de puissance

Publications (2)

Publication Number Publication Date
KR20050000422A true KR20050000422A (ko) 2005-01-03
KR101028391B1 KR101028391B1 (ko) 2011-04-13

Family

ID=29416822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018108A KR101028391B1 (ko) 2002-05-13 2003-05-01 전력증폭장치

Country Status (6)

Country Link
US (1) US7132884B2 (ko)
EP (1) EP1505724B1 (ko)
JP (1) JP3896894B2 (ko)
KR (1) KR101028391B1 (ko)
CN (1) CN100433547C (ko)
WO (1) WO2003096527A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320926A1 (de) * 2003-05-09 2004-12-16 Siemens Ag Verfahren und Anordnung zur Prüfung einer Leistungsendstufe
US7279966B2 (en) * 2005-07-29 2007-10-09 Texas Instruments Incorporated Systems for pseudo-BD modulation
WO2008041447A1 (fr) * 2006-10-04 2008-04-10 Panasonic Corporation Circuit convertisseur d'impulsions, circuit intégré à semi-conducteur et dispositif électronique
JP5141182B2 (ja) * 2007-10-24 2013-02-13 ヤマハ株式会社 信号生成装置およびｄ級増幅装置
WO2010061513A1 (ja) * 2008-11-28 2010-06-03 三菱電機株式会社 相補型パルス幅変調回路、およびデジタルアナログ変換装置
EP2688140A3 (en) * 2012-07-18 2014-04-30 Aisin Seiki Kabushiki Kaisha Antenna drive apparatus
CN104796093B (zh) * 2015-03-31 2018-04-13 广州市番禺区西派电子电器厂（普通合伙） 一种广播功率放大保护装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679536B2 (ja) 1992-07-10 1997-11-19 松下電器産業株式会社 Ｄ級増幅器
JPH0715248A (ja) * 1993-06-22 1995-01-17 Fujitsu Ten Ltd デジタルアンプ
WO1996041412A2 (en) * 1995-06-07 1996-12-19 Harris Corporation Monolithic class d amplifier
US6229389B1 (en) * 1998-11-18 2001-05-08 Intersil Corporation Class D modulator with peak current limit and load impedance sensing circuits
US6587670B1 (en) * 1998-12-22 2003-07-01 Harris Corporation Dual mode class D amplifiers
JP2002009566A (ja) 2000-04-17 2002-01-11 Rohm Co Ltd オーディオ信号増幅回路およびこの増幅回路を用いる携帯型の電話機および携帯型電子機器
KR100668813B1 (ko) * 2000-10-31 2007-01-17 주식회사 하이닉스반도체 센스 앰프 오버 드라이브 회로
US6593806B1 (en) * 2001-08-10 2003-07-15 Cirrus Logic, Inc. Circuits and methods for compensating switched mode amplifiers

Also Published As

Publication number Publication date
CN100433547C (zh) 2008-11-12
CN1663117A (zh) 2005-08-31
US20050174176A1 (en) 2005-08-11
JP3896894B2 (ja) 2007-03-22
JP2003332858A (ja) 2003-11-21
EP1505724A1 (en) 2005-02-09
WO2003096527A1 (fr) 2003-11-20
KR101028391B1 (ko) 2011-04-13
EP1505724A4 (en) 2006-02-01
EP1505724B1 (en) 2012-02-22
US7132884B2 (en) 2006-11-07

Similar Documents

Publication Publication Date Title
US7262658B2 (en) Class-D amplifier system
US7446603B2 (en) Differential input Class D amplifier
US6605991B2 (en) Circuitry for creating a spectral null in a differential output switching amplifier and method therefor
US6707337B2 (en) Self-operating PWM amplifier
US5672998A (en) Class D amplifier and method
US20020190789A1 (en) Switching amplifier and signal amplifying method
KR100618408B1 (ko) 디지털 앰프용 펄스 폭 변조기, 디지털 앰프의 팝 노이즈감소 방법 및 디지털 앰프
KR101028391B1 (ko) 전력증폭장치
KR20040058096A (ko) 파워 앰프
US6734725B2 (en) Power amplifier
WO2023022848A1 (en) Class-d amplifier with deadtime distortion compensation
US7492218B2 (en) Digital amplifier apparatus and method of resetting a digital amplifier apparatus
CN111819789A (zh) 开环脉冲宽度调制驱动器的双自举电路
US7382188B2 (en) Circuit for reducing distortion of class D amplifier
US7411447B2 (en) Dynamic pulse width modulation amplifiers
JP2005109590A (ja) スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置
EP1530288B1 (en) Power amplification circuit
CN113258908A (zh) 用于开环脉宽调制驱动器的双自举
CN208433953U (zh) 一种数字模拟转换器及数字功放子系统
CN109104196A (zh) 一种数字模拟转换器及数字功放子系统
US20240322765A1 (en) Amplifier circuit
JP4532456B2 (ja) Ｄ級増幅装置
JPH09130160A (ja) アナログ信号増幅装置及びオーディオ信号増幅装置
JP2008154289A (ja) Ｄ級増幅装置
JP5419792B2 (ja) 高周波増幅装置

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20041110

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080411

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20091221

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100726

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110107

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110404

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110405

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20140328

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160309