JP2000151299A - 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器 - Google Patents
三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器Info
- Publication number
- JP2000151299A JP2000151299A JP11319064A JP31906499A JP2000151299A JP 2000151299 A JP2000151299 A JP 2000151299A JP 11319064 A JP11319064 A JP 11319064A JP 31906499 A JP31906499 A JP 31906499A JP 2000151299 A JP2000151299 A JP 2000151299A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- amplifier
- input
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 基準波形の発生を必要とすることなしにアナ
ログ及び／又はデジタル入力信号を処理することの可能
なクラスＤパワーアンプを提供する。 【解決手段】 本発明増幅器は二つの同一の増幅モジュ
ール（１２）を有している。各モジュールは、電圧モー
ド非反転入力端（Ｉｎ＋）と、電流モード反転入力端
（Ｉｎ−）と、実質的に三角形波形からなる信号を出力
する単一又は複数勾配積分器を実現するループフィルタ
とを具備するスイッチング出力オペアンプ（Ｏ１）、該
積分器の出力端へ結合されており論理ＰＷＭ信号を出力
する論理インバータ又は複数個の論理インバータからな
るカスケード（Ｃ１）、該論理ＰＷＭ信号をＰＷＭ信号
へ変換し、回路の二つの供給レールの電位の間でスイッ
チングする出力電力ステージ（Ｐ１）、電力ステージ
（Ｐ１）の出力端をオペアンプ（Ｏ１）の反転入力端
（Ｉｎ−）へ接続するフィードバック抵抗（Ｒｆ）を有
している。
ログ及び／又はデジタル入力信号を処理することの可能
なクラスＤパワーアンプを提供する。 【解決手段】 本発明増幅器は二つの同一の増幅モジュ
ール（１２）を有している。各モジュールは、電圧モー
ド非反転入力端（Ｉｎ＋）と、電流モード反転入力端
（Ｉｎ−）と、実質的に三角形波形からなる信号を出力
する単一又は複数勾配積分器を実現するループフィルタ
とを具備するスイッチング出力オペアンプ（Ｏ１）、該
積分器の出力端へ結合されており論理ＰＷＭ信号を出力
する論理インバータ又は複数個の論理インバータからな
るカスケード（Ｃ１）、該論理ＰＷＭ信号をＰＷＭ信号
へ変換し、回路の二つの供給レールの電位の間でスイッ
チングする出力電力ステージ（Ｐ１）、電力ステージ
（Ｐ１）の出力端をオペアンプ（Ｏ１）の反転入力端
（Ｉｎ−）へ接続するフィードバック抵抗（Ｒｆ）を有
している。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にクラスＤ
増幅器と呼ばれる低周波数／高性能増幅器に関するもの
であって、専用というわけではないが更に詳細には、オ
ーディオ増幅器に関するものである。
増幅器と呼ばれる低周波数／高性能増幅器に関するもの
であって、専用というわけではないが更に詳細には、オ
ーディオ増幅器に関するものである。
【０００２】
【従来の技術】例えば、自動車エンターテイメントの分
野における民生機器の製造業者のエネルギ消費、重量及
び熱分散器の寸法を減少するための努力が、クラスＡＢ
増幅器よりも効率が高いパワーアンプに対する要求を発
生している。
野における民生機器の製造業者のエネルギ消費、重量及
び熱分散器の寸法を減少するための努力が、クラスＡＢ
増幅器よりも効率が高いパワーアンプに対する要求を発
生している。
【０００３】いわゆるクラスＤ増幅器はこれらの要求に
答えるために提案されている。実質的に、これらの増幅
器はＤＣ−ＡＣコンバータ回路を有しており、それはＰ
ＷＭ出力信号を発生する。このＰＷＭ信号はパワースイ
ッチを駆動し、該パワースイッチは実際の負荷（例え
ば、スピーカ）がその一部とすることの可能な増幅した
オーディオ信号を再生するための受動的ローパスフィル
タを実現することの可能な負荷をスイッチさせる。
答えるために提案されている。実質的に、これらの増幅
器はＤＣ−ＡＣコンバータ回路を有しており、それはＰ
ＷＭ出力信号を発生する。このＰＷＭ信号はパワースイ
ッチを駆動し、該パワースイッチは実際の負荷（例え
ば、スピーカ）がその一部とすることの可能な増幅した
オーディオ信号を再生するための受動的ローパスフィル
タを実現することの可能な負荷をスイッチさせる。
【０００４】アナログ入力及びＰＷＭ出力を具備するシ
ングルエンド型増幅器（クラスＤ増幅器）の動作解析
は、Ｆ． Ａ． Ｈｉｍｍｅｌｓｔｏｓｓ ｅｔ ａ
ｌ． 「高品質クラスＤ増幅器の解析（Ａｎａｌｙｓｉ
ｓ ｏｆ Ａ ｑｕａｌｉｔｙＣｌａｓｓ−Ｄ ａｍｐ
ｌｉｆｉｅｒ）」、ＩＥＥＥ・トランズアクションズ・
オン・コンシューマ・エレクトロニクス、Ｖｏｌ．４
２、Ｎｏ．３、１９９６年８月の文献に記載されてい
る。
ングルエンド型増幅器（クラスＤ増幅器）の動作解析
は、Ｆ． Ａ． Ｈｉｍｍｅｌｓｔｏｓｓ ｅｔ ａ
ｌ． 「高品質クラスＤ増幅器の解析（Ａｎａｌｙｓｉ
ｓ ｏｆ Ａ ｑｕａｌｉｔｙＣｌａｓｓ−Ｄ ａｍｐ
ｌｉｆｉｅｒ）」、ＩＥＥＥ・トランズアクションズ・
オン・コンシューマ・エレクトロニクス、Ｖｏｌ．４
２、Ｎｏ．３、１９９６年８月の文献に記載されてい
る。
【０００５】一方、デジタルオーディオ信号処理におい
て増加する興味はアナログ増幅器ではなくデジタル増幅
器を使用することをより便利なものとする。従って、オ
ーディオ装置の多数の製造業者はアナログオーディオ信
号とデジタルオーディオ信号とを取扱うことの可能なク
ラスＤパワーアンプを必要としている。
て増加する興味はアナログ増幅器ではなくデジタル増幅
器を使用することをより便利なものとする。従って、オ
ーディオ装置の多数の製造業者はアナログオーディオ信
号とデジタルオーディオ信号とを取扱うことの可能なク
ラスＤパワーアンプを必要としている。
【０００６】一般的な技術に従えば、アナログ入力信号
を処理することは通常三角形又は鋸歯状信号である基準
波形を発生することを必要とし、その発生は比較的臨界
的なものであり且つとにかくある回路上の複雑性を暗示
する。
を処理することは通常三角形又は鋸歯状信号である基準
波形を発生することを必要とし、その発生は比較的臨界
的なものであり且つとにかくある回路上の複雑性を暗示
する。
【０００７】アナログオーディオ信号とデジタルオーデ
ィオ信号とを選択的に取扱うことの可能なクラスＤ増幅
器の一例は米国特許第５，６７２，９９８号に記載され
ている。この増幅器はパワーアンプ自身のフィードバッ
クループから分離されているアナログオーディオ信号か
らＰＷＭ信号を発生する回路を使用している。この場合
においても、ＰＷＭ信号を発生するために、専用の発生
器（２４）によって発生される三角形の基準信号を使用
する。
ィオ信号とを選択的に取扱うことの可能なクラスＤ増幅
器の一例は米国特許第５，６７２，９９８号に記載され
ている。この増幅器はパワーアンプ自身のフィードバッ
クループから分離されているアナログオーディオ信号か
らＰＷＭ信号を発生する回路を使用している。この場合
においても、ＰＷＭ信号を発生するために、専用の発生
器（２４）によって発生される三角形の基準信号を使用
する。
【０００８】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、従来のアナログ／ＰＷＭ変換技術に基づい
て基準（三角形）波形を発生すること又は自己発振型構
造（例えば、いわゆるＢＯＳＥタイプ）を必要とするこ
とがなくアナログ及び／又はデジタル入力信号（ＰＷ
Ｍ）を取扱うことの可能なクラスＤパワー増幅器を提供
することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、従来のアナログ／ＰＷＭ変換技術に基づい
て基準（三角形）波形を発生すること又は自己発振型構
造（例えば、いわゆるＢＯＳＥタイプ）を必要とするこ
とがなくアナログ及び／又はデジタル入力信号（ＰＷ
Ｍ）を取扱うことの可能なクラスＤパワー増幅器を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明増幅器の１実施形
態によれば、特定のユーザの条件に適合させるために著
しく簡単であり、入力回路網は一対の４位置スイッチを
介して形態特定可能であり、入力信号、アナログ又はデ
ジタル（ＰＷＭ）の選択を可能とし、且つ更に、スタン
ダードＰＷＭ出力又はフェーズシフトＰＷＭ出力の間の
選択のみならず、ＰＷＭスタンダードデジタル入力又は
フェーズシフトＰＷＭデジタル入力の間の選択を行うこ
とを可能としている。勿論、適宜の入力回路網の形態の
特定は、永久的な態様で実施するか、又は選択スイッチ
を使用することなしに外部回路網を使用することによっ
ても実施することが可能である。これらの大々的な実施
形態に基づいても、本発明増幅器のコアは同一のままで
ある。
態によれば、特定のユーザの条件に適合させるために著
しく簡単であり、入力回路網は一対の４位置スイッチを
介して形態特定可能であり、入力信号、アナログ又はデ
ジタル（ＰＷＭ）の選択を可能とし、且つ更に、スタン
ダードＰＷＭ出力又はフェーズシフトＰＷＭ出力の間の
選択のみならず、ＰＷＭスタンダードデジタル入力又は
フェーズシフトＰＷＭデジタル入力の間の選択を行うこ
とを可能としている。勿論、適宜の入力回路網の形態の
特定は、永久的な態様で実施するか、又は選択スイッチ
を使用することなしに外部回路網を使用することによっ
ても実施することが可能である。これらの大々的な実施
形態に基づいても、本発明増幅器のコアは同一のままで
ある。
【００１０】反転信号が非反転信号に関して半クロック
周期だけシフトされているフェーズシフトＰＷＭ変調の
利点は、ＰＷＭパワーアンプの差動出力搬送波周波数が
クロック周波数の２倍であり、従ってそれはより容易に
フィルタされるということである。更に、ヌル変調条件
下において、理想的に、負荷端子上において搬送波信号
の残留物は存在しない。
周期だけシフトされているフェーズシフトＰＷＭ変調の
利点は、ＰＷＭパワーアンプの差動出力搬送波周波数が
クロック周波数の２倍であり、従ってそれはより容易に
フィルタされるということである。更に、ヌル変調条件
下において、理想的に、負荷端子上において搬送波信号
の残留物は存在しない。
【００１１】基本的に、本発明増幅器は二つの同一の増
幅用モジュールから構成されており、一方のモジュール
は直接的（非反転）ＰＷＭ信号用のチャンネルを増幅し
且つ他方は反転ＰＷＭ信号用のものである。各モジュー
ルは、第一非反転電圧入力端と、第二反転電流入力端
と、該増幅器と共に単一勾配又は２勾配積分器を形成す
るループフィルタとを具備するスイッチング出力オペア
ンプと、該積分器の出力端へカスケード結合されている
論理インバータ（又は複数個の論理インバータからなる
カスケード）と、前記インバータ又は複数個の論理イン
バータからなるカスケードによって出力された論理レベ
ルＰＷＭ信号をアナログ信号へ変換し二つの供給レール
の電位の間でスイッチングする出力電力ステージと、前
記電力ステージの出力端と前記オペアンプの反転入力端
との間に結合されている負のフィードバック抵抗と、を
有している。
幅用モジュールから構成されており、一方のモジュール
は直接的（非反転）ＰＷＭ信号用のチャンネルを増幅し
且つ他方は反転ＰＷＭ信号用のものである。各モジュー
ルは、第一非反転電圧入力端と、第二反転電流入力端
と、該増幅器と共に単一勾配又は２勾配積分器を形成す
るループフィルタとを具備するスイッチング出力オペア
ンプと、該積分器の出力端へカスケード結合されている
論理インバータ（又は複数個の論理インバータからなる
カスケード）と、前記インバータ又は複数個の論理イン
バータからなるカスケードによって出力された論理レベ
ルＰＷＭ信号をアナログ信号へ変換し二つの供給レール
の電位の間でスイッチングする出力電力ステージと、前
記電力ステージの出力端と前記オペアンプの反転入力端
との間に結合されている負のフィードバック抵抗と、を
有している。
【００１２】
【発明の実施の形態】図１は後に詳細に説明する本発明
の増幅器を構成する二つの同一の増幅モジュール１及び
２のうちの一つの機能的概略図を示している。これら二
つのモジュールの各々は、ローパスループフィルタを具
備しており、従って積分ステージを実現しているオペア
ンプＯ１を有している。非反転入力（Ｉｎ＋）が電圧モ
ードで供給され、一方増幅器の反転入力（Ｉｎ−）が電
流モードで供給される。
の増幅器を構成する二つの同一の増幅モジュール１及び
２のうちの一つの機能的概略図を示している。これら二
つのモジュールの各々は、ローパスループフィルタを具
備しており、従って積分ステージを実現しているオペア
ンプＯ１を有している。非反転入力（Ｉｎ＋）が電圧モ
ードで供給され、一方増幅器の反転入力（Ｉｎ−）が電
流モードで供給される。
【００１３】図３に示したように、ローパスフィルタは
該オペアンプの出力端とその反転入力端Ｉｎ−との間に
接続されている単一の積分用コンデンサＣＩによって構
成することが可能であり、従って、図３のＡに示したよ
うに、単一勾配積分器を実現している。一方、ローパス
フィルタは図３のＢに示したように、２個のコンデンサ
ＣＩ１及びＣＩ２及びこれら２個の直列接続されている
コンデンサの間の中間ノードと回路の接地との間に接続
されている抵抗ＲＩによって構成される受動的回路網と
することが可能であり、従ってこの場合には２勾配積分
器を実現している。
該オペアンプの出力端とその反転入力端Ｉｎ−との間に
接続されている単一の積分用コンデンサＣＩによって構
成することが可能であり、従って、図３のＡに示したよ
うに、単一勾配積分器を実現している。一方、ローパス
フィルタは図３のＢに示したように、２個のコンデンサ
ＣＩ１及びＣＩ２及びこれら２個の直列接続されている
コンデンサの間の中間ノードと回路の接地との間に接続
されている抵抗ＲＩによって構成される受動的回路網と
することが可能であり、従ってこの場合には２勾配積分
器を実現している。
【００１４】複数勾配積分器を使用することは、より高
いループ利得とすることを可能とし、従って、より低い
高調波歪とすることを可能とする。
いループ利得とすることを可能とし、従って、より低い
高調波歪とすることを可能とする。
【００１５】Ｒｆ抵抗（図１）は負のフィードバック抵
抗を表わしており、一方その値が供給電圧の値に依存す
る電流を発生する電流発生器ＩｏはＰＷＭ増幅器のフィ
ルタした出力（即ち、アナログ信号再生フィルタの下流
側）上において歪のない信号の最大電圧の振れを可能と
する。
抗を表わしており、一方その値が供給電圧の値に依存す
る電流を発生する電流発生器ＩｏはＰＷＭ増幅器のフィ
ルタした出力（即ち、アナログ信号再生フィルタの下流
側）上において歪のない信号の最大電圧の振れを可能と
する。
【００１６】図１の基本的モジュールの概略図を参照す
ることにより、矢印で示したノードＴｒｉ上において、
即ち、積分器の出力端において、ほぼ三角形の波形から
なる信号が存在し、その勾配は入力電流Ｉｉｎ、フィー
ドバック電流Ｉｒｆ、及び使用されるループフィルタの
タイプに依存する。この三角波形は、上述した如く、単
純なＮＯＴ論理ゲートか又は単一のインバータ又は複数
個のインバータからなるカスケードとすることの可能な
論理ブロックＣ１によって比較され、該論理ブロックの
出力端において、図１において矢印によって示したよう
に論理ＰＷＭ信号が得られる。
ることにより、矢印で示したノードＴｒｉ上において、
即ち、積分器の出力端において、ほぼ三角形の波形から
なる信号が存在し、その勾配は入力電流Ｉｉｎ、フィー
ドバック電流Ｉｒｆ、及び使用されるループフィルタの
タイプに依存する。この三角波形は、上述した如く、単
純なＮＯＴ論理ゲートか又は単一のインバータ又は複数
個のインバータからなるカスケードとすることの可能な
論理ブロックＣ１によって比較され、該論理ブロックの
出力端において、図１において矢印によって示したよう
に論理ＰＷＭ信号が得られる。
【００１７】本発明の増幅器を構成する２個の基本的な
増幅モジュールの別の実施例を図２に示してある。
増幅モジュールの別の実施例を図２に示してある。
【００１８】図１の実施例と比較して唯一の差は、モジ
ュールの出力ノードと回路の接地ノードとの間に接続さ
れており且つその中間ノードがフィードバック抵抗Ｒｆ
に接続されている抵抗分割器Ｒａ，Ｒｂを使用すること
によって表わされている。この変形実施例は、モノリシ
ック集積回路の形態で本発明増幅器を実現する場合に特
に有用である。なぜならば、それは、該分割器のそれぞ
れの値Ｒａ及びＲｂによって与えられる分割比に等しい
係数だけフィードバック抵抗Ｒｆの値を減少させること
を可能とし、従ってその結果それを集積化するために必
要なシリコン面積を減少させるからである。
ュールの出力ノードと回路の接地ノードとの間に接続さ
れており且つその中間ノードがフィードバック抵抗Ｒｆ
に接続されている抵抗分割器Ｒａ，Ｒｂを使用すること
によって表わされている。この変形実施例は、モノリシ
ック集積回路の形態で本発明増幅器を実現する場合に特
に有用である。なぜならば、それは、該分割器のそれぞ
れの値Ｒａ及びＲｂによって与えられる分割比に等しい
係数だけフィードバック抵抗Ｒｆの値を減少させること
を可能とし、従ってその結果それを集積化するために必
要なシリコン面積を減少させるからである。
【００１９】図４はアナログ入力信号及びスタンダード
ＰＷＭ出力の場合に対して構成された本発明増幅器の全
体的な構成を示している。勿論、本発明増幅器を構成す
る二つの増幅モジュール１及び２の各々は図１のものか
又は図２のものとすることの可能な同一の回路構成を有
している。
ＰＷＭ出力の場合に対して構成された本発明増幅器の全
体的な構成を示している。勿論、本発明増幅器を構成す
る二つの増幅モジュール１及び２の各々は図１のものか
又は図２のものとすることの可能な同一の回路構成を有
している。
【００２０】方形波クロックＶｑが抵抗Ｒｑ１を介して
正のＰＷＭ出力Ｖｏ−Ｉｆ＋と相対的にモジュール１の
反転入力端Ｉｎ−へ供給され、一方インバータＩによっ
て出力された反転方形波クロックが、負のＰＷＭ出力Ｖ
ｏ−Ｉｆ−と相対的に第二モジュール２の反転入力端Ｉ
ｎ−へ供給される。Ｖｒｅｆは固定基準電圧、例えば
２．５Ｖであり、一方増幅されるべきアナログオーディ
オ信号は入力端Ｖｉｎ＿ａへ供給される。
正のＰＷＭ出力Ｖｏ−Ｉｆ＋と相対的にモジュール１の
反転入力端Ｉｎ−へ供給され、一方インバータＩによっ
て出力された反転方形波クロックが、負のＰＷＭ出力Ｖ
ｏ−Ｉｆ−と相対的に第二モジュール２の反転入力端Ｉ
ｎ−へ供給される。Ｖｒｅｆは固定基準電圧、例えば
２．５Ｖであり、一方増幅されるべきアナログオーディ
オ信号は入力端Ｖｉｎ＿ａへ供給される。
【００２１】非反転チャンネルへ入力信号を供給する入
力抵抗Ｒｉｎ１及びＲｉｎ２によって与えられる分割
は、二つのチャンネルが同時に飽和することを確保する
ために、反転チャンネルと非反転チャンネルとの間の利
得の差を考慮に入れる。Ｒｉｎ１＝０とすることにより
且つ二つの増幅モジュール１及び２のフィードバック抵
抗Ｒｆの値を適宜修正することによっても同一の結果を
得ることが可能である。図４の構成から方形波クロック
の論理インバータＩを取除くことによって、図５に示し
たような増幅器の入力回路網形態が得られ、それはスタ
ンダードのものの代わりにフェーズシフトＰＷＭ出力を
決定する（以下に詳細に説明する）。二つのチャンネル
の利得を一致させることに関する考察は有効なままであ
る。一方、フェーズシフトＰＷＭ出力を発生する同様の
結果は、図６に示したように、入力回路網の異なる形態
でも達成することが可能である。
力抵抗Ｒｉｎ１及びＲｉｎ２によって与えられる分割
は、二つのチャンネルが同時に飽和することを確保する
ために、反転チャンネルと非反転チャンネルとの間の利
得の差を考慮に入れる。Ｒｉｎ１＝０とすることにより
且つ二つの増幅モジュール１及び２のフィードバック抵
抗Ｒｆの値を適宜修正することによっても同一の結果を
得ることが可能である。図４の構成から方形波クロック
の論理インバータＩを取除くことによって、図５に示し
たような増幅器の入力回路網形態が得られ、それはスタ
ンダードのものの代わりにフェーズシフトＰＷＭ出力を
決定する（以下に詳細に説明する）。二つのチャンネル
の利得を一致させることに関する考察は有効なままであ
る。一方、フェーズシフトＰＷＭ出力を発生する同様の
結果は、図６に示したように、入力回路網の異なる形態
でも達成することが可能である。
【００２２】この別の実施例によれば、本発明増幅器は
二つの同一の反転信号経路を提供し、それによりＲｆ＝
Ｒｉｎである限り同一の利得を有している。二つの増幅
器の出力（Ｖｏ−Ｉｆ＋及びＶｏ−Ｉｆ−）に対して反
対のフェーズの低周波数信号を得るために必要な反転
は、正の出力Ｖｏ−Ｉｆ＋に関するチャンネルの入力に
おいて機能的に導入される単位利得反転増幅器（−１）
によって得られる。
二つの同一の反転信号経路を提供し、それによりＲｆ＝
Ｒｉｎである限り同一の利得を有している。二つの増幅
器の出力（Ｖｏ−Ｉｆ＋及びＶｏ−Ｉｆ−）に対して反
対のフェーズの低周波数信号を得るために必要な反転
は、正の出力Ｖｏ−Ｉｆ＋に関するチャンネルの入力に
おいて機能的に導入される単位利得反転増幅器（−１）
によって得られる。
【００２３】図７はスタンダードＰＷＭデジタル入力信
号及びスタンダードＰＷＭ出力の場合に対する本発明増
幅器の入力回路網の形態を示している。比較することに
よって、この回路が図４の回路とどの様に一致している
かを理解することが可能であり、その違いは、入力端Ｖ
ｉｎ＿ａを固定基準電圧Ｖｒｅｆへ短絡させている点で
ある。
号及びスタンダードＰＷＭ出力の場合に対する本発明増
幅器の入力回路網の形態を示している。比較することに
よって、この回路が図４の回路とどの様に一致している
かを理解することが可能であり、その違いは、入力端Ｖ
ｉｎ＿ａを固定基準電圧Ｖｒｅｆへ短絡させている点で
ある。
【００２４】入力デジタルＰＷＭ信号の方形波が同一の
周波数であるが、論理電圧（例えば、０−５Ｖ）と供給
電圧０−Ｖｃｃとの間の差に依存して異なるデューティ
サイクルでもって出力端へ転送される。理想的には、出
力デューティサイクルは変調信号が存在しない場合の入
力のものとほぼ等しいものである（デューティサイクル
＝５０％）。
周波数であるが、論理電圧（例えば、０−５Ｖ）と供給
電圧０−Ｖｃｃとの間の差に依存して異なるデューティ
サイクルでもって出力端へ転送される。理想的には、出
力デューティサイクルは変調信号が存在しない場合の入
力のものとほぼ等しいものである（デューティサイクル
＝５０％）。
【００２５】図８はフェーズシフトＰＷＭデジタル入力
及びフェーズシフトＰＷＭ出力の場合の本発明増幅器の
入力回路網の変形例を示している。この回路は図５の回
路と同一の構成を有しており且つ単にノードＶｉｎ＿ａ
をノードＶｒｅｆへ接続させることにより且つ入力抵抗
Ｒｑ１及びＲｑ２を介して別々に差動フェーズシフトＰ
ＷＭデジタル信号Ｖｉｎ＿ＰＷＭ−及びＶｉｎ＿ＰＷＭ
＋を二つの増幅モジュール１及び２におけるそれぞれの
反転入力端へ印加することによって得ることが可能であ
る。
及びフェーズシフトＰＷＭ出力の場合の本発明増幅器の
入力回路網の変形例を示している。この回路は図５の回
路と同一の構成を有しており且つ単にノードＶｉｎ＿ａ
をノードＶｒｅｆへ接続させることにより且つ入力抵抗
Ｒｑ１及びＲｑ２を介して別々に差動フェーズシフトＰ
ＷＭデジタル信号Ｖｉｎ＿ＰＷＭ−及びＶｉｎ＿ＰＷＭ
＋を二つの増幅モジュール１及び２におけるそれぞれの
反転入力端へ印加することによって得ることが可能であ
る。
【００２６】図９は三つの異なるタイプの入力信号に対
して、及び二つの異なるタイプの出力信号、即ちスタン
ダードＰＷＭ及びフェーズシフトＰＷＭに対してスイッ
チによって行われる簡単な選択によって形態特定するこ
とが可能な本発明増幅器に対する入力回路網の可能な構
成を示している。図９の実施例によれば、入力信号のタ
イプとＰＷＭ出力信号のタイプとの各可能な組合わせは
一対の電子的４位置スイッチＳ１，Ｓ２によって選択可
能である。
して、及び二つの異なるタイプの出力信号、即ちスタン
ダードＰＷＭ及びフェーズシフトＰＷＭに対してスイッ
チによって行われる簡単な選択によって形態特定するこ
とが可能な本発明増幅器に対する入力回路網の可能な構
成を示している。図９の実施例によれば、入力信号のタ
イプとＰＷＭ出力信号のタイプとの各可能な組合わせは
一対の電子的４位置スイッチＳ１，Ｓ２によって選択可
能である。
【００２７】本発明のその様に形態特定可能な増幅器は
四つの入力ノードＡ，Ｂ，Ｃ，Ｄを有しており、それに
対して、図９の構成において特定されるように入力信号
を印加することが可能である。図９に示した表は、スイ
ッチＳ１及びＳ２の各位置に対して、入力信号及び／又
はＰＷＭ出力信号のそれぞれのタイプに対する選択され
た回路形態を示している。
四つの入力ノードＡ，Ｂ，Ｃ，Ｄを有しており、それに
対して、図９の構成において特定されるように入力信号
を印加することが可能である。図９に示した表は、スイ
ッチＳ１及びＳ２の各位置に対して、入力信号及び／又
はＰＷＭ出力信号のそれぞれのタイプに対する選択され
た回路形態を示している。
【００２８】別の実施例によれば、該入力回路網（図１
０のＡ）の抵抗Ｒｑ１及びＲｑ２の各々はデジタル入力
信号によって駆動されるスイッチであって、その一つが
直接的に且つ他方がインバータを介して駆動されるスイ
ッチ（図１０のＢ）によってスイッチされる一対の電流
発生器で置換させることが可能である。スタンダードＰ
ＷＭブリッジ出力とフェーズシフトＰＷＭブリッジ出力
との間の差異は、スタンダードＰＷＭ出力に対する図１
１及びフェーズシフトＰＷＭ出力に対する図１２におい
て示した信号の波形を比較することによって容易に理解
され、その場合に、差動出力Ｖｏはアナログオーディオ
信号の再生用フィルタの下流側でとられる。
０のＡ）の抵抗Ｒｑ１及びＲｑ２の各々はデジタル入力
信号によって駆動されるスイッチであって、その一つが
直接的に且つ他方がインバータを介して駆動されるスイ
ッチ（図１０のＢ）によってスイッチされる一対の電流
発生器で置換させることが可能である。スタンダードＰ
ＷＭブリッジ出力とフェーズシフトＰＷＭブリッジ出力
との間の差異は、スタンダードＰＷＭ出力に対する図１
１及びフェーズシフトＰＷＭ出力に対する図１２におい
て示した信号の波形を比較することによって容易に理解
され、その場合に、差動出力Ｖｏはアナログオーディオ
信号の再生用フィルタの下流側でとられる。
【００２９】スタンダードＰＷＭ出力の場合には、本増
幅器の二つのＶｏ−Ｉｆ＋及びＶｏ−Ｉｆ−出力端上に
存在するＰＷＭ波形は、クロック周期当たり単に一つの
位相の反転を与えるようなものである。対照的に、フェ
ーズシフトＰＷＭ出力の場合には、反転された即ち負の
出力Ｖｏ−Ｉｆ−は、反転されていること以外に、直接
的即ち正のＶｏ−Ｉｆ＋出力に関して半クロック周期だ
けシフトされている。差動出力を考慮することによっ
て、その周波数はクロック周波数の２倍である。従っ
て、ＰＷＭ搬送波はより容易にフィルタすることが可能
である。更に、ヌル変調条件期間中に、負荷端子上に搬
送波の残留物が存在することはない（理想的な場合にお
いて）。
幅器の二つのＶｏ−Ｉｆ＋及びＶｏ−Ｉｆ−出力端上に
存在するＰＷＭ波形は、クロック周期当たり単に一つの
位相の反転を与えるようなものである。対照的に、フェ
ーズシフトＰＷＭ出力の場合には、反転された即ち負の
出力Ｖｏ−Ｉｆ−は、反転されていること以外に、直接
的即ち正のＶｏ−Ｉｆ＋出力に関して半クロック周期だ
けシフトされている。差動出力を考慮することによっ
て、その周波数はクロック周波数の２倍である。従っ
て、ＰＷＭ搬送波はより容易にフィルタすることが可能
である。更に、ヌル変調条件期間中に、負荷端子上に搬
送波の残留物が存在することはない（理想的な場合にお
いて）。
【００３０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の第一実施例に基づく増幅器を構成す
る二つの同一の増幅モジュールの各々の機能的概略図。
る二つの同一の増幅モジュールの各々の機能的概略図。
【図２】 本発明の別の実施例に基づく増幅器を構成す
る二つの同一の増幅モジュールの各々の概略的機能図。
る二つの同一の増幅モジュールの各々の概略的機能図。
【図３】 Ａ及びＢは本発明増幅器を構成する二つのモ
ジュールの各々の入力積分器のループフィルタの二つの
変形例を示した各回路図。
ジュールの各々の入力積分器のループフィルタの二つの
変形例を示した各回路図。
【図４】 アナログ入力信号及びスタンダードＰＷＭ出
力に対する入力回路網の形態を示した概略図。
力に対する入力回路網の形態を示した概略図。
【図５】 アナログ入力信号及びフェーズシフトＰＷＭ
出力に対する入力回路網の形態を示した概略図。
出力に対する入力回路網の形態を示した概略図。
【図６】 本発明の別の実施例に基づくアナログ入力信
号及びフェーズシフトＰＷＭ出力に対する入力回路網の
形態を示した概略図。
号及びフェーズシフトＰＷＭ出力に対する入力回路網の
形態を示した概略図。
【図７】 スタンダードＰＷＭデジタル入力信号及びス
タンダードＰＷＭ出力に対する入力回路網の形態を示し
た概略図。
タンダードＰＷＭ出力に対する入力回路網の形態を示し
た概略図。
【図８】 フェーズシフトＰＷＭデジタル入力信号及び
フェーズシフトＰＷＭ出力に対する入力回路網の形態を
示した概略図。
フェーズシフトＰＷＭ出力に対する入力回路網の形態を
示した概略図。
【図９】 本発明増幅器の所望の入力回路網形態を選択
する構成を示した概略図。
する構成を示した概略図。
【図１０】 Ａ及びＢは入力回路網のＲｑ抵抗の代わり
にデジタル入力信号によって駆動されるスイッチによっ
てスイッチされる二つの電流発生器を使用したデジタル
入力信号（Ｖｉｎ＿ｄ）の場合に対する変形実施例を示
した概略図。
にデジタル入力信号によって駆動されるスイッチによっ
てスイッチされる二つの電流発生器を使用したデジタル
入力信号（Ｖｉｎ＿ｄ）の場合に対する変形実施例を示
した概略図。
【図１１】 Ａ，Ｂ，ＣはスタンダードＰＷＭブリッジ
出力形態の場合における信号を示したタイミング線図。
出力形態の場合における信号を示したタイミング線図。
【図１２】 Ａ，Ｂ，ＣはフェーズシフトＰＷＭブリッ
ジ出力形態の場合における信号を示したタイミング線
図。
ジ出力形態の場合における信号を示したタイミング線
図。
Ｏ１ オペアンプ １，２ 増幅モジュール ＣＩ 積分用コンデンサ ＲＩ 抵抗 Ｒｆ フィードバック抵抗 Ｉｏ 電流発生器 Ｃ１ 論理ブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アントニオ グロッソ イタリア国， 20139 ミラノ， ビア タグリアメント 11 (72)発明者 マルコ マシニ イタリア国， 20162 ミラノ， ビア エル． デッラ ピラ ５
Claims (4)
- 【請求項１】 スタンダードのＰＷＭデジタル入力信
号、フェーズシフトＰＷＭデジタル入力信号又はアナロ
グ入力信号に対して及びスタンダードのＰＷＭ出力又は
フェーズシフトＰＷＭ出力に対して形態特定可能な入力
回路網を具備する低周波数ＰＷＭ出力ブリッジ増幅器に
おいて、二つの同一の増幅用モジュール（１，２）であ
って、直接的即ち正のＰＷＭ出力（Ｖｏ−Ｉｆ＋）に対
するチャンネルを増幅するためのモジュール（１）及び
反転した即ち負のＰＷＭ出力（Ｖｏ−Ｉｆ−）に対して
のチャンネルを増幅するためのモジュール（２）が設け
られており、各モジュールが、 電圧モード非反転入力端（Ｉｎ＋）と、電流モード反転
入力端（Ｉｎ−）と、ループフィルタとを具備してお
り、実質的に三角形の波形からなる信号を出力する単一
又は複数勾配積分器を実現するスイッチング出力オペア
ンプ（Ｏ１）、 前記積分器（Ｏ１、ループフィルタ）の出力端へ結合さ
れており且つ論理ＰＷＭ信号を出力する論理インバータ
又はカスケード接続されている複数個の論理インバータ
（Ｃ１）からなるカスケード、 前記インバータ又は複数個の論理インバータ（Ｃ１）の
カスケードによって出力された論理ＰＷＭ信号をＰＷＭ
信号へ変換し、該回路の二つの供給レールの電位間にお
いてスイッチングする出力電力ステージ（Ｐ１）、 電力ステージ（Ｐ１）の出力端を前記オペアンプ（Ｏ
１）の反転入力端（Ｉｎ−）へ接続するフィードバック
抵抗（Ｒｆ）、を有していることを特徴とする増幅器。 - 【請求項２】 請求項１において、各モジュール（１，
２）のオペアンプ（Ｏ１）の前記電流モード反転入力端
（Ｉｎ−）が、前記反転入力端と前記回路の接地ノード
との間に接続されており前記回路の供給電圧の関数とし
ての電流を発生する電流発生器（Ｉｏ）によってバイア
スされることを特徴とする増幅器。 - 【請求項３】 請求項１において、前記フィードバック
抵抗（Ｒｆ）が前記電力ステージ（Ｐ１）の出力電圧の
抵抗分割器（Ｒａ，Ｒｂ）の中間ノードへ接続している
ことを特徴とする増幅器。 - 【請求項４】 請求項１において、前記形態特定可能な
入力回路網が一対の同一な４位置スイッチ（Ｓ１，Ｓ
２）を有しており、該スイッチは四つの入力ノード
（Ａ，Ｂ，Ｃ，Ｄ）を取扱い、第一入力ノード（Ａ）は
本増幅器の第四入力ノード（Ｄ）へ供給されるアナログ
入力信号（Ｖｉｎ＿ａ）及び本増幅器の第三入力ノード
（Ｃ）へ印加される定基準電圧（Ｖｒｅｆ）の場合には
方形波クロック信号か、又はスタンダードのデジタルＰ
ＷＭ入力信号（Ｖｉｎ＿ＰＷＭ）の場合及びフェーズシ
フト（Ｖｉｎ＿ＰＷＭ＋）の場合にはＰＷＭ入力信号
（Ｖｉｎ＿ＰＷＭ，Ｖｉｎ＿ＰＷＭ＋）の何れかを受取
る構成とされており、反転ＰＷＭデジタル信号（Ｖｉｎ
＿ＰＷＭ−）が本増幅器の第二入力ノード（Ｂ）へ供給
され、デジタル入力信号の前記全ての場合において、本
増幅器の第四入力ノード（Ｄ）が前記第三入力ノード
（Ｃ）と共通に前記基準電圧（Ｖｒｅｆ）へ接続されて
いる、ことを特徴とする増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98830685.8 | 1998-11-13 | ||
| EP98830685A EP1001526B1 (en) | 1998-11-13 | 1998-11-13 | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000151299A true JP2000151299A (ja) | 2000-05-30 |
| JP4509266B2 JP4509266B2 (ja) | 2010-07-21 |
Family
ID=8236884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31906499A Expired - Fee Related JP4509266B2 (ja) | 1998-11-13 | 1999-11-10 | 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6307431B1 (ja) |
| EP (1) | EP1001526B1 (ja) |
| JP (1) | JP4509266B2 (ja) |
| DE (1) | DE69829852T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6603456B1 (en) * | 1999-02-09 | 2003-08-05 | Kabushiki Kaisha Toshiba | Signal amplifier circuit load drive circuit and liquid crystal display device |
| EP1178388B1 (en) * | 2000-08-04 | 2006-06-28 | STMicroelectronics S.r.l. | PCM/PWM converter with PWM power amplifier |
| EP1229641B1 (en) * | 2001-02-01 | 2013-11-06 | Alcatel Lucent | Self oscillating power amplifier |
| US6636124B1 (en) | 2001-11-30 | 2003-10-21 | Analog Technologies, Inc. | Method and apparatus for accurate pulse width modulation |
| KR100932501B1 (ko) * | 2002-08-06 | 2009-12-17 | 엘지전자 주식회사 | 멀티 채널 펄스 폭 변조기에서의 채널별 게인 조절장치 |
| KR100906427B1 (ko) * | 2002-08-08 | 2009-07-09 | 엘지전자 주식회사 | 멀티 채널 펄스 폭 변조기에서의 채널별 온/오프제어장치 |
| JP4461813B2 (ja) * | 2003-02-28 | 2010-05-12 | ヤマハ株式会社 | パルス幅変調増幅器 |
| US7518442B1 (en) | 2006-10-10 | 2009-04-14 | National Semiconductor Corporation | Circuit and method for suppressing switching and supply-related errors in a PWM power stage by instantaneous per-pulse feedback |
| JP4793294B2 (ja) * | 2007-03-16 | 2011-10-12 | ヤマハ株式会社 | デジタル入力型ｄ級増幅器 |
| KR20100008749A (ko) * | 2008-07-16 | 2010-01-26 | 삼성전자주식회사 | 스위칭 파워 증폭 장치 및 그 제어 방법 |
| US9595946B2 (en) | 2014-01-17 | 2017-03-14 | Stmicroelectronics S.R.L. | PWM modulator |
| US9660586B2 (en) | 2014-08-08 | 2017-05-23 | Stmicroelectronics S.R.L. | Class D switching amplifier and method of controlling a loudspeaker |
| GB2555679A (en) * | 2016-08-05 | 2018-05-09 | Cirrus Logic Int Semiconductor Ltd | Configurable control loop topology for a pulse width modulation amplifier |
| WO2018026630A1 (en) | 2016-08-05 | 2018-02-08 | Cirrus Logic International Semiconductor, Ltd. | Configurable control loop topology for a pulse width modulation amplifier |
| CN109756195A (zh) * | 2018-12-21 | 2019-05-14 | 肇庆学院 | 自扩频调制d类音频功率放大器 |
| US11463052B2 (en) | 2020-11-30 | 2022-10-04 | Stmicroelectronics S.R.L. | PWM driving circuit and method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665509A (en) * | 1979-11-02 | 1981-06-03 | Pioneer Electronic Corp | Pulse width modulating and amplifying circuit |
| JPS57170606A (en) * | 1981-04-10 | 1982-10-20 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| JPS5967719A (ja) * | 1982-10-09 | 1984-04-17 | Nippon Gakki Seizo Kk | パルス幅変調回路 |
| JPH0543533Y2 (ja) * | 1988-05-11 | 1993-11-02 | ||
| JPH07231226A (ja) * | 1994-02-17 | 1995-08-29 | Matsushita Electric Ind Co Ltd | Ｄ級電力増幅器 |
| JPH0856127A (ja) * | 1994-08-10 | 1996-02-27 | Rohm Co Ltd | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 |
| JPH1022752A (ja) * | 1996-07-01 | 1998-01-23 | Sony Corp | 増幅回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537022A (en) * | 1968-01-10 | 1970-10-27 | Hewlett Packard Co | Signal translating circuit |
| US4107618A (en) * | 1977-08-04 | 1978-08-15 | Ormond Alfred N | Amplifier system having signal gain independent of a reference voltage |
| US5218315A (en) * | 1992-01-06 | 1993-06-08 | Infinity Systems, Inc. | Switching amplifier |
| US5451900A (en) * | 1993-03-17 | 1995-09-19 | Kabushiki Kaisha Toshiba | Pulse width modulation circuit |
| US5382915A (en) * | 1993-07-06 | 1995-01-17 | Motorola, Inc. | Pulsewidth-modulated amplifier having analog mode |
-
1998
- 1998-11-13 DE DE69829852T patent/DE69829852T2/de not_active Expired - Lifetime
- 1998-11-13 EP EP98830685A patent/EP1001526B1/en not_active Expired - Lifetime
-
1999
- 1999-11-04 US US09/434,327 patent/US6307431B1/en not_active Expired - Lifetime
- 1999-11-10 JP JP31906499A patent/JP4509266B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665509A (en) * | 1979-11-02 | 1981-06-03 | Pioneer Electronic Corp | Pulse width modulating and amplifying circuit |
| JPS57170606A (en) * | 1981-04-10 | 1982-10-20 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| JPS5967719A (ja) * | 1982-10-09 | 1984-04-17 | Nippon Gakki Seizo Kk | パルス幅変調回路 |
| JPH0543533Y2 (ja) * | 1988-05-11 | 1993-11-02 | ||
| JPH07231226A (ja) * | 1994-02-17 | 1995-08-29 | Matsushita Electric Ind Co Ltd | Ｄ級電力増幅器 |
| JPH0856127A (ja) * | 1994-08-10 | 1996-02-27 | Rohm Co Ltd | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 |
| JPH1022752A (ja) * | 1996-07-01 | 1998-01-23 | Sony Corp | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69829852T2 (de) | 2006-03-02 |
| JP4509266B2 (ja) | 2010-07-21 |
| US6307431B1 (en) | 2001-10-23 |
| EP1001526B1 (en) | 2005-04-20 |
| DE69829852D1 (de) | 2005-05-25 |
| EP1001526A1 (en) | 2000-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509266B2 (ja) | 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するｐｗｍブリッジ増幅器 | |
| US10008994B2 (en) | Audio amplifier system | |
| US6594309B1 (en) | PWM power amplifier with digital input | |
| US20050156665A1 (en) | Class-D amplifier | |
| US20060044057A1 (en) | Class-D amplifier having high order loop filtering | |
| US20050200405A1 (en) | Audio signal amplification method and apparatus | |
| JP2003115730A (ja) | Ｐｗｍ変調回路及び電力増幅回路 | |
| CN113016138B (zh) | 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器 | |
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US5717360A (en) | High speed variable gain amplifier | |
| KR100972155B1 (ko) | 2중 부궤환 ｄ급 증폭기 | |
| Ramaswamy et al. | A high-performance digital-input class-D amplifier with direct battery connection in a 90nm digital CMOS process | |
| WO2023155600A1 (zh) | 共模电压动态调制电路、方法和d类音频功率放大器 | |
| JP2003249825A (ja) | デルタシグマ変調を用いるｄ級増幅器 | |
| US20230336135A1 (en) | Semiconductor circuit | |
| JPH04216206A (ja) | 高い忠実度で使用するための高効率音声増幅器 | |
| EP0730344B1 (en) | Single pole negative feedback for class-D amplifier | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPH09238078A (ja) | ディジタル／アナログ変換器 | |
| CN113225035A (zh) | 负反馈系统架构及其环路滤波器 | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| JP2021093682A (ja) | 増幅装置 | |
| Cellier et al. | A synchronized self oscillating Class-D amplifier for mobile application | |
| US7161519B2 (en) | PWM modulation circuit and class D amplifier using such PWM modulation circuit | |
| JPS6059764B2 (ja) | 電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090820 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |