KR20040002141A - 링 오실레이터 - Google Patents

Abstract

본 발명은 공급 전원의 변동에 따른 출력 주파수 변화를 억제하여 안정된 주파수를 출력할 수 있도록한 링 오실레이터에 관한 것으로, 전원 전압에 대하여 일정한 전압을 출력하는 기준전압 공급부;상기 기준 전압 공급부의 출력값이 비반전 단자로 입력되는 연산 증폭기와, 연산 증폭기의 출력단에 게이트가 연결되는 NMOS 트랜지스터(N0)와, NMOS 트랜지스터(N0)의 한쪽 전극과 접지 단자의 사이에 구성되는 저항(R0)과, NMOS 트랜지스터(N0)의 다른쪽 전극과 전원 전압 단자 사이에 구성되어 출력되는 전류의 레벨을 제어하는 전류 미러부를 갖는 V-I 변환부;게이트가 공통으로 상기 전류 미러부에 연결되고 한쪽 전극은 전원 전압 단자에 연결되고 다른쪽 전극은 인버터 체인의 인버터들에 대응하여 연결되는 복수개의 PMOS 트랜지스터들로 구성되어 인버터 체인에 공급되는 전류를 전류 미러부의 상대적인 크기비 만큼 흐르게 제어하는 전류 크기 제어부를 갖는 인버터 딜레이 셀부를 포함한다.

Description

링 오실레이터{Ring Oscillator}

본 발명은 링 오실레이터에 관한 것으로, 특히 공급 전원의 변동에 따른 출력 주파수 변화를 억제하여 안정된 주파수를 출력할 수 있도록한 링 오실레이터에 관한 것이다.

일반적으로 링 오실레이터는 통상적으로 바이어스 전압 발생회로와 인버터 체인(Inverter chain) 회로로 구성되고, 바이어스 전압 발생회로에서 출력되는 제어 전압에 의해 인버터 체인 회로에서 일정한 주기를 갖는 클럭 신호를 생성하게 된다.

링 오실레이터(ring oscillator)는 시스템의 보조 클럭 및 워치 도그 타이머(watch dog timer)등에 적용되고, 안정적인 링 오실레이터(ring oscillator)의 출력 주파수는 이를 채택한 시스템의 안정성 확보에 중요한 요소이다.

이하, 첨부된 도면을 참고하여 종래 기술의 링 오실레이터에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 링 오실레이터의 회로 구성도이다.

종래 기술의 링 오실레이터(ring oscillator)는 크게 인버터 체인(inverter chain)과 저항 그리고 커패시터로 구성된다.

시스템이 원하는 주파수는 인버터 체인의 개수와 저항값 및 커패시터값에 의해 결정된다.

회로 구성은 먼저, 출력 주파수를 결정하기 위한 저항(R0)과 커패시터(C0)가 병렬로 연결되는 주파수 제어 블록(1), 홀수개의 인버터가 직렬 연결되는 인버터 체인(2)과, 상기 인버터 체인(2)의 출력 노드에 연결되는 오실레이터 출력단(3)으로 구성된다.

인버터 체인(2)은 복수개의 인버터가 서로 직렬 연결되고 제 1 인버터는 게이트가 주파수 제어 블록(1)에 연결되는 PMOS 트랜지스터(P2),NMOS 트랜지스터(N1)로 구성된다.

상기 PMOS 트랜지스터(P2) 의 한쪽 전극에는 전원 전압이 인가되고 NMOS 트랜지스터(N1)의 한쪽 전극은 접지 단자에 연결된다.

마찬가지로, 제 2,3,4,5 인버터는 PMOS 트랜지스터와 NMOS 트랜지스터로 구성되고, 제 5 인버터의 출력 노드는 제 1 인버터의 입력 노드에 연결된다.

각각의 PMOS 트랜지스터의 한쪽 전극은 전원 전압 단자에 연결되고, NMOS 트랜지스터의 한쪽 전극은 접지 단자에 연결된다.

이와 같은 종래 기술의 링 오실레이터는 회로에 공급되는 전원 전압이 바뀌면 이에 따라 링 오실레이터의 출력 주파수의 변화가 크게 발생한다.

이는 인버터의 공급 전압이 변화하면 인버터에 흐르는 전류 양이 변화하고 이 변화에 의해 인버터 체인의 딜레이(delay)가 변화하기 때문이다.

이와 같이 인버터 체인의 딜레이 변화를 억제하지 못하여 종래 기술의 링 오실레이터는 전원 전압의 변화에 따른 출력 주파수의 변화가 크게 발생한다.

그러나 이와 같은 종래 기술의 링 오실레이터는 다음과 같은 문제점이 있다.

종래 기술의 링 오실레이터는 인버터의 공급 전압이 변화하면 인버터에 흐르는 전류 양이 변화하고 이 변화에 의해 인버터 체인의 딜레이(delay)가 변화하기 때문에 공급되는 전원 전압이 바뀌면 이에 따라 링 오실레이터의 출력 주파수의 변화가 크게 발생한다.

이는 링 오실레이터를 채택하는 시스템의 신뢰성을 저하시킨다.

본 발명은 이와 같은 종래 기술의 링 오실레이터의 문제를 해결하기 위한 것으로, 공급 전원의 변동에 따른 출력 주파수 변화를 억제하여 안정된 주파수를 출력할 수 있도록한 링 오실레이터를 제공하는데 그 목적이 있다.

도 1은 종래 기술의 링 오실레이터의 회로 구성도

도 2는 본 발명에 따른 링 오실레이터의 회로 구성도

도 3은 본 발명에 따른 링 오실레이터의 출력 주파수를 나타낸 그래프

도면의 주요 부분에 대한 부호의 설명

21. 기준 전압 공급부 22. V-I 변환부

23. 인버터 딜레이 셀부 24. 주파수 출력부

25. 전류 크기 제어부 26. 전류 미러부

27. 연산 증폭기

이와 같은 목적을 달성하기 위한 본 발명에 따른 링 오실레이터는 전원 전압에 대하여 일정한 전압을 출력하는 기준전압 공급부;상기 기준 전압 공급부의 출력값이 비반전 단자로 입력되는 연산 증폭기와, 연산 증폭기의 출력단에 게이트가 연결되는 NMOS 트랜지스터(N0)와, NMOS 트랜지스터(N0)의 한쪽 전극과 접지 단자의 사이에 구성되는 저항(R0)과, NMOS 트랜지스터(N0)의 다른쪽 전극과 전원 전압 단자 사이에 구성되어 출력되는 전류의 레벨을 제어하는 전류 미러부를 갖는 V-I 변환부;게이트가 공통으로 상기 전류 미러부에 연결되고 한쪽 전극은 전원 전압 단자에 연결되고 다른쪽 전극은 인버터 체인의 인버터들에 대응하여 연결되는 복수개의 PMOS 트랜지스터들로 구성되어 인버터 체인에 공급되는 전류를 전류 미러부의 상대적인 크기비 만큼 흐르게 제어하는 전류 크기 제어부를 갖는 인버터 딜레이 셀부를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명에 따른 링 오실레이터에 관하여 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 링 오실레이터의 회로 구성도이고, 도 3은 본 발명에 따른 링 오실레이터의 출력 주파수를 나타낸 그래프이다.

본 발명은 인버터의 딜레이가 전원 전압의 변화에 영향을 받지 않도록 인버터에 유입되는 전류 양이 일정한 레벨을 유지하도록 설계한 것이다.

본 발명은 크게 기준 전압 공급부(21)와, V-I 변환부(V-I converter)(22)와,인버터 딜레이 셀부(23)로 구성된다.

기준 전압 공급부(21)는 전원 전압에 대하여 일정한 전압을 출력하는 바이어스(bias) 회로를 사용한다.

이와 같은 바이어스 회로는 전원 전압에 대하여 일정한 전압을 출력함과 동시에 온도 변화에 따른 출력값의 변동이 작다.

이와 같은 기준 전압 공급부(21)의 출력값이 비반전 단자로 입력되는 연산 증폭기(27)와, 연산 증폭기(27)의 출력단에 게이트가 연결되는 NMOS 트랜지스터(N0)와, NMOS 트랜지스터(N0)의 한쪽 전극과 접지 단자의 사이에 구성되는 저항(R0)과, NMOS 트랜지스터(N0)의 다른쪽 전극과 전원 전압 단자 사이에 구성되어 출력되는 전류의 레벨을 제어하는 전류 미러부(26)를 포함하고 V-I 변환부(22)가 구성된다.

여기서, 연산 증폭기(27)와 저항(R0)간에는 부궤환이 존재하므로 연산 증폭기(27)의 반전 단자 역시 기준 전압 공급부(21)의 출력이 그대로 출력된다.

이때 저항(R0)에는 기준 전압(Vref)/R의 전류가 흐르게 되고 이 전류는 기준 전압(Vref)이 항상 일정하기 때문에 전류값 역시 일정한 값을 갖는다.

그리고 인버터 딜레이 셀부(23)는 게이트가 공통으로 상기 전류 미러부(26)에 연결되고 한쪽 전극은 전원 전압 단자에 연결되고 다른쪽 전극은 인버터 체인의 인버터들에 대응하여 연결되는 복수개의 PMOS 트랜지스터(P12)(P13)(P14)(P15)(P16)들로 구성되어 인버터 체인에 공급되는 전류를 전류 미러부(26)의 상대적인 크기비 만큼 흐르게 제어하는 전류 크기제어부(25)와, 서로 직렬 연결되는 PMOS 트랜지스터와 NMOS 트랜지스터로 구성되는 홀수개의 인버터들로 구성되는 인버터 체인과, 상기 인버터들에 대응하여 인버터를 구성하는 NMOS 트랜지스터의 일측 전극과 접지 단자 사이에 구성되는 커패시터들(C1)(C2)(C3)(C4)(C5)으로 구성된다.

인버터 체인의 마지막단의 인버터의 출력 노드는 입력단의 인버터의 입력 노드에 연결된다.

그리고 인버터를 구성하는 각각의 PMOS 트랜지스터의 한쪽 전극은 전류 크기 제어부(25)의 PMOS 트랜지스터(P12)(P13)(P14)(P15)(P16)에 연결된다.

그리고 인버터 체인의 출력 노드는 주파수 출력부(24)에 연결된다.

이와 같은 구성을 갖는 본 발명에 다른 링 오실레이터는 V-I 변환부(22)의 출력은 전류 미러부(26)의 PMOS 트랜지스터로 입력되고 인버터 딜레이 셀부(23)에 흐르는 전류는 전류 미러부(26)의 상대적인 크기비 만큼 흐르게 된다.

이와 같이 인버터에 흐르는 전류는 전압의 변화에 일정하므로 인버터의 딜레이는 전원 전압의 변화에 영향을 받지 않는다.

도 3은 전원 전압에 따른 출력 주파수를 나타낸 것으로 전원 전압이 5V에서 2.5V까지 변화될 때 출력 주파수의 변화는 10% 정도인 것을 알 수 있다.

이와 같은 본 발명에 따른 링 오실레이터는 다음과 같은 효과가 있다.

바이어스 회로에 의한 기준 전압 공급과 전류 미러부에 의한 전류값 제어에 의해 인버터의 공급 전압이 변화되어도 인버터에 흐르는 전류 양이 변화되지 않도록 한다.

이는 인버터 공급 전압의 변화에도 인버터 체인의 딜레이(delay)가 변화되지 않도록 하여 링 오실레이터의 출력 주파수가 변화되는 것을 억제하여 링 오실레이터를 채택하는 시스템의 신뢰성을 저하시킨다.

Claims (4)

1. 전원 전압에 대하여 일정한 전압을 출력하는 기준전압 공급부;

   상기 기준 전압 공급부의 출력값이 비반전 단자로 입력되는 연산 증폭기와, 연산 증폭기의 출력단에 게이트가 연결되는 NMOS 트랜지스터(N0)와, NMOS 트랜지스터(N0)의 한쪽 전극과 접지 단자의 사이에 구성되는 저항(R0)과, NMOS 트랜지스터(N0)의 다른쪽 전극과 전원 전압 단자 사이에 구성되어 출력되는 전류의 레벨을 제어하는 전류 미러부를 갖는 V-I 변환부;

   게이트가 공통으로 상기 전류 미러부에 연결되고 한쪽 전극은 전원 전압 단자에 연결되고 다른쪽 전극은 인버터 체인의 인버터들에 대응하여 연결되는 복수개의 PMOS 트랜지스터들로 구성되어 인버터 체인에 공급되는 전류를 전류 미러부의 상대적인 크기비 만큼 흐르게 제어하는 전류 크기 제어부를 갖는 인버터 딜레이 셀부를 포함하는 것을 특징으로 하는 링 오실레이터.
2. 제 1 항에 있어서, 상기 인버터들에 대응하여 인버터를 구성하는 NMOS 트랜지스터의 일측 전극과 접지 단자 사이에 구성되는 커패시터들을 더 포함하는 것을 특징으로 하는 링 오실레이터.
3. 제 1 항에 있어서, 연산 증폭기와 저항(R0)간에는 부궤환이 존재하여 연산 증폭기의 반전 단자가 기준 전압 공급부의 출력을 그대로 출력하는 것을 특징으로하는 링 오실레이터.
4. 제 1 항에 있어서, 저항(R0)에는 기준 전압(Vref)/R의 일정한 전류가 흐르는 것을 특징으로 하는 링 오실레이터.