KR100810059B1 - 오실레이터 - Google Patents

오실레이터 Download PDF

Info

Publication number
KR100810059B1
KR100810059B1 KR1020040074542A KR20040074542A KR100810059B1 KR 100810059 B1 KR100810059 B1 KR 100810059B1 KR 1020040074542 A KR1020040074542 A KR 1020040074542A KR 20040074542 A KR20040074542 A KR 20040074542A KR 100810059 B1 KR100810059 B1 KR 100810059B1
Authority
KR
South Korea
Prior art keywords
signal
level
inverter
driving power
output
Prior art date
Application number
KR1020040074542A
Other languages
English (en)
Other versions
KR20060025742A (ko
Inventor
김지현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040074542A priority Critical patent/KR100810059B1/ko
Publication of KR20060025742A publication Critical patent/KR20060025742A/ko
Application granted granted Critical
Publication of KR100810059B1 publication Critical patent/KR100810059B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 동작전원의 레벨 변동에 상관없이 안정적인 주기신호를 생성하는 오실레이터를 제공하기 위한 것으로, 이를 위한 본 발명으로 구동신호에 응답하여 제1 구동전원 및 제2 구동전원을 각각 공급하기 위한 제1 및 제2 구동전원 공급수단; 상기 제1 및 제2 구동전원 공급수단 사이에 흐르는 전류량을 일정하도록 유지시키기 위한 전류량 조절수단; 로딩값의 조절이 가능하여, 로딩값에 따라 주기신호를 생성하는 주기신호 생성수단; 상기 제1 구동전원의 레벨에 따라 상기 주기신호 생성수단의 로딩값을 조절하여 상기 주기신호가 항상 일정한 주기를 갖도록 하기 위한 제어수단; 및 상기 주기신호 생성수단의 출력신호를 다음단에서 요구하는 전류량으로 드라이빙하기 위한 출력 드라이버를 구비하는 반도체메모리소자를 제공한다.
Figure R1020040074542
가변, 로딩, 변동, 전원레벨, 주기

Description

오실레이터{OSCILLATOR}
도 1은 종래기술에 따른 오실레이터의 회로도.
도 2는 도 1의 오실레이터의 시뮬레이션 파형도.
도 3은 본 발명의 일 실시예에 따른 오실레이터의 회로도.
도 4는 도 3의 제어부의 내부 회로도.
도 5는 도 3의 제1 가변 로딩부의 내부 회로도.
도 6은 도 3의 오실레이터의 시뮬레이션 파형도.
* 도면의 주요 부분에 대한 부호의 설명
520 : 제어부
540, 560, 580 : 가변 로딩부
본 발명은 오실레이터에 관한 것으로, 특히 동작전압의 변동에 관계없이 일 정한 주기를 갖는 신호를 생성하는 오실레이터에 관한 것이다.
도 1은 종래기술에 따른 오실레이터의 회로도이다.
도 1를 참조하면, 오실레이터는 구동신호(en)에 응답하여 제1 구동전원 및 제2 구동전원을 각각 공급하기 위한 제1 및 제2 구동전원 공급부(10, 20)와, 제1 및 제2 구동전원 공급부(10, 20) 사이에 흐르는 전류량을 일정하도록 유지시키기 위한 전류량 조절부(30)와, 제1 및 제2 구동전원 공급부(10, 20)로 부터 구동전원을 인가받아 피드백 입력된 자신의 출력신호(osc_pre)를 주기신호로 생성하기 위한 주기신호 생성부(60)와, 주기신호 생성부(60)의 출력신호를 드라이빙하기 위한 출력 드라이버(70)를 구비한다.
그리고 주기신호 생성부(60)는 앞단 인버터의 출력을 자신으로 입력으로 갖는 인버터(42, 44, 46) 3개가 직렬로 배치되며, 이들 인버터(42, 44, 46)의 출력노드(n1, n2, n3)에는 각 2개의 캐패시터(c1 및 c2, c3 및 c4, c5 및 c6)로 구현된 고정로딩부(52, 54, 56)가 접속되어 주기신호(osc)의 주기를 결정한다.
이들은 동일한 소자로 구현되므로, 첫번째에 위치하는 인버터(42)와 고정로딩부(52)에 대해서만 구체적으로 살펴보도록 한다.
인버터(42)는 주기신호 생성부(60)의 출력신호(osc_pre)를 입력으로 가지며 제1 구동전원과 제2 구동전원 사이에 직렬 연결된 PMOS 트랜지스터(PM1)와 NMOS트랜지스터(NM1)를 구비하며, 고정로딩부(52)는 인버터(42)의 출력노드에 접속된 캐패시터 c1 및 c2를 구비한다.
다음에서는 동작을 간략히 살펴보도록 하면, 구동신호(en)가 활성화되면 인 버터(42)는 제1 및 제2 구동전원을 인가받아 동작을 시작한다. 즉, 인버터(42)는 입력신호를 반전시켜 출력하며, 출력된 신호는 출력노드(n1)에 접속된 고정로딩부(52)의 캐패시터(c1 및 c2)를 충전시킨다. 이와같이 캐패시터 c1 및 c2를 충전시키는 과정을 통해 신호(osc_pre)의 주기가 결정된다. 이어, 고정 로딩부(52)의 출력신호를 다음단의 인버터(44)가 다시 입력받으며, 이는 고정로딩부(54), 인버터(46), 및 고정로딩부(56)와 같은 과정이 반복되어 일정 주기를 갖는 신호가 생성된다.
한편, 오실레이터에 공급되는 구동전원의 레벨이 변동을 갖게되면, 이에 따라 오실레이터에서 생성되는 신호의 주기가 달라지는 문제점이 발생하는데, 이와같은 문제점을 도시한 것이 도 2이다.
도 2를 참조하면, 'B' 경우는 설계 시 예상했던 레벨의 구동전원이 오실레이터에 인가된 경우에 따른 주기신호를 도시한 것이다. 그런데, 'A' 경우와 같이 구동전원의 레벨이 예상했던 레벨보다 상승하게 되면, 고정 로딩부(52, 54, 56) 내 캐패시터(c1 및 c2, c3 및 c4, c5 및 c6)를 보다 빠르게 충전시킬 수 있게되어 'B'경우에 비해 신호의 주기가 빨라지는 것을 알 수 있다. 반면, 구동전원의 레벨이 하강하게 된 'C'의 경우에는, 캐패시터(c1 및 c2, c3 및 c4, c5 및 c6)를 충전시키기 위해 보다 오랜 시간이 걸리게 되므로, 'B' 경우에 비해 신호의 주기가 느려지는 것을 알 수 있다.
전술한 바와같이 종래기술에 따른 오실레이터는 인버터의 출력노드에 접속된 로딩소자를 충전시키는데 소요되는 시간을 통해 주기신호의 주기가 결정된다. 따라 서, 로딩소자의 로딩값에 의해서만 주기가 변동되기를 원하지만, 실제로는 인버터에 인가되는 구동전원의 레벨에 따라 로딩소자가 보다 빠르게, 혹은 보다 느리게 충전되기도 하여 구동전원에 민감하게 신호의 주기가 변하는 것을 알 수 있다.
또한, 오실레이터가 공급하는 주기신호의 주기에 의존적 동작인 리프레쉬을 수행하는 반도체메모리소자의 경우에는, 구동전원의 레벨의 변동에 따라 오실레이터의 주기가 변하면 리프레쉬 동작의 주기가 변하게 되어 반도체메모리소자의 신뢰성을 떨어뜨리는 문제점이 발생한다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 동작전원의 레벨 변동에 상관없이 안정적인 주기신호를 생성하는 오실레이터 를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 오실레이터는 구동신호에 응답하여 제1 구동전원 및 제2 구동전원을 각각 공급하기 위한 제1 및 제2 구동전원 공급수단; 상기 제1 및 제2 구동전원 공급수단 사이에 흐르는 전류량을 일정하도록 유지시키기 위한 전류량 조절수단; 로딩값의 조절이 가능하여, 로딩값에 따라 주기신호를 생성하는 주기신호 생성수단; 상기 제1 구동전원의 레벨에 따라 상기 주기신호 생성수단의 로딩값을 조절하여 상기 주기신호가 항상 일정한 주기를 갖도록 하기 위한 제어수단; 및 상기 주기신호 생성수단의 출력신호를 다음단에서 요구하는 전류량으로 드라이빙하기 위한 출력 드라이버를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 오실레이터의 회로도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 오실레이터는 구동신호(en)에 응답하여 제1 구동전원 및 제2 구동전원을 각각 공급하기 위한 제1 및 제2 구동전원 공급부(100, 200)와, 제1 및 제2 구동전원 공급부(100, 200) 사이에 흐르는 전류량이 일정하도록 유지시키기 위한 전류량 조절부(300)와, 로딩값의 조절이 가능하여, 로딩값에 따라 주기신호(osc_pre)를 생성하는 주기신호 생성부(600)와, 제1 구동전원의 레벨에 따라 주기신호 생성부(600)의 로딩값을 조절하여 주기신호(osc_pre)가 항상 일정한 주기를 갖도록 하기 위한 제어부(520)와, 주기신호 생성부(600)의 출력신호를 드라이빙하기 위한 출력 드라이버(700)를 구비한다.
그리고 주기신호 생성부(600)는 앞단 인버터의 출력을 자신으로 입력으로 갖는 인버터(420, 440, 460) 3개가 직렬로 배치되며, 이들 인버터(420, 440, 460)의 출력노드(n4, n5, n6)에는 항상 연결된 고정 로딩소자와, 제어부(520)에 제어받아 연결되거나, 또는 끊어지는 가변 로딩소자를 가져 주기신호의 주기 조절이 가능한 가변로딩부(540, 560, 580)가 각각 접속되어 구비된다. 또한, 마지막번째 인버터(460)의 출력노드에 걸린신호(osc_pre)는 첫번째 인버터(420)의 입력신호로 피드백 입력된다.
도 4는 도 3의 제어부(520)의 내부 회로도이다.
도 4을 참조하면, 제어부(520)는 제1 구동전원의 레벨을 감지하는 레벨 감지부(522)와, 레벨감지부(522)의 출력신호를 인가받아 선택신호(sel1z, sel2z)를 생성하기 위한 선택신호 생성부(528)를 구비한다.
그리고 레벨감지부(522)는 제1 기준전압(Vref_0)과 제1 구동전원(v1)의 레벨 차이를 감지하여 증폭하는 제1 차동증폭기(524a)와, 제1 차동증폭기(524a)의 출력신호를 버퍼링하여 감지신호 det_0를 출력하기 위한 제1 인버터 체인(524b)를 갖는 제1 레벨감지부(524)와, 제2 기준전압(Vref_1)과 제1 구동전원(v1)의 레벨 차이를 감지하여 증폭하는 제2 차동증폭기(526a)와, 제2 차동증폭기(526a)의 출력신호를 버퍼링하여 감지신호 det_1를 출력하기 위한 제2 인버터 체인(526b)를 갖는 제2 레벨 감지부(526)를 구비한다.
또한, 선택신호 생성부(528)는 감지신호 det_0를 반전시키기 위한 인버터(I1)와, 감지신호 det_1를 반전시키기 위한 인버터(I2)와, 인버터(I1 및 I2)의 출력신호를 입력받아 선택신호 sel2z를 생성하기 위한 낸드게이트(ND1)와, 감지신호 det_1과 인버터(I1)의 출력신호를 입력으로 가져 선택신호 sel1z를 생성하기 위한 낸드게이트(ND2)를 구비한다.
다음에서는 제어부(520)의 동작을 살펴보도록 한다.
먼저, 제1 레벨감지부(524)는 제1 기준전압(Vref_0)보다 제1 구동전원(v1)의 레벨이 낮은 경우에는 감지신호 det_0를 논리레벨 'H'로 출력하며, 제1 기준전압 (Vref_0)보다 제1 구동전원(v1)의 레벨이 높은 경우에는 감지신호 det_0를 논리레레벨 'L'로 출력한다. 제2 레벨감지부(526) 역시도 제1 레벨감지부(524)와 동일한 동작을 가져, 제2 기준전압(verf_1)보다 제1 구동전원(v1)의 레벨이 낮을 때는 감지신호 det_1를 논리레벨 'H'로, 높을 때는 감지신호 det_1를 논리레벨 'L'로 출력한다.
그런데, 제1 기준전압(Vref_0)은 제2 기준전압(Vref_1)보다 낮기 때문에, 레벨감지부(522)는 제1 기준전압(Vref_0)보다 제1 구동전원(v1)의 레벨이 낮은 경우와, 제1 기준전압(Vref_0)과 제2 기준전압(Vref_1) 사이에 제1 구동전원(v1)의 레벨이 위치하는 경우와, 제2 기준전압(Vref_1)보다 제1 구동전원(v1)의 레벨이 높은 경우와 같은 세가지 경우를 감지하여 출력한다.
또한, 기준전압의 레벨을 보다 다양하게 하면, 제1 구동전원(v1)의 레벨을 보다 세분화하여 감지할 수 있으므로, 구동전원의 레벨에 따른 주기의 안정화를 더 크게할 수 있다. 물론, 기준전압의 수 만큼의 레벨 감지부를 더 구비하여야 한다.
한편, 선택신호 생성부(528)는 레벨감지부(522)의 출력신호에 따라 선택신호(sel1z, sel2z)를 생성하는데, 이를 정리한 것이 하기 표 1이다.
Figure 112004042265793-pat00001
참고적으로, 선택신호(sel1z, sel2z)는 활성화 시 논리레벨 'L'를 갖는다.
도 5는 도 3의 제1 가변 로딩부(540)의 내부 회로도인데, 이는 제1 내지 제3 가변 로딩부(540, 560, 580)는 동일한 회로적 구성을 가지므로 제1 가변 로딩부(540)만을 도시한 것이다.
도 5를 참조하면, 제1 가변 로딩부(540)는 노드 n4에 항상 연결되는 캐패시터(c7)를 갖는 고정 로딩소자와, 선택신호 sel2z 또는 sel1z에 응답하여 노드 n4에 연결되는 가변 로딩소자(542)를 구비한다.
가변로딩소자(542)는 선택신호 sel2z에 응답하여 캐패시터 c8를 노드 n4에 연결하기 위한 스위치 sw1와, 선택신호 sel2z 또는 sel1z 중 어느 한 신호가 활성화되는 경우 출력신호를 활성화시키는 낸드게이트(ND3)를 구비하는 신호입력부와, 신호입력부의 출력신호에 응답하여 캐패시터 c9를 노드 n4에 연결하기 위한 스위치 sw2를 구비한다.
도 6은 제1 구동전원의 레벨에 따른 도 3의 오실레이터의 동작을 시뮬레이션한 파형도이다.
먼저, 레벨 감지부(522)가 제1 구동전원(v1)의 레벨을 제1 기준전압(Vref_0)과 제2 기준전압(Vref_1)과 비교하여 그 범위를 파악하여 감지신호(det_0및 det_1)를 생성하고, 선택신호 생성부(528)가 감지신호(det_0및 det_1)를 응답하여 상기 표 1에 도시된 바와 같은 선택신호(sel1z, sel2z)를 생성한다. 따라서, 선택신호(sel1z, sel2z)를 인가받는 가변로딩부(540, 560, 580)의 로딩값이 변하게 된다.
즉, 'A' 경우와 같이 제1 구동전원(v1)의 레벨이 제2 기준전압(Vref_1)보다 더 높아 다른 모든 경우 중 제1 구동전원(v1)이 레벨이 가장 높은 경우, 선택신호 sel2z가 활성화되므로, 가변로딩부(540, 560, 580)는 고정로딩소자인 캐패시터와, 가변로딩소자 내 모든 캐패시터가 인버터(420, 440, 460)의 출력노드(n4, n5, n6)에 접속되어 가장 큰 로딩값을 갖는다. 이는 제1 구동전원(v1)의 레벨이 상승하여 캐패시터를 충전하는데 소요되는 시간이 줄어든 만큼을 가변로딩부(540, 560, 580)의 로딩값의 증가로 보상하기 위한 것이다.
또한, 'B' 경우와 같이 제1 구동전원(v1)의 레벨이 제2 기준전압(Vref_1)보다는 낮고, 제1 기준전압(Vref_0)보다는 높은 경우 선택신호 sel1z가 활성화되므로, 가변로딩부(540, 560, 580)는 고정로딩소자인 캐패시터와, 가변로딩소자 중 하나의 캐패시터가 인버터(420, 440, 460)의 출력노드(n4, n5, n6)에 접속되어 상기 'A' 경우에 비해 적은 로딩값을 갖는다. 이와같이 제1 구동전원(v1)이 'A' 경우에 비해 낮은 레벨을 갖기 때문에 캐패시터를 충전하는데 보다 오랜 시간이 소요되므로, 'A'에 비해 적은 로딩값을 갖도록 가변로딩부(540, 560, 580)를 조절하는 것을 알 수 있다.
끝으로, 'C' 경우와 같이 제1 구동전원(v1)의 레벨이 제1 기준전압(Vref_0)보다 더 낮아, 다른 'B' 및 'A' 보다 가장 낮은 전압을 갖는 경우, 가변로딩부(540, 560, 580)는 고정로딩소자만이 접속되어 가장 작은 로딩값을 갖는다.
이와같이 제1 구동전원의 레벨이 상승하면 로딩값이 커지도록하고, 하강하면 로딩값을 작아지도록 조절하여 주므로서, 제1 구동전원의 레벨 변동에 따라 로딩소자를 충전시키는데 소요되는 시간이 달라지는 현상을 보완하여 준다. 따라서, 제1 구동전원의 레벨과 상관없이 'A'와 'B'와 'C' 모두가 동일한 주기를 갖는다.
그러므로, 전술한 본 발명에 따른 오실레이터는 구동전원의 레벨을 감지하여, 구동전원의 레벨이 높아져서 오실레이터의 출력신호 주기가 빨라진 경우에는 로딩값을 크게하고, 구동전원의 레벨이 낮아져서 주기가 느려지는 경우에는 로딩값을 작게하여 주므로서, 오실레이터의 출력신호 주기가 구동전원의 레벨에 상관없이 안정적으로 유지되도록 한다.
한편, 반도체메모리소자는 오실레이터의 출력신호의 주기정보를 이용하여 리프레쉬를 수행하는데, 전술한 바와같은 오실레이터를 이용하게되면 구동전원의 레벨에 상관없이 일정한 주기를 공급받게 되므로, 안정적으로 리프레쉬 동작을 수행하게 되어 소자동작의 신뢰성을 향상시키는데 기여할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 구동전원의 레벨에 따라 로딩값을 조절하여, 구동전원의 레벨이 변동함에 따라 로딩을 충전하기 위해 소요되는 시간의 변동을 상쇄하여 주므로서, 오실레이터의 주기가 구동전원의 레벨과 상관없이 안정적으로 유지되도록 한다.

Claims (8)

  1. 구동신호에 응답하여 제1 구동전원 및 제2 구동전원을 각각 공급하기 위한 제1 및 제2 구동전원 공급수단;
    상기 제1 및 제2 구동전원 공급수단 사이에 흐르는 전류량을 일정하도록 유지시키기 위한 전류량 조절수단;
    로딩값의 조절이 가능하여, 로딩값에 따라 주기신호를 생성하는 주기신호 생성수단;
    상기 제1 구동전원의 레벨에 따라 상기 주기신호 생성수단의 로딩값을 조절하여 상기 주기신호가 항상 일정한 주기를 갖도록 하기 위한 제어수단; 및
    상기 주기신호 생성수단의 출력신호를 다음단에서 요구하는 전류량으로 드라이빙하기 위한 출력 드라이버
    를 구비하는 오실레이터.
  2. 제1항에 있어서,
    상기 제어수단은,
    상기 제1 구동전원의 레벨이 원하는 레벨 이하를 갖는 경우에는 상기 주기신호 생성수단의 로딩값을 줄여주고, 상기 원하는 레벨 이상을 갖는 경우에는 상기 로딩값을 키워주는 것을 특징으로 하는 오실레이터.
  3. 제2항에 있어서,
    상기 주기신호 생성수단은,
    입력신호를 반전시키기 위한 인버터; 및
    상기 인버터의 출력노드에 병렬 연결된 고정 로딩소자와, 상기 제어수단에 제어받아 상기 인버터의 출력노드에 병렬로 연결되거나 그 연결이 끊어지는 가변 로딩소자를 갖는 가변로딩부를 구비하되,
    상기 인버터를 포함하여 홀수개의 인버터가 직렬로 연결되며, 마지막 인버터의 출력노드에 걸린신호를 첫번째 인버터의 입력신호로 피드백 입력받는 것을 특징으로 하는 오실레이터.
  4. 제3항에 있어서,
    상기 제어수단은,
    제1 구동전원의 레벨을 감지하는 레벨 감지부와,
    상기 레벨감지부의 출력신호에 응답하여 상기 가변 로딩소자와 상기 인버터의 출력노드의 연결을 제어하는 선택신호를 생성하기 위한 선택신호 생성부를 구비하는 오실레이터.
  5. 제4항에 있어서,
    상기 레벨 감지부는,
    제1 기준전압과 제1 구동전원의 레벨 차이를 감지하여 증폭하는 제1 차동증폭기와, 상기 제1 차동증폭기의 출력신호를 버퍼링하여 제1 감지신호로 출력하기 위한 제1 인버터 체인를 갖는 제1 레벨감지부; 및
    제2 기준전압과 제1 구동전원의 레벨 차이를 감지하여 증폭하는 제2 차동증폭기와, 제2 차동증폭기의 출력신호를 버퍼링하여 제2 감지신호로 출력하기 위한 제2 인버터 체인를 갖는 제2 레벨 감지부
    를 구비하는 오실레이터.
  6. 제5항에 있어서,
    상기 선택신호 생성부는,
    상기 제1 감지신호를 반전시키기 위한 제1 인버터와, 제2 감지신호를 반전시키기 위한 제2 인버터와, 상기 제2 감지신호와 상기 제1 인버터의 출력신호를 입력으로 가져 제1 선택신호를 생성하기 위한 제1 낸드게이트와, 상기 제1 및 제2 인버터의 출력신호를 입력받아 제2 선택신호 를 생성하기 위한 제2 낸드게이트를 구비하는 것을 특징으로 하는 오실레이터.
  7. 제6항에 있어서,
    상기 가변로딩부는,
    상기 제1 및 제2 선택신호를 입력으로 갖는 제3 낸드게이트와, 제3 낸드게이트의 출력신호에 응답하여 제1 가변로딩소자를 상기 인버터의 출력노드에 연결시키기 위한 제1 스위치와, 상기 제2 선택신호에 응답하여 제2 가변로딩소자를 상기 인버터의 출력노드에 연결시키기 위한 제2 스위치를 구비하는 것을 특징으로 하는 오실레이터.
  8. 제7항에 있어서,
    상기 고정 로딩소자 및 상기 가변로딩소자는 MOS 트랜지스터로 구현된 캐패시터인 것을 특징으로 하는 오실레이터.
KR1020040074542A 2004-09-17 2004-09-17 오실레이터 KR100810059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040074542A KR100810059B1 (ko) 2004-09-17 2004-09-17 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040074542A KR100810059B1 (ko) 2004-09-17 2004-09-17 오실레이터

Publications (2)

Publication Number Publication Date
KR20060025742A KR20060025742A (ko) 2006-03-22
KR100810059B1 true KR100810059B1 (ko) 2008-03-07

Family

ID=37131142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074542A KR100810059B1 (ko) 2004-09-17 2004-09-17 오실레이터

Country Status (1)

Country Link
KR (1) KR100810059B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757856B1 (ko) * 2006-05-02 2007-09-11 삼성전자주식회사 소스 커플링을 이용한 차동 상보성 콜피츠 발진기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003655U (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 셀프 리프레쉬 주기 발생장치
KR100223613B1 (ko) 1996-11-08 1999-10-15 윤종용 반도체 메모리 장치의 발진회로
KR20040002141A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 링 오실레이터
JP2004048589A (ja) * 2002-07-15 2004-02-12 Matsushita Electric Ind Co Ltd 電圧制御発振器
JP2008004000A (ja) * 2006-06-26 2008-01-10 Toshiba Corp 入力装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223613B1 (ko) 1996-11-08 1999-10-15 윤종용 반도체 메모리 장치의 발진회로
KR19990003655U (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 셀프 리프레쉬 주기 발생장치
KR20040002141A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 링 오실레이터
JP2004048589A (ja) * 2002-07-15 2004-02-12 Matsushita Electric Ind Co Ltd 電圧制御発振器
JP2008004000A (ja) * 2006-06-26 2008-01-10 Toshiba Corp 入力装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
공개특허 제2004-0002141호
일본공개특허 평16-048589호

Also Published As

Publication number Publication date
KR20060025742A (ko) 2006-03-22

Similar Documents

Publication Publication Date Title
JP4288434B2 (ja) 高電圧発生回路
JP5376559B2 (ja) 電源回路及び電源制御方法
US8633759B2 (en) Voltage generator and method of generating voltage
US7456681B2 (en) Power supply voltage step-down circuit, delay circuit, and semiconductor device having the delay circuit
KR20070015791A (ko) 내부 전원전압 발생 회로
KR100974218B1 (ko) 주기 신호 생성 회로
KR100812299B1 (ko) 전압 강하 회로
KR100810059B1 (ko) 오실레이터
KR100792430B1 (ko) 반도체 소자의 내부전압 발생장치
KR100570076B1 (ko) 전압 조절 회로 및 그 조절 방법
KR20060087715A (ko) 블라인드 구조를 갖는 반도체 장치
US20100142288A1 (en) Negative word line voltage generator for semiconductor memory device
KR100904426B1 (ko) 내부 전압 생성 회로
US7583547B2 (en) Over-driving circuit in semiconductor memory device
US7764112B2 (en) Internal voltage discharge circuit and its control method
KR100893578B1 (ko) 내부전압 생성장치
US20080001588A1 (en) Voltage regulator
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
JP2002258956A (ja) 電圧制御回路
JP2005237164A (ja) 電源回路
KR100479822B1 (ko) 내부 전압 안정화 회로
KR100996192B1 (ko) 파워 업 신호 생성회로
KR100631936B1 (ko) 내부전압 발생회로
KR20080001054A (ko) 내부 전압 발생 장치
KR100915066B1 (ko) 오버드라이빙 센스앰프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070227

Effective date: 20071218

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee