JP2759128B2 - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JP2759128B2 JP2759128B2 JP63183267A JP18326788A JP2759128B2 JP 2759128 B2 JP2759128 B2 JP 2759128B2 JP 63183267 A JP63183267 A JP 63183267A JP 18326788 A JP18326788 A JP 18326788A JP 2759128 B2 JP2759128 B2 JP 2759128B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- transistor
- amplifier
- compensation
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、広帯域、低歪な半導体増幅器に関するも
のである。
のである。
「従来の技術」 この発明の先行技術として、広帯域を実現するための
ピーキング技術、カスコード技術、あるいはベース・コ
レクタ間容量補償技術を使用されている。これらの技術
の概要は次の通りである。
ピーキング技術、カスコード技術、あるいはベース・コ
レクタ間容量補償技術を使用されている。これらの技術
の概要は次の通りである。
（１）ピーキング技術 第25図は、ピーキング技術を用いた差動増幅器を示す
ものである。この図において、1,2は入力信号端子、3,4
は出力信号端子、5,6はトランジスタ、7,8は抵抗、９は
電流源、10はピーキング容量、11,12は負帰還抵抗、18
は直流電源である。
ものである。この図において、1,2は入力信号端子、3,4
は出力信号端子、5,6はトランジスタ、7,8は抵抗、９は
電流源、10はピーキング容量、11,12は負帰還抵抗、18
は直流電源である。
ピーキング容量10は、負帰還抵抗11,12と並列に接続
されている。この増幅器は、まず、最初に、負帰還抵抗
11,12により低周波利得を下げることによって広帯域化
を図り（第26図に示すように3dB帯域幅がf3dB0からf3dB
1に増加する）、さらに、ピーキング容量10によって負
帰還抵抗11,12に周波数特性を持たせて高周波領域での
帰還量を減らし、元の回路の特性に近づけることにより
広帯域化を図るものである（改善された帯域幅は第26図
のf3dB2で示される）。このようにピーキング技術によ
る帯域の上限は、負帰還抵抗とピーキング容量をもたな
い元の回路の周波数特性によって制限される。
されている。この増幅器は、まず、最初に、負帰還抵抗
11,12により低周波利得を下げることによって広帯域化
を図り（第26図に示すように3dB帯域幅がf3dB0からf3dB
1に増加する）、さらに、ピーキング容量10によって負
帰還抵抗11,12に周波数特性を持たせて高周波領域での
帰還量を減らし、元の回路の特性に近づけることにより
広帯域化を図るものである（改善された帯域幅は第26図
のf3dB2で示される）。このようにピーキング技術によ
る帯域の上限は、負帰還抵抗とピーキング容量をもたな
い元の回路の周波数特性によって制限される。
（２）カスコード技術 第27図は、カスコード技術を用いた差動増幅器を示す
ものである。トランジスタ15,16がない通常の差動増幅
回路の場合、入力端子からみたトランジスタ5,6の入力
容量Cinは、ベース・エミッタ間容量をＣBE、ベース・
コレクタ間容量をＣBCとすると次式となる。
ものである。トランジスタ15,16がない通常の差動増幅
回路の場合、入力端子からみたトランジスタ5,6の入力
容量Cinは、ベース・エミッタ間容量をＣBE、ベース・
コレクタ間容量をＣBCとすると次式となる。
Cin＝ＣBE＋ＣBC（１＋Ｇ） ……（１） これは、トランジスタ5,6のベース・コレクタ間容量
ＣBCがミラー効果により電圧利得Ｇ倍されるためであ
る。
ＣBCがミラー効果により電圧利得Ｇ倍されるためであ
る。
一方、第27図の回路では、ベース接地トランジスタ1
5,16の効果によってトランジスタ5,6のコレクタのイン
ピーダンスが低くなり、その電位がほとんど変動しな
い。このため、トランジスタ5,6のベース・コレクタ間
容量ＣBCのミラー成分がなくなり、入力容量Cinは次式
となる。
5,16の効果によってトランジスタ5,6のコレクタのイン
ピーダンスが低くなり、その電位がほとんど変動しな
い。このため、トランジスタ5,6のベース・コレクタ間
容量ＣBCのミラー成分がなくなり、入力容量Cinは次式
となる。
Cin＝ＣBE＋ＣBC ……（２） このように、入力容量CinがＣBC・Ｇだけ低減され
る。したがって、電圧利得Ｇが大きい場合には帯域の改
善効果は大きい。
る。したがって、電圧利得Ｇが大きい場合には帯域の改
善効果は大きい。
（３）ベース・コレクタ間容量補償技術 第28図は、入力トラジスタ5,6のベース・コレクタ間
容量をキャンセルすることにより、広帯域化を図った従
来の増幅回路を示すものである。これは、差動増幅器の
正相出力を容量13を介して正相入力に帰還し、また逆相
出力を容量14を介して逆相入力に帰還することにより、
トランジスタ5,6の入力容量をキャンセルする方法であ
る。トランジスタ5,6のベース・エミッタ間容量をＣB
E、ベース・コレクタ間容量をＣBC、電圧利得をＧとす
ると、入力端子からみたトランジスタ5,6の入力容量Cin
はミラー効果によって次式となる。
容量をキャンセルすることにより、広帯域化を図った従
来の増幅回路を示すものである。これは、差動増幅器の
正相出力を容量13を介して正相入力に帰還し、また逆相
出力を容量14を介して逆相入力に帰還することにより、
トランジスタ5,6の入力容量をキャンセルする方法であ
る。トランジスタ5,6のベース・エミッタ間容量をＣB
E、ベース・コレクタ間容量をＣBC、電圧利得をＧとす
ると、入力端子からみたトランジスタ5,6の入力容量Cin
はミラー効果によって次式となる。
Cin＝ＣBE＋ＣBC（１＋Ｇ） ……（３） これに対して、容量13,14の両端には、トランジスタ
5,6のベース・コレクタ間容量とは逆相の電圧が加わる
ため、容量13,14の容量値をＣとすると、入力端子から
みた容量13,14の値Ｃ′は次式となる。
5,6のベース・コレクタ間容量とは逆相の電圧が加わる
ため、容量13,14の容量値をＣとすると、入力端子から
みた容量13,14の値Ｃ′は次式となる。
Ｃ′＝Ｃ（１−Ｇ）＜０ ……（４） ここで、（３），（４）式の絶対値が等しくなるよう
に、Ｃの値を設定することにより、トランジスタ5,6の
入力容量がキャンセルされて広帯域化が図られる。
に、Ｃの値を設定することにより、トランジスタ5,6の
入力容量がキャンセルされて広帯域化が図られる。
この技術を集積回路技術に適用する場合、トランジス
タ5,6の接合容量とのマッチングをとるために、容量13,
14としては、通常、第29図に示すようなトランジスタの
接合容量を用いる。この場合、トランジスタ13a,14aの
ベース・コレクタ間容量だけでなく、コレクタ・基板間
容量もトランジスタ5,6のコレクタ端子容量に加算され
るため、コレクタ端子における時定数はさらに増加す
る。
タ5,6の接合容量とのマッチングをとるために、容量13,
14としては、通常、第29図に示すようなトランジスタの
接合容量を用いる。この場合、トランジスタ13a,14aの
ベース・コレクタ間容量だけでなく、コレクタ・基板間
容量もトランジスタ5,6のコレクタ端子容量に加算され
るため、コレクタ端子における時定数はさらに増加す
る。
「発明が解決しようとする課題」 ところで、上述した従来の広帯域化技術には、以下に
示す問題点があった。
示す問題点があった。
（１）ピーキング技術の問題点 負帰還抵抗およびピーキング容量の接続により帯域の
上限を高くすることは可能であるが、元の回路の周波数
特性を越えて広帯域化を行うことはできないという問題
があった（第25図、第26図参照）。
上限を高くすることは可能であるが、元の回路の周波数
特性を越えて広帯域化を行うことはできないという問題
があった（第25図、第26図参照）。
（２）カスコード技術の問題点 増幅器の電圧利得Ｇが小さい場合は改善効果が小さ
い。
い。
トランジスタ5,6のコレクタ端子に付随する容量値
を低減する効果はない。
を低減する効果はない。
トランジスタ15,16がトランジスタ5,6と直列に接続
されているため、ダイナミックレンジが狭くなる。
されているため、ダイナミックレンジが狭くなる。
トランジスタ15,16のベース電位用として必要な電
源が１つ増える。
源が１つ増える。
トランジスタのベース・コレクタ接合バイアス電圧
の低下により接合容量が増加する。
の低下により接合容量が増加する。
大振幅動作時のスルーレート特性が低下する（以
上、第27図参照）。
上、第27図参照）。
（３）コレクタ・ベース間容量補償技術の問題点 容量13,14の一端がトランジスタ5,6のコレクタ端子
に接続されているため、出力容量が容量13,14の容量値
Ｃだけ増加し、出力端子における時定数は逆に増加し、
広帯域化の効果が小さい。
に接続されているため、出力容量が容量13,14の容量値
Ｃだけ増加し、出力端子における時定数は逆に増加し、
広帯域化の効果が小さい。
差動回路にしか適用できない（以上、第28図参
照）。
照）。
この発明は上述した事情に鑑みてなされたものであ
り、回路的に負性容量を発生し、増幅回路の帯域を制限
しているトランジスタの接合容量、あるいは負荷容量を
キャンセルすることにより、回路の広帯域化、高速化を
図った増幅器を提供することを目的としている。さら
に、この発明の第２の目的は、増幅器の入力部のノード
に付随するミラー容量の低減ばかりでなく、それ以外の
ノード、たとえば出力ノードに付随する容量についても
回路的に低減し、増幅器の広帯域化を図ることにある。
すなわち、この発明は、出力ノードの容量増加による速
度・帯域の劣化、あるいはスルーレート特性の劣化を伴
わない広帯域化を実現した増幅器を提供するものであ
る。
り、回路的に負性容量を発生し、増幅回路の帯域を制限
しているトランジスタの接合容量、あるいは負荷容量を
キャンセルすることにより、回路の広帯域化、高速化を
図った増幅器を提供することを目的としている。さら
に、この発明の第２の目的は、増幅器の入力部のノード
に付随するミラー容量の低減ばかりでなく、それ以外の
ノード、たとえば出力ノードに付随する容量についても
回路的に低減し、増幅器の広帯域化を図ることにある。
すなわち、この発明は、出力ノードの容量増加による速
度・帯域の劣化、あるいはスルーレート特性の劣化を伴
わない広帯域化を実現した増幅器を提供するものであ
る。
さらにまた、この発明の他の目的は、トランジスタの
接合容量に印加する電圧に応じて補償電流を流すことに
より、該接合容量の電圧依存性に起因する高調波歪の低
減を図ることである。
接合容量に印加する電圧に応じて補償電流を流すことに
より、該接合容量の電圧依存性に起因する高調波歪の低
減を図ることである。
「課題を解決するための手段」 上記課題を解決するため、この発明は下記の構成要素
を有することを特徴としている。
を有することを特徴としている。
（１）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも２つのトランジスタを有する差動増
幅器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの
電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの入力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノード
に供給する手段。
幅器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの
電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの入力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノード
に供給する手段。
（２）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも２つのトランジスタを有する差動増
幅器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの
電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの出力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノード
に供給する手段。
幅器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの
電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの出力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノード
に供給する手段。
（３）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも１つのトランジスタを有するシング
ルエンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入
力ノードの電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの入力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノード
に供給する手段。
ルエンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入
力ノードの電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの入力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノード
に供給する手段。
（４）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも１つのトランジスタを有するシング
ルエンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入
力ノードの電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの出力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノード
に供給する手段。
ルエンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入
力ノードの電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラ
ンジスタの出力容量に流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノード
に供給する手段。
（５）並列型A/D変換器に接続され、次の構成要素を有
する広帯域増幅器。
する広帯域増幅器。
（ａ）並列型A/D変換器の入力ノードの電圧変動を検
出するホロア回路、 （ｂ）該ホロア回路に接続され、前記A/D変換器の入
力容量に流れる電流と同じ大きさで反対方向の補償電流
を発生する補償容量、および （ｃ）前記補償電流を前記A/D変換器の入力ノードに
供給する手段。
出するホロア回路、 （ｂ）該ホロア回路に接続され、前記A/D変換器の入
力容量に流れる電流と同じ大きさで反対方向の補償電流
を発生する補償容量、および （ｃ）前記補償電流を前記A/D変換器の入力ノードに
供給する手段。
（６）特許請求の範囲第１項または第３項に記載の広帯
域増幅器において、 前記補償容量の容量値は、 前記差動増幅器またはシングルエンド増幅器を構成す
るトランジスタの入力ノードからみた前記補償容量の容
量値と、前記トランジスタの入力容量値の絶対値とが等
しくなる値を有することを特徴とする。
域増幅器において、 前記補償容量の容量値は、 前記差動増幅器またはシングルエンド増幅器を構成す
るトランジスタの入力ノードからみた前記補償容量の容
量値と、前記トランジスタの入力容量値の絶対値とが等
しくなる値を有することを特徴とする。
（７）特許請求の範囲第２項または第４項に記載の広帯
域増幅器において、 前記補償容量の容量値は、 前記差動増幅器またはシングルエンド増幅器を構成す
るトランジスタの出力ノードからみた前記補償容量の容
量値と、前記トランジスタの出力容量値の絶対値とが等
しくなる値を有することを特徴とする。
域増幅器において、 前記補償容量の容量値は、 前記差動増幅器またはシングルエンド増幅器を構成す
るトランジスタの出力ノードからみた前記補償容量の容
量値と、前記トランジスタの出力容量値の絶対値とが等
しくなる値を有することを特徴とする。
（８）特許請求の範囲第５項に記載の広帯域増幅器にお
いて、 前記補償容量の容量値は、 前記A/D変換器の入力ノードからみた前記補償容量の
容量値と、前記A/D変換器の入力容量値の絶対値とが等
しくなる値を有することを特徴とする。
いて、 前記補償容量の容量値は、 前記A/D変換器の入力ノードからみた前記補償容量の
容量値と、前記A/D変換器の入力容量値の絶対値とが等
しくなる値を有することを特徴とする。
「作用」 上記構成によれば、増幅器を構成するトランジスタの
入力ノードあるいは出力ノードの電圧変動がホロア回路
によって検出され、補償容量に供給される。補償容量で
は、前記入力ノードあるいは出力ノードに流れる電流と
同じ大きさで反対方向の補償電流が発生される。そし
て、この補償電流は前記トランジスタの入力ノードある
いは出力ノードに供給される。この結果、トランジスタ
の入力ノードあるいは出力ノードに付随した容量はキャ
ンセルされ、増幅器の広帯域化が実現される。
入力ノードあるいは出力ノードの電圧変動がホロア回路
によって検出され、補償容量に供給される。補償容量で
は、前記入力ノードあるいは出力ノードに流れる電流と
同じ大きさで反対方向の補償電流が発生される。そし
て、この補償電流は前記トランジスタの入力ノードある
いは出力ノードに供給される。この結果、トランジスタ
の入力ノードあるいは出力ノードに付随した容量はキャ
ンセルされ、増幅器の広帯域化が実現される。
「実施例」 以下、図面を参照してこの発明の実施例を説明する。
なお、各図において、対応する部分には同一の符号を付
している。
なお、各図において、対応する部分には同一の符号を付
している。
まず、第30図、第１図、第２図を参照し、この発明の
基本原理を従来技術と対比させて説明する。
基本原理を従来技術と対比させて説明する。
第30図は、入力抵抗Rinと入力容量Cinを有する従来回
路を示す図である。この入力抵抗Rinと入力容量Cinから
なる時定数１個の単純な回路を、信号源インピーダンス
Rsを有する信号源で駆動する場合の周波数特性について
考える。この回路の低周波利得G0、3dB帯域f3dB0、利得
・帯域幅積（GB積）GB0はそれぞれ次式で表現できる。
路を示す図である。この入力抵抗Rinと入力容量Cinから
なる時定数１個の単純な回路を、信号源インピーダンス
Rsを有する信号源で駆動する場合の周波数特性について
考える。この回路の低周波利得G0、3dB帯域f3dB0、利得
・帯域幅積（GB積）GB0はそれぞれ次式で表現できる。
このように、この回路の3dB帯域f3dB0とGB積GB0は、
入力容量Cin、入力抵抗Rin、および信号源インピーダン
スRsで決まる。この回路の応帯域化を図るためには、Rs
は一定であるから、RinとCinを低減すれば良い。Rinを
低減すると3dB帯域は改善されるが、その分周波数利得
が下がるため、（７）式からわかるようにGB積は変化し
ない。一方、Cin低減した場合には、低周波数利得は一
定のまま3dB帯域が改善できるため、GB積も改善でき
る。
入力容量Cin、入力抵抗Rin、および信号源インピーダン
スRsで決まる。この回路の応帯域化を図るためには、Rs
は一定であるから、RinとCinを低減すれば良い。Rinを
低減すると3dB帯域は改善されるが、その分周波数利得
が下がるため、（７）式からわかるようにGB積は変化し
ない。一方、Cin低減した場合には、低周波数利得は一
定のまま3dB帯域が改善できるため、GB積も改善でき
る。
第30図に示す回路において、入力容量Cinに流れる電
流を外部から供給することによって、信号源側からみた
入力容量Cinの値を等価的に小さくすることができる。
これが本発明の原理であり、その方法を第１図に示す。
入力容量Cinに印加される電圧v0を検出し、Cinに流れる
電流と同じ位相の電流を発生してCinに供給する。この
電流値をsCv0（ｓはラプラス変換演算子）とすると、第
１図の回路の3dB帯域f3dB1は、（５）式を用いることに
よって次式で表わせる。
流を外部から供給することによって、信号源側からみた
入力容量Cinの値を等価的に小さくすることができる。
これが本発明の原理であり、その方法を第１図に示す。
入力容量Cinに印加される電圧v0を検出し、Cinに流れる
電流と同じ位相の電流を発生してCinに供給する。この
電流値をsCv0（ｓはラプラス変換演算子）とすると、第
１図の回路の3dB帯域f3dB1は、（５）式を用いることに
よって次式で表わせる。
また低周波利得は変化しないため、GB積GB1は、
（５），（７），（８）式より、次式で表現できる。
（５），（７），（８）式より、次式で表現できる。
この場合、低周波利得は一定で、Ｃの値を大きくする
につれて入力容量Cinに流れる電流が補償され、3dB帯域
f3dB1、GB積GB1ともに改善されて、Ｃ＝CinのときCinが
キャンセルされ、3dB帯域f3dB1は理想的には無限大とな
る。この様子を第２図に示す。しかしながら、現実の回
路では、デバイスの各部の接合容量に起因する高次のポ
ールが多数存在している。このため、実際は、3dB帯域
の上限はこれらのポールで制限される。しかし、帯域の
上限に対して支配的なポールが高周波領域に移動するこ
とになるので、増幅器の広帯域化が実現される。
につれて入力容量Cinに流れる電流が補償され、3dB帯域
f3dB1、GB積GB1ともに改善されて、Ｃ＝CinのときCinが
キャンセルされ、3dB帯域f3dB1は理想的には無限大とな
る。この様子を第２図に示す。しかしながら、現実の回
路では、デバイスの各部の接合容量に起因する高次のポ
ールが多数存在している。このため、実際は、3dB帯域
の上限はこれらのポールで制限される。しかし、帯域の
上限に対して支配的なポールが高周波領域に移動するこ
とになるので、増幅器の広帯域化が実現される。
実施例１ 本発明を基本差動増幅回路に適用した第１の実施例を
第３図に示す。
第３図に示す。
この種の基本差動増幅回路の主な帯域制限要因は、次
の２つである。
の２つである。
（１）ベース容量による制限 トランジスタ５又は６のベース端子に付随する容量
（すなわち、トランジスタ5,6のベース・コレクタ間容
量のミラー容量とベース・エミッタ間容量）と、トラン
ジスタ5,6のベース端子から信号源側をみた時のインピ
ーダンスとが一つの時定数を形成し、これが第１の帯域
制限要因となる。後述する実施例１〜6,10〜12は、この
制限要因を補償するものである。
（すなわち、トランジスタ5,6のベース・コレクタ間容
量のミラー容量とベース・エミッタ間容量）と、トラン
ジスタ5,6のベース端子から信号源側をみた時のインピ
ーダンスとが一つの時定数を形成し、これが第１の帯域
制限要因となる。後述する実施例１〜6,10〜12は、この
制限要因を補償するものである。
（２）コレクタ容量による制限 トランジスタ5,6のコレクタ端子に付随する容量（す
なわち、トランジスタ5,6のコレクタ・ベース間容量と
コレクタ・基板間容量）と、負荷抵抗R1,R2とがもう一
つの時定数を形成し、これが第２の帯域制限要因とな
る。後述なる実施例７〜9,13〜15は、この制限要因を補
償するものである。
なわち、トランジスタ5,6のコレクタ・ベース間容量と
コレクタ・基板間容量）と、負荷抵抗R1,R2とがもう一
つの時定数を形成し、これが第２の帯域制限要因とな
る。後述なる実施例７〜9,13〜15は、この制限要因を補
償するものである。
第３図に示す実施例１は、ベース容量をキャンセルす
るために本発明を適用した例であり、上記（１）に相当
するものである。
るために本発明を適用した例であり、上記（１）に相当
するものである。
第３図において、符号21,22は入力信号端子、23,24は
出力信号端子、25〜28,33,34はトランジスタ、29〜32は
電流源、35は補償容量、90,91は入力信号ノード、92,93
は出力信号ノードである。トランジスタ27,28はエミッ
タホロワ回路を構成し、トランジスタ33,34,補償容量35
（破線で囲んだ部分）が容量補償回路を構成する。さら
に詳述すると、このミラー容量補償回路は、エミッタホ
ロワ回路をなすトランジスタ33,34と、それらの出力端
の間に接続された補償容量35とを有し、トランジスタ28
によって検出された差動増幅器の正相出力（すなわちト
ランジスタ６のコレクタ電位）によってトランジスタ34
が駆動され、トランジスタ27によって検出された逆相出
力（すなわちトランジスタ５のコレクタ電位）によって
トランジスタ33が駆動されるようになっている。このよ
うに、トランジスタ5,6のコレクタ電位差がトランジス
タ27,28で検出され、その電位差がトランジスタ33,34を
介して容量35の両端に加えられ電流に変換される。たと
えば、ノード90（トランジスタ５のベース端子）の電位
が上昇すると、容量35により電圧電流変換された電流が
ノード90に流入し、補償容量35はトランジスタ５または
６のベース端子からは等価的に負の容量にみえる。
出力信号端子、25〜28,33,34はトランジスタ、29〜32は
電流源、35は補償容量、90,91は入力信号ノード、92,93
は出力信号ノードである。トランジスタ27,28はエミッ
タホロワ回路を構成し、トランジスタ33,34,補償容量35
（破線で囲んだ部分）が容量補償回路を構成する。さら
に詳述すると、このミラー容量補償回路は、エミッタホ
ロワ回路をなすトランジスタ33,34と、それらの出力端
の間に接続された補償容量35とを有し、トランジスタ28
によって検出された差動増幅器の正相出力（すなわちト
ランジスタ６のコレクタ電位）によってトランジスタ34
が駆動され、トランジスタ27によって検出された逆相出
力（すなわちトランジスタ５のコレクタ電位）によって
トランジスタ33が駆動されるようになっている。このよ
うに、トランジスタ5,6のコレクタ電位差がトランジス
タ27,28で検出され、その電位差がトランジスタ33,34を
介して容量35の両端に加えられ電流に変換される。たと
えば、ノード90（トランジスタ５のベース端子）の電位
が上昇すると、容量35により電圧電流変換された電流が
ノード90に流入し、補償容量35はトランジスタ５または
６のベース端子からは等価的に負の容量にみえる。
ここで、差動増幅器の電圧利得をＧ、トランジスタ5,
6のベース・コレクタ間容量をＣBC１、ベース・エミッ
タ間容量をＣBE１とすると、トランジスタ5,6の入力容
量Cinはミラー効果により次式で表わされる。
6のベース・コレクタ間容量をＣBC１、ベース・エミッ
タ間容量をＣBE１とすると、トランジスタ5,6の入力容
量Cinはミラー効果により次式で表わされる。
Cin＝ＣBE１＋ＣBC１（１＋Ｇ） ……（10） 一方、入力容量Cinには、第３図に示すように容量補
償回路から電流が流れるから、補償容量35の値をC1とす
ると、トランジスタ５のベース端子、あるいはトランジ
スタ６のベース端子からみた補償容量35の値C1′は次式
で表せる。
償回路から電流が流れるから、補償容量35の値をC1とす
ると、トランジスタ５のベース端子、あるいはトランジ
スタ６のベース端子からみた補償容量35の値C1′は次式
で表せる。
C1′＝−2GC1 ……（11） 従って、（10）式と（11）式の絶対値が等しくなるよ
うに補償容量35の値C1を設定することにより、トランジ
スタ5,6の入力容量がキャンセルされて高速化が図れ
る。
うに補償容量35の値C1を設定することにより、トランジ
スタ5,6の入力容量がキャンセルされて高速化が図れ
る。
すなわち、トランジスタ33,34のベース・コレクタ容
量がトランジスタ5,6のベース・コレクタ容量に比べて
無視できる場合には、トランジスタ５又は６の入力容量
値Cinが2G・C1に等しくなるようにC1の値を選ぶことに
より、Cinがキャンセルされて差動増幅回路の広帯域化
が図れる。一方、トランジスタ33,34のベース・コレク
タ容量ＣBC２が無視できない場合、ノード90からみたト
ランジスタ33の容量は、ミラー効果によりＣBC２（１＋
Ｇ）にみえるため、この容量とCinの合計が2G・C1と等
しくなるようにC1の値異を設定することにより、ノード
90の容量がキャンセルさせて差動増幅回路の高速化が図
られる。なお、ノード91についても、ノード90と同様の
ことが言える。
量がトランジスタ5,6のベース・コレクタ容量に比べて
無視できる場合には、トランジスタ５又は６の入力容量
値Cinが2G・C1に等しくなるようにC1の値を選ぶことに
より、Cinがキャンセルされて差動増幅回路の広帯域化
が図れる。一方、トランジスタ33,34のベース・コレク
タ容量ＣBC２が無視できない場合、ノード90からみたト
ランジスタ33の容量は、ミラー効果によりＣBC２（１＋
Ｇ）にみえるため、この容量とCinの合計が2G・C1と等
しくなるようにC1の値異を設定することにより、ノード
90の容量がキャンセルさせて差動増幅回路の高速化が図
られる。なお、ノード91についても、ノード90と同様の
ことが言える。
本技術を集積回路に適用する場合、補償容量35とトラ
ンジスタ5,6の接合容量のマッチングが重要である。こ
れを実現するために、第４図に示すように補償容量35を
トランジスタ35a,35bの接合容量を用いて構成した。こ
の場合の周波数特性例を第５図に実線で示す。3dB帯域
は、約700MHzであり、従来回路の約360MHz（破線で示
す）に比べて約1.9倍の広帯域化が図れる。
ンジスタ5,6の接合容量のマッチングが重要である。こ
れを実現するために、第４図に示すように補償容量35を
トランジスタ35a,35bの接合容量を用いて構成した。こ
の場合の周波数特性例を第５図に実線で示す。3dB帯域
は、約700MHzであり、従来回路の約360MHz（破線で示
す）に比べて約1.9倍の広帯域化が図れる。
第６図は、実施例１における電圧利得の周波数特性の
回路シュミレーション結果である。ただし、第５図の場
合とはトランジスタ等の回路定数が異なっている。
回路シュミレーション結果である。ただし、第５図の場
合とはトランジスタ等の回路定数が異なっている。
第６図において、曲線S11で示す補償容量35の容量値C
1＝０の特性がほぼ従来の広帯域増幅器の特性に相当す
る。曲線S12は、C1＝5fFの特性、曲線S13はC1＝15fFの
特性、曲線S14はC1＝20fFの特性を示す。曲線S11とS14
とを比較して分かるように、補償容量35の容量値C1を最
適な値に選ぶことによって、トランジスタ5,6のミラー
容量がキャンセルされ、3dB帯域が940MHzから1.5GHzに
伸び、約1.6倍の広帯域化が図れる。
1＝０の特性がほぼ従来の広帯域増幅器の特性に相当す
る。曲線S12は、C1＝5fFの特性、曲線S13はC1＝15fFの
特性、曲線S14はC1＝20fFの特性を示す。曲線S11とS14
とを比較して分かるように、補償容量35の容量値C1を最
適な値に選ぶことによって、トランジスタ5,6のミラー
容量がキャンセルされ、3dB帯域が940MHzから1.5GHzに
伸び、約1.6倍の広帯域化が図れる。
第７図は、第３図に示す差動増幅回路を並列形A/D変
換器用高速比較器として用いた場合の入出力波形の回路
シミュレーション結果を示すタイムチャートである。こ
こで、差動増幅器の回路パラメータは第６図の場合と同
様である。また、オーバドライブ電圧は4mVである。第
７図において、曲線S21は入力信号端子21の信号波形を
示す特性線、曲線S22は入力信号端子22の信号波形（一
定レベル）を示す特性線、曲線S23は出力信号端子23の
信号波形を示す特性線、曲線S24は出力信号端子24の信
号波形を示す特性線である。
換器用高速比較器として用いた場合の入出力波形の回路
シミュレーション結果を示すタイムチャートである。こ
こで、差動増幅器の回路パラメータは第６図の場合と同
様である。また、オーバドライブ電圧は4mVである。第
７図において、曲線S21は入力信号端子21の信号波形を
示す特性線、曲線S22は入力信号端子22の信号波形（一
定レベル）を示す特性線、曲線S23は出力信号端子23の
信号波形を示す特性線、曲線S24は出力信号端子24の信
号波形を示す特性線である。
第７図（ａ）はC1＝０、つまり従来の比較器の場合に
相当し、その応答時間、すなわち入力信号端子21と22の
電位が反転した時点T1から、出力信号端子23と24の電位
が反転する時点T2までの時間は約650psである。この応
答時間は第７図（ａ）において（T2−T1）で示される。
これに対して第７図（ｂ）はC1＝20fFの場合で、応答時
間は約370ps（＝T3−T1）と、従来の比較器に比べて約4
3％の高速化が図れる。
相当し、その応答時間、すなわち入力信号端子21と22の
電位が反転した時点T1から、出力信号端子23と24の電位
が反転する時点T2までの時間は約650psである。この応
答時間は第７図（ａ）において（T2−T1）で示される。
これに対して第７図（ｂ）はC1＝20fFの場合で、応答時
間は約370ps（＝T3−T1）と、従来の比較器に比べて約4
3％の高速化が図れる。
実施例2,3 第８図，第９図は本発明の第2,第３の実施例を示す回
路図であり、第１の実施例における固定の補償容量35を
ダイオード36および37、又はトランジスタ38および39の
接合容量で置き換えたものである。また、電圧源40は上
記ダイオード又はトランジスタのバイアスを調整するた
めのものである。モノリシック集積回路に本発明を実施
する場合、容量値の製造バラツキにより最適な広帯域化
が図れないという問題があるが、本構成の場合は、ダイ
オード又はトランジスタのバイアスを調整して最適化し
得るという利点がある。
路図であり、第１の実施例における固定の補償容量35を
ダイオード36および37、又はトランジスタ38および39の
接合容量で置き換えたものである。また、電圧源40は上
記ダイオード又はトランジスタのバイアスを調整するた
めのものである。モノリシック集積回路に本発明を実施
する場合、容量値の製造バラツキにより最適な広帯域化
が図れないという問題があるが、本構成の場合は、ダイ
オード又はトランジスタのバイアスを調整して最適化し
得るという利点がある。
実施例４ 第10図は、本発明の第４の実施例を示す回路図であ
る。補償容量41,42を第10図のように接続することによ
り、補償容量41又は42の両端の電圧はトランジスタ６又
は５ベース・コレクタ間の電圧に対して逆相となるか
ら、補償容量41又は42（容量値をC2とする）はノード90
からみるとC2（１−Ｇ）にみえる。従って、この容量値
C2（１−Ｇ）がトランジスタ６又は５の入力容量Cin＝
ＣBC１（１＋Ｇ）と等しくなるようにC2の値を選ぶこと
によりCinがキャンセルでき、差動増幅器の広帯域化が
図れる。なお、この場合、ベース・エミッタ容量ＣBE１
は小さいので省略している。
る。補償容量41,42を第10図のように接続することによ
り、補償容量41又は42の両端の電圧はトランジスタ６又
は５ベース・コレクタ間の電圧に対して逆相となるか
ら、補償容量41又は42（容量値をC2とする）はノード90
からみるとC2（１−Ｇ）にみえる。従って、この容量値
C2（１−Ｇ）がトランジスタ６又は５の入力容量Cin＝
ＣBC１（１＋Ｇ）と等しくなるようにC2の値を選ぶこと
によりCinがキャンセルでき、差動増幅器の広帯域化が
図れる。なお、この場合、ベース・エミッタ容量ＣBE１
は小さいので省略している。
従来技術の場合には、補償容量41又は42がトランジス
タ5,6のベースとコレクタの間に接続されているため、
トランジスタ5,6のコレクタの容量が増大し、差動増幅
回路の帯域が劣化するという問題があったが、本実施例
の場合には、トランジスタ27と28のバッファ効果によ
り、このような問題は発生しない。なお、第10図におい
て、トランジスタ27,28はエミッタホロワ回路を構成
し、補償容量41,42は容量補償回路を構成する。
タ5,6のベースとコレクタの間に接続されているため、
トランジスタ5,6のコレクタの容量が増大し、差動増幅
回路の帯域が劣化するという問題があったが、本実施例
の場合には、トランジスタ27と28のバッファ効果によ
り、このような問題は発生しない。なお、第10図におい
て、トランジスタ27,28はエミッタホロワ回路を構成
し、補償容量41,42は容量補償回路を構成する。
実施例5,6 第11図，第12図は本発明の第5,第６の実施例であり、
第４の実施例における固定の補償容量41,42をダイオー
ド45,46又はトランジスタ47,48の接合容量で置き換えた
ものである。ダイオード43,44は、ダイオード45,46又は
トランジスタ47,48の接合容量に加わるバイアス電圧が
トランジスタ5,6のベース・コレクタ間電圧と同じにな
るようにするためのレベルシフト用ダイオードである。
第４の実施例における固定の補償容量41,42をダイオー
ド45,46又はトランジスタ47,48の接合容量で置き換えた
ものである。ダイオード43,44は、ダイオード45,46又は
トランジスタ47,48の接合容量に加わるバイアス電圧が
トランジスタ5,6のベース・コレクタ間電圧と同じにな
るようにするためのレベルシフト用ダイオードである。
実施例７ 第13図に示す実施例７は、トランジスタ5,6のコレク
タ端子に付随する容量をキャンセルするために本発明を
適用した例である。この図において、コレクタ容量補償
回路（破線で囲んだ部分）は、エミッタホロワ回路をな
すトランジスタ51,52と、それらの出力端の間に接続さ
れた補償容量53と、電流源54,55とを有し、トランジス
タ27,28で検出された出力ノード92,93の電位差をトラン
ジスタ51,52、補償容量53で電圧電流変換して、該出力
ノード92,93に加えるようになっている。第13図に示し
たように、ノード92の電位が上昇した場合、補償容量53
を流れる電流がノード92に流入するように構成している
（この時の電流パスを同図に矢印で示す）。このため、
補償容量53の容量値をC3とすると、トランジスタ５のコ
レクタからみた補償容量53の値C3′は次式のように負の
値となる。
タ端子に付随する容量をキャンセルするために本発明を
適用した例である。この図において、コレクタ容量補償
回路（破線で囲んだ部分）は、エミッタホロワ回路をな
すトランジスタ51,52と、それらの出力端の間に接続さ
れた補償容量53と、電流源54,55とを有し、トランジス
タ27,28で検出された出力ノード92,93の電位差をトラン
ジスタ51,52、補償容量53で電圧電流変換して、該出力
ノード92,93に加えるようになっている。第13図に示し
たように、ノード92の電位が上昇した場合、補償容量53
を流れる電流がノード92に流入するように構成している
（この時の電流パスを同図に矢印で示す）。このため、
補償容量53の容量値をC3とすると、トランジスタ５のコ
レクタからみた補償容量53の値C3′は次式のように負の
値となる。
C3′＝−2C3 ……（12） 一方、トランジスタ5,6のコレクタ容量Cc0は、トラン
ジスタ5,6のベース・コレクタ間容量をＣBC１、コレク
タ・基板間容量をＣSUB１、トランジスタ27,28のベース
・コレクタ容量をＣBC７とすると、次式で表わせる。
ジスタ5,6のベース・コレクタ間容量をＣBC１、コレク
タ・基板間容量をＣSUB１、トランジスタ27,28のベース
・コレクタ容量をＣBC７とすると、次式で表わせる。
Cc0＝ＣBC１＋ＣSUB１＋ＣBC７ ……（13） 従って、（12）式と（13）式の絶対値が等しくなるよ
うに補償容量53の容量値C3を設定することにより、トラ
ンジスタ5,6のコレクタ容量がキャンセルされて高速化
が図れる。補償容量C3を第４図に示すトランジスタ接合
容量で構成した場合の周波数特性を第14図に実線で示
す。3dB帯域は約800MHzで、従来回路の約360MHz（破
線）に比べて約2.2倍の広帯域化が図れる。また、この
実施例による差動増幅回路を並列形A/D変換器用高速比
較器として用いた場合、その応答時間は571psで、補償
回路をもたない従来の差動増幅回路の場合の1110psと比
較して、約49％の時間短縮を図ることができる。なお、
この場合の回路パラメータは、約５図の場合と同様であ
る。
うに補償容量53の容量値C3を設定することにより、トラ
ンジスタ5,6のコレクタ容量がキャンセルされて高速化
が図れる。補償容量C3を第４図に示すトランジスタ接合
容量で構成した場合の周波数特性を第14図に実線で示
す。3dB帯域は約800MHzで、従来回路の約360MHz（破
線）に比べて約2.2倍の広帯域化が図れる。また、この
実施例による差動増幅回路を並列形A/D変換器用高速比
較器として用いた場合、その応答時間は571psで、補償
回路をもたない従来の差動増幅回路の場合の1110psと比
較して、約49％の時間短縮を図ることができる。なお、
この場合の回路パラメータは、約５図の場合と同様であ
る。
実施例８ 第15図は本発明の第８の実施例を示す回路図である。
第７の実施例で用いた固定の補償容量53のかわりにダイ
オード65又は66の接合容量を用い、ダイオード65又は66
のバイアス電圧がトランジスタ5,6のバイアス電圧と等
しくなるように回路を構成した場合の実施例である。動
作原理は、第７の実施例とほぼ同様で、ノード92の電位
をトランジスタ27と58で検出し、ダイオード65のカソー
ド端子に加える。一方、ダイオード65のアノード端子に
は、直流電源64とトランジスタ56により直流バイアスを
供給する。第15図に示したように、ノード92の電位が上
昇した場合、その電位変化に比例してダイオード65の接
合容量を流れる電流がノード92に流入するようにこれら
の素子を接続することにより、ノード92からはダイオー
ド65の接合容量が負の容量にみえる。このため、他の実
施例と同様に差動増幅器の広帯域化が図れる。ノード93
の場合も同様の動作である。なお、第15図において、5
7,58はトランジスタ、60〜63は電流源である。
第７の実施例で用いた固定の補償容量53のかわりにダイ
オード65又は66の接合容量を用い、ダイオード65又は66
のバイアス電圧がトランジスタ5,6のバイアス電圧と等
しくなるように回路を構成した場合の実施例である。動
作原理は、第７の実施例とほぼ同様で、ノード92の電位
をトランジスタ27と58で検出し、ダイオード65のカソー
ド端子に加える。一方、ダイオード65のアノード端子に
は、直流電源64とトランジスタ56により直流バイアスを
供給する。第15図に示したように、ノード92の電位が上
昇した場合、その電位変化に比例してダイオード65の接
合容量を流れる電流がノード92に流入するようにこれら
の素子を接続することにより、ノード92からはダイオー
ド65の接合容量が負の容量にみえる。このため、他の実
施例と同様に差動増幅器の広帯域化が図れる。ノード93
の場合も同様の動作である。なお、第15図において、5
7,58はトランジスタ、60〜63は電流源である。
実施例９ 第16図は本発明の第９の実施例を示す回路図であり、
第８の実施例におけるダイオード65,66をトランジスタ6
7,68で置き換えたものである。
第８の実施例におけるダイオード65,66をトランジスタ6
7,68で置き換えたものである。
実施例10 第17図は第10の実施例を示す回路図であり、本発明を
シングルエンド増幅器に適用した例である。トランジス
タ72の入力容量をキャンセルするために、そのコレクタ
の電位をトランジスタ74で検出し、トランジスタ77を介
して上記電位を補償容量78に加えて電圧電流変換する。
この図に示すように、ノード94の電位が上昇した時に補
償容量78を流れる電流がノード94に流入するようにこれ
らの素子を接続することにより補償容量78はノード94か
らみて負の容量にみえるため、他の実施例と同様、広帯
域化が図れる。
シングルエンド増幅器に適用した例である。トランジス
タ72の入力容量をキャンセルするために、そのコレクタ
の電位をトランジスタ74で検出し、トランジスタ77を介
して上記電位を補償容量78に加えて電圧電流変換する。
この図に示すように、ノード94の電位が上昇した時に補
償容量78を流れる電流がノード94に流入するようにこれ
らの素子を接続することにより補償容量78はノード94か
らみて負の容量にみえるため、他の実施例と同様、広帯
域化が図れる。
実施例11,12 第18図，第19図は本発明の第11,第12の実施例に示す
回路図であり、第10図の実施例における補償容量78をダ
イオード80又はトランジスタ81の接合容量で置き換えた
例である。直流電圧源79は、ダイオード80又はトランジ
スタ81の接合容量のバイアス調整用である。
回路図であり、第10図の実施例における補償容量78をダ
イオード80又はトランジスタ81の接合容量で置き換えた
例である。直流電圧源79は、ダイオード80又はトランジ
スタ81の接合容量のバイアス調整用である。
なお第17図〜第19図において、19は直流電圧源、70は
入力信号端子、71は出力信号端子、73は抵抗、75,76は
電流源、94は入力信号ノード、95は出力信号ノード、96
はトランジスタである。
入力信号端子、71は出力信号端子、73は抵抗、75,76は
電流源、94は入力信号ノード、95は出力信号ノード、96
はトランジスタである。
実施例13 第20図は第13の実施例を示す回路図であり、シングル
エンド増幅器の出力側のノードの容量をキャンセルする
ために本発明を適用した例である。抵抗73が接続された
ノード95の電位をトランジスタ74で検出し、この電位を
トランジスタ83を介して補償容量87の一方の端子に加え
る。補償容量87の他方の端子には直流電源84とトランジ
スタ82により直流電位を供給する。第26図に示したよう
に、ノード95の電位が上昇した時に、その電位変化に比
例して容量87を流れる電流がノード95に流入するように
これらの素子を接続することにより、ノード94からは補
償容量87が負の容量にみえるため、他の実施例と同様に
広帯域化が図れる。
エンド増幅器の出力側のノードの容量をキャンセルする
ために本発明を適用した例である。抵抗73が接続された
ノード95の電位をトランジスタ74で検出し、この電位を
トランジスタ83を介して補償容量87の一方の端子に加え
る。補償容量87の他方の端子には直流電源84とトランジ
スタ82により直流電位を供給する。第26図に示したよう
に、ノード95の電位が上昇した時に、その電位変化に比
例して容量87を流れる電流がノード95に流入するように
これらの素子を接続することにより、ノード94からは補
償容量87が負の容量にみえるため、他の実施例と同様に
広帯域化が図れる。
実施例14,15 第21図，第22図は本発明の第14,第15の実施例を示す
回路図であり、第13の実施例における補償容量87をダイ
オード88又はトランジスタ89で置き換えた例である。
回路図であり、第13の実施例における補償容量87をダイ
オード88又はトランジスタ89で置き換えた例である。
なお第20図〜第22図において、76,85,86は電流源、96
は入力信号端子である。
は入力信号端子である。
実施例16 第23図は、この発明を適用した第16の実施例を示す図
で、並列形A/D変換器の入力容量の電圧依存性により発
生する高周波歪を低減するものである。この並列形A/D
変換器112の入力信号ノード111には、２のＮ乗個のエミ
ッタホロワ回路114〜116が接続され、ＮビットのA/D変
換器を構成している。
で、並列形A/D変換器の入力容量の電圧依存性により発
生する高周波歪を低減するものである。この並列形A/D
変換器112の入力信号ノード111には、２のＮ乗個のエミ
ッタホロワ回路114〜116が接続され、ＮビットのA/D変
換器を構成している。
この回路において、ダイオード110のカソード端子に
は、直流電圧源109,トランジスタ104によって直流電位
を与え、ダイオード110に逆バイアスが加わるようにす
る。一方、ダイオード110のアノード端子には、A/D変換
器112の入力端子となる入力信号ノード111の電位に相当
する電位が印加される。すなわち、ノード111の電位を
トランジスタ102により検出し、この電位をトランジス
タ103を介してダイオード110のアノード端子に印加し、
ダイオード110の接合容量により電圧電流変換する。
は、直流電圧源109,トランジスタ104によって直流電位
を与え、ダイオード110に逆バイアスが加わるようにす
る。一方、ダイオード110のアノード端子には、A/D変換
器112の入力端子となる入力信号ノード111の電位に相当
する電位が印加される。すなわち、ノード111の電位を
トランジスタ102により検出し、この電位をトランジス
タ103を介してダイオード110のアノード端子に印加し、
ダイオード110の接合容量により電圧電流変換する。
第23図に示したように、入力信号ノード111の電位が
上昇した時にダイオード110を流れる電流が入力信号ノ
ード111に流入するように回路接続を行なうことによ
り、ダイオード110の接合容量は入力信号ノード111から
みて負の容量にみえる。ここで、ノード111に接続され
ているトランジスタ114,115,116のベース・コレクタ容
量の総和とダイオード110の接合容量とが等しくなるよ
うに設定し、かつ、それらのバイアス電圧が等しくなる
ように設定することにより、A/D変換器の入力容量を大
振幅時にもキャンセルすることができ、広帯域化を達成
できるとともに高調波歪を低減できる。
上昇した時にダイオード110を流れる電流が入力信号ノ
ード111に流入するように回路接続を行なうことによ
り、ダイオード110の接合容量は入力信号ノード111から
みて負の容量にみえる。ここで、ノード111に接続され
ているトランジスタ114,115,116のベース・コレクタ容
量の総和とダイオード110の接合容量とが等しくなるよ
うに設定し、かつ、それらのバイアス電圧が等しくなる
ように設定することにより、A/D変換器の入力容量を大
振幅時にもキャンセルすることができ、広帯域化を達成
できるとともに高調波歪を低減できる。
なお、第23図において、100は入力信号端子、101はト
ランジスタ、105〜107,117〜119は電流源、108,113は直
流電圧源である。
ランジスタ、105〜107,117〜119は電流源、108,113は直
流電圧源である。
ここで、従来の比較器（従来の差動増幅器）、本発明
を適用したベース容量補償形比較器（ベース端子に付随
する容量をキャンセルした比較器）、ならびにコレクタ
容量補償形比較器（コレクタ端子に付随する容量をキャ
ンセルした比較器）を高速A/D変換器用比較器として用
いた場合の動作速度を比較する。従来形比較器の応答期
間tpdが1110psであるのに対して、ベース容量補償形の
場合は606psと約45％、コレクタ容量補償形の場合は571
psと約49％の応答時間の短縮が図れ、高速動作を実現で
きる。なお、応答時間tpdとは、入力電圧Vinが基準電圧
ＶREFより1/2LSB（８ビットA/D変換LSIの場合には約4m
V）だけ高くなってから、２つの出力電圧Voutとその反
転電圧outの電位関係が逆転するまでの時間をいう。
なお、この場合の回路パラメータは、第11図の場合と同
様である。
を適用したベース容量補償形比較器（ベース端子に付随
する容量をキャンセルした比較器）、ならびにコレクタ
容量補償形比較器（コレクタ端子に付随する容量をキャ
ンセルした比較器）を高速A/D変換器用比較器として用
いた場合の動作速度を比較する。従来形比較器の応答期
間tpdが1110psであるのに対して、ベース容量補償形の
場合は606psと約45％、コレクタ容量補償形の場合は571
psと約49％の応答時間の短縮が図れ、高速動作を実現で
きる。なお、応答時間tpdとは、入力電圧Vinが基準電圧
ＶREFより1/2LSB（８ビットA/D変換LSIの場合には約4m
V）だけ高くなってから、２つの出力電圧Voutとその反
転電圧outの電位関係が逆転するまでの時間をいう。
なお、この場合の回路パラメータは、第11図の場合と同
様である。
以上、この発明による広帯域増幅器の実施例について
説明したが、この発明は、上述した実施例に限定される
ものではない。例えば、第13図に示す第７実施例は、コ
レクタ電位を検出してコレクタ容量を補償しているが、
この補償回路にてベース電位を検出してベース容量を補
償するように構成することも可能である。また、上記実
施例ではバイポーラトランジスタを使用した回路につい
て説明したが、これらの実施例におけるバイポーラトラ
ンジスタをMOSFET,GaAsMESFET等のFETに置き換えても同
様の効果が得られる。
説明したが、この発明は、上述した実施例に限定される
ものではない。例えば、第13図に示す第７実施例は、コ
レクタ電位を検出してコレクタ容量を補償しているが、
この補償回路にてベース電位を検出してベース容量を補
償するように構成することも可能である。また、上記実
施例ではバイポーラトランジスタを使用した回路につい
て説明したが、これらの実施例におけるバイポーラトラ
ンジスタをMOSFET,GaAsMESFET等のFETに置き換えても同
様の効果が得られる。
「発明の効果」 本発明および従来技術による3dB帯域の改善効果を表
１に示す。このように、従来技術の改善効果が1.03〜1.
39であるのに対し、本発明を適用することにより1.94〜
2.22倍の改善効果が期待できる。
１に示す。このように、従来技術の改善効果が1.03〜1.
39であるのに対し、本発明を適用することにより1.94〜
2.22倍の改善効果が期待できる。
実測結果 従来の差動増幅回路、ベース容量補償形差動増幅回路
（ベース端子に付随する容量を補償するために本技術を
適用した差動増幅回路）、およびコレクタ容量補償形差
動増幅回路（コレクタ端子に付随する容量をキャンセル
するために本技術を適用した差動増幅回路）を試作し、
それぞれの周波数特性を測定した。測定結果を第24図に
示す。3dB帯域は、従来回路の410MHzに対して、ベース
容量補償形、コレクタ容量補償形ともに820MHzと約２倍
の広帯域化が図れる。
（ベース端子に付随する容量を補償するために本技術を
適用した差動増幅回路）、およびコレクタ容量補償形差
動増幅回路（コレクタ端子に付随する容量をキャンセル
するために本技術を適用した差動増幅回路）を試作し、
それぞれの周波数特性を測定した。測定結果を第24図に
示す。3dB帯域は、従来回路の410MHzに対して、ベース
容量補償形、コレクタ容量補償形ともに820MHzと約２倍
の広帯域化が図れる。
さらに、実施例16に示したように、本発明を並列形A/
D変換器の入力端に適用することにより、並列形A/D変換
器の入力容量（接合容量）の電圧依存性に起因した高周
波歪を低減する効果が得られる。また、本発明によれ
ば、並列形A/D変換器に限らず、他の回路においても、
回路内の接合容量の電圧依存性に起因する高周波歪を低
減する効果が得られる。
D変換器の入力端に適用することにより、並列形A/D変換
器の入力容量（接合容量）の電圧依存性に起因した高周
波歪を低減する効果が得られる。また、本発明によれ
ば、並列形A/D変換器に限らず、他の回路においても、
回路内の接合容量の電圧依存性に起因する高周波歪を低
減する効果が得られる。
第１図〜第24図は、この発明による容量補償技術を適用
した広帯域増幅器、あるいはその特性等を示す図で、 第１図はこの発明の基本原理を説明するための略図、 第２図はこの発明による周波数特性の改善を示す図、 第３図はこの発明の第１実施例によるベース容量補償形
差動増幅器を示す回路図、 第４図は補償容量35の一例を示す図、 第５図は上記第１実施例の電圧利得特性を示すグラフ、 第６図は第１実施例において補償容量を変化させたとき
の電圧利得特性を示すグラフ、 第７図は広帯域差動増幅回路を並列型A/D変換器用高速
比較器として用いた場合の入出力波形の回路シミュレー
ション結果を示すタイムチャートであり、同図（ａ）は
従来の広帯域増幅器における応答時間を示すグラフ、同
図（ｂ）は第１実施例における応答時間を示すグラフ、 第８図〜第12図はこの発明の第２〜第６実施例によるベ
ース容量補償形差動増幅器を示す回路図、 第13図はこの発明の第７実施例によるコレクタ容量補償
形差動増幅器を示す回路図、 第14図は第７実施例の電圧利得特性を示す図、 第15、16図はこの発明の第8,9実施例によるコレクタ容
量補償形差動増幅器を示す回路図、 第17〜19図はこの発明の第10,11,12実施例によるベース
容量補償形シングルエンド増幅器を示す回路図、 第20〜22図はこの発明の第13,14,15実施例によるコレク
タ容量補償形シングルエンド増幅器を示す回路図、 第23図は並列形A/D変換器にこの発明を適用した第16の
実施例を示す回路図、 第24図はベース容量補償形差動増幅器とコレクタ容量補
償形差動増幅器の電圧利得特性の一例を示すグラフ、 第25図〜第30図は従来技術を説明するための図で、 第25図はピーキング技術を採用した差動増幅器を示す
図、 第26図はその周波数特性を示す図、 第27図はカスコード技術を採用した差動増幅器を示す
図、 第28図，第29図はベース・コレクタ間容量補償技術を採
用した差動増幅器を示す図、 第30図は従来回路の入力インピーダンスを説明するため
の略図である。 90、91、94……入力ノード、 111……入力ノード（A/D変換器）、 92、93、95……出力ノード、 Cin……入力容量、 Cco……コレクタ容量 sCv0……補償電流源、 35、41、42、53、78、87……補償容量、 36、37、45、46、65、66、80、88、110……ダイオード
（接合容量を補償容量として使用）、 38、39、67、68、81、89……トランジスタ（トランジス
タの接合容量を補償容量として使用） ５、６、72、101……トランジスタ（増幅用）、 27、28、74、102……トランジスタ（ホロア回路） 33、34、51、52、56、57、77、82、104……トランジス
タ（補償電流の供給手段） 112……並列形A/D変換器。
した広帯域増幅器、あるいはその特性等を示す図で、 第１図はこの発明の基本原理を説明するための略図、 第２図はこの発明による周波数特性の改善を示す図、 第３図はこの発明の第１実施例によるベース容量補償形
差動増幅器を示す回路図、 第４図は補償容量35の一例を示す図、 第５図は上記第１実施例の電圧利得特性を示すグラフ、 第６図は第１実施例において補償容量を変化させたとき
の電圧利得特性を示すグラフ、 第７図は広帯域差動増幅回路を並列型A/D変換器用高速
比較器として用いた場合の入出力波形の回路シミュレー
ション結果を示すタイムチャートであり、同図（ａ）は
従来の広帯域増幅器における応答時間を示すグラフ、同
図（ｂ）は第１実施例における応答時間を示すグラフ、 第８図〜第12図はこの発明の第２〜第６実施例によるベ
ース容量補償形差動増幅器を示す回路図、 第13図はこの発明の第７実施例によるコレクタ容量補償
形差動増幅器を示す回路図、 第14図は第７実施例の電圧利得特性を示す図、 第15、16図はこの発明の第8,9実施例によるコレクタ容
量補償形差動増幅器を示す回路図、 第17〜19図はこの発明の第10,11,12実施例によるベース
容量補償形シングルエンド増幅器を示す回路図、 第20〜22図はこの発明の第13,14,15実施例によるコレク
タ容量補償形シングルエンド増幅器を示す回路図、 第23図は並列形A/D変換器にこの発明を適用した第16の
実施例を示す回路図、 第24図はベース容量補償形差動増幅器とコレクタ容量補
償形差動増幅器の電圧利得特性の一例を示すグラフ、 第25図〜第30図は従来技術を説明するための図で、 第25図はピーキング技術を採用した差動増幅器を示す
図、 第26図はその周波数特性を示す図、 第27図はカスコード技術を採用した差動増幅器を示す
図、 第28図，第29図はベース・コレクタ間容量補償技術を採
用した差動増幅器を示す図、 第30図は従来回路の入力インピーダンスを説明するため
の略図である。 90、91、94……入力ノード、 111……入力ノード（A/D変換器）、 92、93、95……出力ノード、 Cin……入力容量、 Cco……コレクタ容量 sCv0……補償電流源、 35、41、42、53、78、87……補償容量、 36、37、45、46、65、66、80、88、110……ダイオード
（接合容量を補償容量として使用）、 38、39、67、68、81、89……トランジスタ（トランジス
タの接合容量を補償容量として使用） ５、６、72、101……トランジスタ（増幅用）、 27、28、74、102……トランジスタ（ホロア回路） 33、34、51、52、56、57、77、82、104……トランジス
タ（補償電流の供給手段） 112……並列形A/D変換器。
Claims (8)
- 【請求項１】次の構成要素を有する広帯域増幅器。 （ａ）少なくとも２つのトランジスタを有する差動増幅
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの入力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。 - 【請求項２】次の構成要素を有する広帯域増幅器。 （ａ）少なくとも２つのトランジスタを有する差動増幅
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの出力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。 - 【請求項３】次の構成要素を有する広帯域増幅器。 （ａ）少なくとも１つのトランジスタを有するシングル
エンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの入力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。 - 【請求項４】次の構成要素を有する広帯域増幅器。 （ａ）少なくとも１つのトランジスタを有するシングル
エンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの出力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。 - 【請求項５】並列型A/D変換器に接続され、次の構成要
素を有する広帯域増幅器。 （ａ）並列型A/D変換器の入力ノードの電圧変動を検出
するホロア回路、 （ｂ）該ホロア回路に接続され、前記A/D変換器の入力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｃ）前記補償電流を前記A/D変換器の入力ノードに供
給する手段。 - 【請求項６】特許請求の範囲第１項または第３項に記載
の広帯域増幅器において、 前記補償容量の容量値は、 前記差動増幅器またはシングルエンド増幅器を構成する
トランジスタの入力ノードからみた前記補償容量の容量
値と、前記トランジスタの入力容量値の絶対値とが等し
くなる値を有することを特徴とする。 - 【請求項７】特許請求の範囲第２項または第４項に記載
の広帯域増幅器において、 前記補償容量の容量値は、 前記差動増幅器またはシングルエンド増幅器を構成する
トランジスタの出力ノードからみた前記補償容量の容量
値と、前記トランジスタの出力容量値の絶対値とが等し
くなる値を有することを特徴とする。 - 【請求項８】特許請求の範囲第５項に記載の広帯域増幅
器において、 前記補償容量の容量値は、 前記A/D変換器の入力ノードからみた前記補償容量の容
量値と、前記A/D変換器の入力容量値の絶対値とが等し
くなる値を有することを特徴とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63183267A JP2759128B2 (ja) | 1987-07-24 | 1988-07-22 | 広帯域増幅器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18362487 | 1987-07-24 | ||
| JP62-183624 | 1987-07-24 | ||
| JP63183267A JP2759128B2 (ja) | 1987-07-24 | 1988-07-22 | 広帯域増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105605A JPH01105605A (ja) | 1989-04-24 |
| JP2759128B2 true JP2759128B2 (ja) | 1998-05-28 |
Family
ID=16139028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63183267A Expired - Fee Related JP2759128B2 (ja) | 1987-07-24 | 1988-07-22 | 広帯域増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4885548A (ja) |
| EP (1) | EP0300494B1 (ja) |
| JP (1) | JP2759128B2 (ja) |
| KR (1) | KR930007292B1 (ja) |
| DE (1) | DE3878069T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010533423A (ja) * | 2007-07-10 | 2010-10-21 | クゥアルコム・インコーポレイテッド | 異なった周波数に同調される複数の並列ｓｒ増幅器を有している超再生（ｓｒ）装置 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859961A (en) * | 1988-12-19 | 1989-08-22 | Triouint Semiconductor, Inc. | Wide bandwidth push-pull parallel amplifier |
| US4940980A (en) * | 1989-05-05 | 1990-07-10 | Analog Devices, Inc. | Input stage for flash A/D converter |
| US4999585A (en) * | 1989-11-06 | 1991-03-12 | Burr-Brown Corporation | Circuit technique for cancelling non-linear capacitor-induced harmonic distortion |
| DE4001573A1 (de) * | 1990-01-20 | 1991-07-25 | Philips Patentverwaltung | Differenzverstaerker |
| US5184090A (en) * | 1990-01-29 | 1993-02-02 | Sanyo Electric Co., Ltd. | Head amplifier |
| FR2665034A1 (fr) * | 1990-07-17 | 1992-01-24 | Philips Composants | Amplificateur large bande presentant des sorties separees. |
| US5250911A (en) * | 1992-04-20 | 1993-10-05 | Hughes Aircraft Company | Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent |
| EP0630103B1 (en) * | 1993-06-17 | 2000-09-27 | Sony Corporation | Emitterfollower circuit and analog to digital converter using such circuit |
| JPH0794971A (ja) * | 1993-09-24 | 1995-04-07 | Mitsubishi Electric Corp | 差動増幅器 |
| US5420542A (en) * | 1994-05-16 | 1995-05-30 | Elantec, Inc. | Varactor compensation in amplifier circuits |
| US5493246A (en) * | 1994-09-06 | 1996-02-20 | Motorola, Inc. | Circuit and method of canceling leakage current in an analog array |
| DE19525410A1 (de) * | 1995-07-12 | 1997-01-23 | Philips Patentverwaltung | Schaltungsanordnung zum Übertragen von Tonsignalen |
| US5838199A (en) * | 1996-05-28 | 1998-11-17 | Analog Devices, Inc. | Multi-stage high-performance amplifier |
| US6356147B1 (en) | 2000-12-19 | 2002-03-12 | International Business Machines Corporation | Wideband dual amplifier circuits |
| EP1281976A1 (de) * | 2001-07-30 | 2003-02-05 | aix ACCT Systems GmbH | Elektrometer für die Messung schneller Spannungsänderungen |
| US6624699B2 (en) * | 2001-10-25 | 2003-09-23 | Broadcom Corporation | Current-controlled CMOS wideband data amplifier circuits |
| JP3857163B2 (ja) * | 2002-03-14 | 2006-12-13 | 株式会社東芝 | 広帯域増幅器、無線送受信装置及び半導体集積回路 |
| EP1517439A1 (en) * | 2003-09-16 | 2005-03-23 | STMicroelectronics S.r.l. | Transistor amplifier |
| DE102005062767A1 (de) * | 2005-12-28 | 2007-07-12 | Atmel Germany Gmbh | Kaskoden-Differenzverstärker und Differenzverstärker |
| CN100576722C (zh) * | 2006-05-22 | 2009-12-30 | 普诚科技股份有限公司 | 单端输入双端输出放大器电路及信号处理电路 |
| US20080042722A1 (en) * | 2006-08-15 | 2008-02-21 | Silicon Laboratories, Inc. | High speed level shifter circuit and circuit using same |
| US7577413B2 (en) * | 2006-09-19 | 2009-08-18 | Silicon Laboratories, Inc. | Method and apparatus for calibrating a filter of a receiver |
| US7609111B2 (en) * | 2006-12-05 | 2009-10-27 | Intersil Americas Inc. | Negative capacitance synthesis |
| US7501860B2 (en) * | 2007-07-31 | 2009-03-10 | National Semiconductor Corporation | Differential input driver using current feedback and cross-coupled common base devices |
| JPWO2010103582A1 (ja) * | 2009-03-09 | 2012-09-10 | パナソニック株式会社 | 差動増幅器およびそれを用いたパイプラインａｄ変換器 |
| JP4951022B2 (ja) * | 2009-05-19 | 2012-06-13 | 日本電信電話株式会社 | 差動分布回路 |
| US8228120B2 (en) | 2009-05-29 | 2012-07-24 | Intersil Americas Inc. | Negative capacitance synthesis for use with differential circuits |
| US7911280B2 (en) * | 2009-07-13 | 2011-03-22 | Sony Ericsson Mobile Communications Ab | Amplifier stage |
| JP5330299B2 (ja) * | 2010-03-25 | 2013-10-30 | 日本電信電話株式会社 | 可変利得増幅器 |
| CN105324936B (zh) | 2013-07-04 | 2018-02-23 | 株式会社村田制作所 | 功率放大模块 |
| US9413309B1 (en) * | 2015-03-25 | 2016-08-09 | Analog Devices Global | Apparatus and methods for a cascode amplifier topology for millimeter-wave power application |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678405A (en) * | 1970-08-26 | 1972-07-18 | Rca Corp | Amplifier-limiter circuit with reduced am to pm conversion |
| US4646002A (en) * | 1984-05-10 | 1987-02-24 | Regents Of The University Of Minnesota | Circuit for high impedance broad band probe |
| JPS6218807A (ja) * | 1985-07-17 | 1987-01-27 | Toshiba Corp | カレントミラ−回路 |
| US4713628A (en) * | 1986-10-08 | 1987-12-15 | Comlinear Corporation | Compensation and biasing of wideband amplifiers |
| EP0264812B1 (en) * | 1986-10-20 | 1994-07-13 | Hitachi, Ltd. | Preamplifier circuit |
-
1988
- 1988-07-20 US US07/221,937 patent/US4885548A/en not_active Expired - Lifetime
- 1988-07-22 KR KR1019880009195A patent/KR930007292B1/ko not_active IP Right Cessation
- 1988-07-22 EP EP88111857A patent/EP0300494B1/en not_active Expired - Lifetime
- 1988-07-22 JP JP63183267A patent/JP2759128B2/ja not_active Expired - Fee Related
- 1988-07-22 DE DE8888111857T patent/DE3878069T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010533423A (ja) * | 2007-07-10 | 2010-10-21 | クゥアルコム・インコーポレイテッド | 異なった周波数に同調される複数の並列ｓｒ増幅器を有している超再生（ｓｒ）装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3878069T2 (de) | 1993-07-29 |
| KR890003115A (ko) | 1989-04-13 |
| EP0300494A2 (en) | 1989-01-25 |
| EP0300494A3 (en) | 1989-08-30 |
| EP0300494B1 (en) | 1993-02-03 |
| US4885548A (en) | 1989-12-05 |
| JPH01105605A (ja) | 1989-04-24 |
| DE3878069D1 (de) | 1993-03-18 |
| KR930007292B1 (ko) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2759128B2 (ja) | 広帯域増幅器 | |
| US7477106B2 (en) | Power amplifier with bias control | |
| US6566961B2 (en) | Wide-band single-ended to differential converter in CMOS technology | |
| KR100427878B1 (ko) | 증폭회로 | |
| Van De Plassche | A wide-band monolithic instrumentation amplifier [application of voltage-current convertor] | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| TWI647905B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
| JPH04156001A (ja) | 増幅回路及びディスプレイ装置 | |
| US6710654B2 (en) | Bipolar class AB folded cascode operational amplifier for high-speed applications | |
| US20050128000A1 (en) | Ultra fast, low noise voltage feedback operational amplifier with dynamic biasing | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH04223602A (ja) | 増幅回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US5047729A (en) | Transconductance amplifier | |
| US5729176A (en) | Linear differential gain stage | |
| US6448853B1 (en) | Distortion improvement in amplifiers | |
| TWI669905B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
| US4588909A (en) | Distortion compensating circuit | |
| Van de Plassche | A wide-band operational amplifier with a new output stage and a simple frequency compensation | |
| TWI693788B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| JP2001057511A (ja) | 線形増幅回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPS63129704A (ja) | 高速高精度バツフア増幅器 | |
| JP2626196B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |