JPH01105605A - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JPH01105605A JPH01105605A JP63183267A JP18326788A JPH01105605A JP H01105605 A JPH01105605 A JP H01105605A JP 63183267 A JP63183267 A JP 63183267A JP 18326788 A JP18326788 A JP 18326788A JP H01105605 A JPH01105605 A JP H01105605A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitance
- circuit
- capacity
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 40
- 238000010586 diagram Methods 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101100286230 Mus musculus Serping1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、広帯域、低歪な半導体増幅器に関するもの
である。
である。
「従来の技術」
この発明の先行技術として、広帯域を実現するためのピ
ーキング技術、カスコード技術、あるいはベース・コレ
クタ間容量補償技術が使用されている。これらの技術の
概要は次の通りである。
ーキング技術、カスコード技術、あるいはベース・コレ
クタ間容量補償技術が使用されている。これらの技術の
概要は次の通りである。
（１）ピーキング技術
第２５図は、ピーキング技術を用いた差動増幅器を示す
ものである。この図において、１．２は入力信号端子、
３．４は出力信号端子、５．６はトランジスタ、７．８
は抵抗、９は電流源、１０はピーキング容量、１１．１
２は負帰還抵抗、！８は直流電源である。
ものである。この図において、１．２は入力信号端子、
３．４は出力信号端子、５．６はトランジスタ、７．８
は抵抗、９は電流源、１０はピーキング容量、１１．１
２は負帰還抵抗、！８は直流電源である。
ピーキング容量１０は、負帰還抵抗１１．１２と並列に
接続されている。この増幅器は、まず最初に、負帰還抵
抗１１．１２により低周波利得を下げることによって広
帯域化を図り（第２６図に示すように３ｄＢ帯域幅がｆ
５ｄＢｏからｆ ３ｄＢ、に増加する）、さらに、ピ
ーキング容量ｌＯによって−負帰還抵抗１１．１２に周
波数特性を持たせて高周波領域での帰還量を減らし、元
の回路の特性に近づけることにより広帯域化を図るもの
である（改善された帯域幅は第２６図のｆ ｓｄＢ＊で
示される）。
接続されている。この増幅器は、まず最初に、負帰還抵
抗１１．１２により低周波利得を下げることによって広
帯域化を図り（第２６図に示すように３ｄＢ帯域幅がｆ
５ｄＢｏからｆ ３ｄＢ、に増加する）、さらに、ピ
ーキング容量ｌＯによって−負帰還抵抗１１．１２に周
波数特性を持たせて高周波領域での帰還量を減らし、元
の回路の特性に近づけることにより広帯域化を図るもの
である（改善された帯域幅は第２６図のｆ ｓｄＢ＊で
示される）。
このようにピーキング技術による帯域の上限は、負帰還
抵抗とピーキング容量をもたない元の回路の周波数特性
によって制限される。
抵抗とピーキング容量をもたない元の回路の周波数特性
によって制限される。
（２）カスコード技術
第２７図は、カスコード技術を用いた差動増幅器を示す
ものである。トランジスタｌ ５，１６がない通常の差
動増幅凹路の場合、入力端子からみたトランジスタ５．
６の入力容量Ｃｉｎは、ベース・エミッタ間容量をＣＢ
Ｅ、ベース・コレクタ間容量をＣＢＣとすると次式とな
る。
ものである。トランジスタｌ ５，１６がない通常の差
動増幅凹路の場合、入力端子からみたトランジスタ５．
６の入力容量Ｃｉｎは、ベース・エミッタ間容量をＣＢ
Ｅ、ベース・コレクタ間容量をＣＢＣとすると次式とな
る。
Ｃｉ口＝ＣＢＥ＋ＣＢＣ（１＋Ｇ） ・・・・・
・ （１）これは、トランジスタ５．６のベースΦ
コレクタ間容ＩＩ ＣＢＣがミラー効果により電圧利得
６倍されるためである。
・ （１）これは、トランジスタ５．６のベースΦ
コレクタ間容ＩＩ ＣＢＣがミラー効果により電圧利得
６倍されるためである。
一方、第２７図の回路では、ベース接地トランジスタ１
５，１６の効果によってトランジスタ５゜６のコレクタ
のインピーダンスが低くなり、その電位がほとんど変動
しない。このため、トランジスタ５．６のベース・コレ
クタ間容量ＣＢＣのミラー成分がなくなり、入力容量Ｃ
ｉｎは次式となる。
５，１６の効果によってトランジスタ５゜６のコレクタ
のインピーダンスが低くなり、その電位がほとんど変動
しない。このため、トランジスタ５．６のベース・コレ
クタ間容量ＣＢＣのミラー成分がなくなり、入力容量Ｃ
ｉｎは次式となる。
Ｃｉｎ−ＣＢＥ＋ ＣＢＣ−（２）
このように、入力容量Ｃ１ｎｈ（ＣＢＣ−Ｇだけ低減さ
れる。したがって、電圧利得Ｇが大きい場合には帯域の
改善効果は大きい。
れる。したがって、電圧利得Ｇが大きい場合には帯域の
改善効果は大きい。
（３）ベース・コレクタ間容量補償技術第２８図は、入
力トランジスタ５．６のベース・コレクタ間容量をキャ
ンセルすることにより、広帯域化を図った従来の増幅回
路を示すものである。
力トランジスタ５．６のベース・コレクタ間容量をキャ
ンセルすることにより、広帯域化を図った従来の増幅回
路を示すものである。
これは、差動増幅器の正相出力を容［１１３を介して正
相入力に帰還し、また逆相出力を容量１４を介して逆相
入力に帰還することにより、トランジスタ５．６の入力
容量をキャンセルする方法である。トランジスタ５．６
のベース・エミッタ間容量をＣＢＥ、ベース・コレクタ
間容量をＣＢＣ，電圧利得をＧとすると、入力端子から
みたトランジスタ５．６の入力容ｆｆ１ｃｉｎはミラー
効果によって次式となる。
相入力に帰還し、また逆相出力を容量１４を介して逆相
入力に帰還することにより、トランジスタ５．６の入力
容量をキャンセルする方法である。トランジスタ５．６
のベース・エミッタ間容量をＣＢＥ、ベース・コレクタ
間容量をＣＢＣ，電圧利得をＧとすると、入力端子から
みたトランジスタ５．６の入力容ｆｆ１ｃｉｎはミラー
効果によって次式となる。
Ｃ１ｎ＝ＣＢＥ＋ＣＢＣ（１＋Ｇ） ＝−（３）これ
に対して、容量１３．１４の両端には、トランジスタ５
，６のベース・コレクタ間容量とは逆相の電圧が加わる
ため、容量１３．１４の容量値をＣとすると、入力端子
からみた容５１１３．１４の値Ｃ゛は次式となる。
に対して、容量１３．１４の両端には、トランジスタ５
，６のベース・コレクタ間容量とは逆相の電圧が加わる
ため、容量１３．１４の容量値をＣとすると、入力端子
からみた容５１１３．１４の値Ｃ゛は次式となる。
Ｃ’＝Ｃ（１−Ｇ） ＜ ０ ・・・・・・ （４）
ここで、（３）、（４）式の絶対値が等しくなるように
、Ｃの値を設定することにより、トランジスタ５．６の
入力容量がキャンセルされて広帯域化が図られる。
ここで、（３）、（４）式の絶対値が等しくなるように
、Ｃの値を設定することにより、トランジスタ５．６の
入力容量がキャンセルされて広帯域化が図られる。
この技術を集積回路技術に適用する場合、トランジスタ
５．６の接合容量とのマツチングをとるために、容量１
３．１４としては、通常、第２９図に示すようなトラン
ジスタの接合容量を用いる。
５．６の接合容量とのマツチングをとるために、容量１
３．１４としては、通常、第２９図に示すようなトラン
ジスタの接合容量を用いる。
この場合、トランジスタ１３ａ、１４ａのベース・コレ
クタ間容量だけでなく、コレクタ・基板間容量もトラン
ジスタ５．６のコレクタ端子容量に加算されるため、コ
レクタ端子における時定数はさらに増加する。
クタ間容量だけでなく、コレクタ・基板間容量もトラン
ジスタ５．６のコレクタ端子容量に加算されるため、コ
レクタ端子における時定数はさらに増加する。
「発明が解決しようとする課題」
ところで、上述した従来の広帯域化技術には、以下に示
す問題点があった。
す問題点があった。
（１）ピーキング技術の問題点
負帰還抵抗およびピーキング容量の接続比より帯域の上
限を高くすることは可能であるが、元の回路の周波数特
性を越えて広帯域化を行うことはできないという問題が
あった（第２５図、第２６図参照）。
限を高くすることは可能であるが、元の回路の周波数特
性を越えて広帯域化を行うことはできないという問題が
あった（第２５図、第２６図参照）。
（２）カスコード技術の問題点
■増幅器の電圧利得Ｇが小さい場合は改善効果が小さい
。
。
■トランジスタ５．６のコレクタ端子に付随する容量値
を低減する効果はない。
を低減する効果はない。
■トランジスタ１５．１６がトランジスタ５，６と直列
に接続されているため、ダイナミックレンジが狭くなる
。
に接続されているため、ダイナミックレンジが狭くなる
。
■トランジスタｌ ５，１６のベース電位用として必要
な電源が１つ増える。
な電源が１つ増える。
■トランジスタのベース・コレクタ接合バイアス電圧の
低下により接合容量が増加する。
低下により接合容量が増加する。
■大振幅動作時のスルーレート特性が低下する（以上、
第２７図参照）。
第２７図参照）。
（３）コレクタ・ベース間容量補償技術の問題点■容ｆ
ｉ１３．１４の一端がトランジスタ５．６のコレクタ端
子に接続されているため、出力容量が容量１３．１４の
容量値Ｃだけ増加し、出力端子における時定数は逆に増
加し、広帯域化の効果が小さい。
ｉ１３．１４の一端がトランジスタ５．６のコレクタ端
子に接続されているため、出力容量が容量１３．１４の
容量値Ｃだけ増加し、出力端子における時定数は逆に増
加し、広帯域化の効果が小さい。
■差動回路にしか適用できない（以上、第２８図参照）
。
。
この発明は上述した事情に鑑みてなされたものであり、
回路的に負性容量を発生し、増幅回路の帯域を制限して
いるトランジスタの接合容量、あるいは負荷容量をキャ
ンセルすることにより、回路の広帯域化、高速化を図っ
た増幅器を提供することを目的としている。さらに、こ
の発明の第２の目的は、増幅器の入力部のノードに付随
するミラー容量の低減ばかりでなく、それ以外のノード
、たとえば出力ノードに付随する容量についても回路的
に低減し、増幅器の広帯域化を図ることにある。すなわ
ち、この発明は、出力ノードの容量増加による速度・帯
域の劣化、あるいはスルーレート特性の劣化を伴わない
で広帯域化を実現した増幅器を提供するものである。
回路的に負性容量を発生し、増幅回路の帯域を制限して
いるトランジスタの接合容量、あるいは負荷容量をキャ
ンセルすることにより、回路の広帯域化、高速化を図っ
た増幅器を提供することを目的としている。さらに、こ
の発明の第２の目的は、増幅器の入力部のノードに付随
するミラー容量の低減ばかりでなく、それ以外のノード
、たとえば出力ノードに付随する容量についても回路的
に低減し、増幅器の広帯域化を図ることにある。すなわ
ち、この発明は、出力ノードの容量増加による速度・帯
域の劣化、あるいはスルーレート特性の劣化を伴わない
で広帯域化を実現した増幅器を提供するものである。
さらにまた、この発明の他の目的は、トランジスタの接
合容量に印加される電圧に応じて補償電流を流すことに
より、該接合容量の電圧依存性に起因する高調波歪の低
減を図ることである。
合容量に印加される電圧に応じて補償電流を流すことに
より、該接合容量の電圧依存性に起因する高調波歪の低
減を図ることである。
「課題を解決するための手段」
上記課題を解決するため、この発明は下記の構成要素を
有することを特徴としている。
有することを特徴としている。
（１）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも２つのトランジスタを有する差動増幅
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの入力容量ζζ流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの入力容量ζζ流れる電流と同じ大きさで反対方
向の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。
（２）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも２つのトランジスタを有する差動増幅
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの出力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの出力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。
（３）次の構成要素を有する広帯域増幅器。
（ａ） 少なくとも１つのトランジスタを有するシング
ルエンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、（ｃ）該ホロ
ア回路の出力端子に接続され、前記トランジスタの入力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。
ルエンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、（ｃ）該ホロ
ア回路の出力端子に接続され、前記トランジスタの入力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。
（４）次の構成要素を有する広帯域増幅器。
（ａ）少なくとも１つのトランジスタを有するシングル
エンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、（ｅ）該十ロ
ア回路の出力端子に接続され、前記トランジスタの出力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。
エンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、（ｅ）該十ロ
ア回路の出力端子に接続され、前記トランジスタの出力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。
（５）並列型Ａ／Ｄ変換器に接続され、次の構成要素を
有する広帯域増幅器。
有する広帯域増幅器。
（ａ）並列型Ａ／Ｄ変換器の入力ノードの電圧変動を検
出するホロア回路、 （ｂ）該ホロア回路に接続され、前記Ａ／Ｄ変換器の入
力容量に流れる電流と同じ大きさで反対方向の補償電流
を発生する補償容量、および（ｃ）前記補償電流を前記
Ａ／Ｄ変換器の入力ノードに供給する手段。
出するホロア回路、 （ｂ）該ホロア回路に接続され、前記Ａ／Ｄ変換器の入
力容量に流れる電流と同じ大きさで反対方向の補償電流
を発生する補償容量、および（ｃ）前記補償電流を前記
Ａ／Ｄ変換器の入力ノードに供給する手段。
「作用」
上記構成によれば、増幅器を構成するトランジスタの入
力ノードあるいは出力ノードの電圧変動がホロア回路に
よって検出され、補償容量に供給される。補償容量では
、前記入力ノードあるいは出力ノードに流れる電流と同
じ大きさで反対方向の補償電流が発生される。そして、
この補償電流は前記トランジスタの入力ノードあるいは
出力ノードに供給される。この結果、トランジスタの入
力ノードあるいは出力ノードに付随した容量はキャンセ
ルされ、増幅器の広帯域化が実現される。
力ノードあるいは出力ノードの電圧変動がホロア回路に
よって検出され、補償容量に供給される。補償容量では
、前記入力ノードあるいは出力ノードに流れる電流と同
じ大きさで反対方向の補償電流が発生される。そして、
この補償電流は前記トランジスタの入力ノードあるいは
出力ノードに供給される。この結果、トランジスタの入
力ノードあるいは出力ノードに付随した容量はキャンセ
ルされ、増幅器の広帯域化が実現される。
「実施例」
以下、図面を参照してこの発明の詳細な説明する。なお
、各図において、対応する部分には同一の符号を付して
いる。
、各図において、対応する部分には同一の符号を付して
いる。
まず、第３０図、第１図、第２図を参照し、この発明の
基本原理を従来技術と対比させて説明する。
基本原理を従来技術と対比させて説明する。
第３０図は、入力抵抗Ｒｉｎと入力容量Ｃｉｎを有する
従来回路を示す図である。この入力抵抗Ｒｉｎと入力容
量Ｃ３ｎからなる時定数１個の単純な回路を、信号源イ
ンピーダンスｎｓを有する信号源で駆動する場合の周波
数特性について考える。この回路の低周波利得Ｇ。、３
ｄＢ帯域ｆ ５ｄＢｏ、利得・帯域幅積（ＧＢ積） Ｇ
Ｂ Ｏはそれぞれ次式で表現できる。
従来回路を示す図である。この入力抵抗Ｒｉｎと入力容
量Ｃ３ｎからなる時定数１個の単純な回路を、信号源イ
ンピーダンスｎｓを有する信号源で駆動する場合の周波
数特性について考える。この回路の低周波利得Ｇ。、３
ｄＢ帯域ｆ ５ｄＢｏ、利得・帯域幅積（ＧＢ積） Ｇ
Ｂ Ｏはそれぞれ次式で表現できる。
Ｑｏ＝ Ｒｉｎ／／Ｒｓ 、、０．、（５）
ｆｓｄＢｏ＝ ’ 、−ｍ−・・・・・・（６
）２ｇ Ｃ１ｎ（Ｉｔ ｔｎ／／Ｒｓ） ＧＢｏ”Ｇｏ” ｆ、ｄＢ。
ｆｓｄＢｏ＝ ’ 、−ｍ−・・・・・・（６
）２ｇ Ｃ１ｎ（Ｉｔ ｔｎ／／Ｒｓ） ＧＢｏ”Ｇｏ” ｆ、ｄＢ。
このように、この回路の３ｄＢ帯域ｆ ３ｄＢｏとＣＢ
積Ｇ Ｂ ｏは、入力容量Ｃｉｎ、入力抵抗Ｒｉｎ、お
よび信号源インピーダンスＲｓで決まる。この回路の広
帯域化を図るためには、Ｒｓは一定であるがら、Ｒｉｎ
とＣｉｎを低減すれば良い。Ｒｉｎを低減すると３ｄＢ
帯域は改善されるが、その分周波数利得が下がるため、
（７）式かられかるようにＧＢ積は変化しない。一方、
Ｃｉｎを低減した場合には、低周波数利得は一定のまま
３ｄＢ帯域が改善できるため、ＣＢ積も改善できる。
積Ｇ Ｂ ｏは、入力容量Ｃｉｎ、入力抵抗Ｒｉｎ、お
よび信号源インピーダンスＲｓで決まる。この回路の広
帯域化を図るためには、Ｒｓは一定であるがら、Ｒｉｎ
とＣｉｎを低減すれば良い。Ｒｉｎを低減すると３ｄＢ
帯域は改善されるが、その分周波数利得が下がるため、
（７）式かられかるようにＧＢ積は変化しない。一方、
Ｃｉｎを低減した場合には、低周波数利得は一定のまま
３ｄＢ帯域が改善できるため、ＣＢ積も改善できる。
第３０図に示す回路において、入力容量Ｃｉｎに流れる
電流を外部から供給することによって、信号源側からみ
た入力容量Ｃｉｎの値を等価的に小さくすることができ
る。これが本発明の原理であり、その方法を第１図に示
す。入力容量Ｃｉｎに印加される電圧ｖ０を検出し、Ｃ
４ｎに流れる電流と同じ位相の電流を発生してＣｉｎに
供給する。この電流値を５ｃｖｏ（ｓはラプラス変換演
算子）とすると、第１図の回路の３ｄＢ帯域ｆ ａｄＢ
＋は、（５）式を用いることによって次式で表わせる。
電流を外部から供給することによって、信号源側からみ
た入力容量Ｃｉｎの値を等価的に小さくすることができ
る。これが本発明の原理であり、その方法を第１図に示
す。入力容量Ｃｉｎに印加される電圧ｖ０を検出し、Ｃ
４ｎに流れる電流と同じ位相の電流を発生してＣｉｎに
供給する。この電流値を５ｃｖｏ（ｓはラプラス変換演
算子）とすると、第１図の回路の３ｄＢ帯域ｆ ａｄＢ
＋は、（５）式を用いることによって次式で表わせる。
・・・・・・（８）
また低周波利得は変化しないため、ＧＢ積ＧＩ３、は、
（５）、（７）、（８）式より、次式で表現できる。
（５）、（７）、（８）式より、次式で表現できる。
この場合、低周波利得は一定で、Ｃの値を大きくするに
つれて入力容量Ｃ１ｎに流れる電流が補償され、３ｄＢ
帯域ｆ ｓｄＢ＋ＳＧ Ｂ積ＧＢ、ともに改善されて、
Ｃ＝ ＣｉｂのときＣｉｎがキャンセルされ、３ｄＢ帯
域ｆ ｓｄＢ＋は理想的には無限大となる。この様子を
第２図に示す。しかしながら、現実の回路では、デバイ
スの各部の接合容量に起因する高次のボールが多数存在
している。このため、実際は、３ｄＢ帯域の上限はこれ
らのボールで制限される。
つれて入力容量Ｃ１ｎに流れる電流が補償され、３ｄＢ
帯域ｆ ｓｄＢ＋ＳＧ Ｂ積ＧＢ、ともに改善されて、
Ｃ＝ ＣｉｂのときＣｉｎがキャンセルされ、３ｄＢ帯
域ｆ ｓｄＢ＋は理想的には無限大となる。この様子を
第２図に示す。しかしながら、現実の回路では、デバイ
スの各部の接合容量に起因する高次のボールが多数存在
している。このため、実際は、３ｄＢ帯域の上限はこれ
らのボールで制限される。
しかし、帯域の上限に対して支配的なボールが高周波領
域に移動することになるので、増幅器の広帯域化が実現
される。
域に移動することになるので、増幅器の広帯域化が実現
される。
実施例１
本発明を基本差動増幅回路に適用した第１の実施例を第
３図に示す。
３図に示す。
この種の基本差動増幅回路の主な帯域制限要因は、次の
２つである。
２つである。
（１）ベース容量による制限
トランジスタ５又は６のベース端子に付随する容量（す
なわち、トランジスタ５．６のベース・コレクタ間容量
のミラー容量とベース・エミッタ間容量）と、トランジ
スタ５．６のベース端子から信号源側をみた時のインピ
ーダンスとが一つの時定数を形成し、これが第１の帯域
制限要因゛となる。後述する実施例１〜６．１０〜１２
は、この制限要因を補償するものである。
なわち、トランジスタ５．６のベース・コレクタ間容量
のミラー容量とベース・エミッタ間容量）と、トランジ
スタ５．６のベース端子から信号源側をみた時のインピ
ーダンスとが一つの時定数を形成し、これが第１の帯域
制限要因゛となる。後述する実施例１〜６．１０〜１２
は、この制限要因を補償するものである。
（２）コレクタ容量による制限
トランジスタ５．６のコレクタ端子に付随する容量（す
なわち、トランジスタ５．６のコレクタ・ベース間容量
とコレクタ・基板間容重）と、負荷抵抗Ｒ＋ 、 Ｒｔ
とがもう一つの時定数を形成し、これが第２の帯域制限
要因となる。後述する実施例７〜９，１３〜１５は、こ
の制限要因を補償するものである。
なわち、トランジスタ５．６のコレクタ・ベース間容量
とコレクタ・基板間容重）と、負荷抵抗Ｒ＋ 、 Ｒｔ
とがもう一つの時定数を形成し、これが第２の帯域制限
要因となる。後述する実施例７〜９，１３〜１５は、こ
の制限要因を補償するものである。
第３図に示す実施例１は、ベース容量をキャンセルする
ために本発明を適用した例であり、上記（１）に相当す
るものである。
ために本発明を適用した例であり、上記（１）に相当す
るものである。
第３図において、符号２１．２２は入力信号端子、２３
．２４は出力信号端子、２５〜２８，３３゜３４はトラ
ンジスタ、２９〜３２は電流源、３５は補償容量、９０
．９１は入力信号ノード、９２゜９３は出力信号ノード
である。トランジスタ２７２８はエミッタホロワ回路を
構成し、トランジスタ３３，３４．補償容、ｌ１３５（
破線で囲んだ部分）が容量補償回路を構成する。さらに
詳述すると、このミラー容量補償回路は、エミッタホロ
ワ回路をなすトランジスタ３３．３４と、それらの出力
端の間に接続された補償容量３５とを有し、トランジス
タ２８によって検出された差動増幅器の正相出力（すな
わちトランジスタ６のコレクタ電位）によってトランジ
スタ３４が駆動され、トランジスタ２７によって検出さ
れた逆相出力（すなわちトランジスタ５のコレクタ電位
）によってトランジスタ３３が駆動されるようになって
いる。このように、トランジスタ５．６のコレクタ電位
差がトランジスタ２７．２８で検出され、その電位差が
トランジスタ３３．３４を介して容量３５の両端に加え
られ電流に変換される。たとえば、ノード９０（トラン
ジスタ５のベース端子）の電位が上昇すると、容量３５
により電圧電流変換された電流がノード９０に流入し、
補償容量３５はトランジスタ５または６のベース端子か
らは等価的に負の容量にみえる。
．２４は出力信号端子、２５〜２８，３３゜３４はトラ
ンジスタ、２９〜３２は電流源、３５は補償容量、９０
．９１は入力信号ノード、９２゜９３は出力信号ノード
である。トランジスタ２７２８はエミッタホロワ回路を
構成し、トランジスタ３３，３４．補償容、ｌ１３５（
破線で囲んだ部分）が容量補償回路を構成する。さらに
詳述すると、このミラー容量補償回路は、エミッタホロ
ワ回路をなすトランジスタ３３．３４と、それらの出力
端の間に接続された補償容量３５とを有し、トランジス
タ２８によって検出された差動増幅器の正相出力（すな
わちトランジスタ６のコレクタ電位）によってトランジ
スタ３４が駆動され、トランジスタ２７によって検出さ
れた逆相出力（すなわちトランジスタ５のコレクタ電位
）によってトランジスタ３３が駆動されるようになって
いる。このように、トランジスタ５．６のコレクタ電位
差がトランジスタ２７．２８で検出され、その電位差が
トランジスタ３３．３４を介して容量３５の両端に加え
られ電流に変換される。たとえば、ノード９０（トラン
ジスタ５のベース端子）の電位が上昇すると、容量３５
により電圧電流変換された電流がノード９０に流入し、
補償容量３５はトランジスタ５または６のベース端子か
らは等価的に負の容量にみえる。
ここで、差動増幅器の電圧利得をＧ、 トランジスタ
５，６のベース・コレクタ間容量をＣＢＣＩ、ベース・
エミッタ間容量をＣＢＥ＋とすると、トランジスタ５．
６の入力容量Ｃｉｎはミラー効果により次式で表わされ
る。
５，６のベース・コレクタ間容量をＣＢＣＩ、ベース・
エミッタ間容量をＣＢＥ＋とすると、トランジスタ５．
６の入力容量Ｃｉｎはミラー効果により次式で表わされ
る。
Ｃｉｎ＝ ＣＢＥｔ＋ ＣＢＣＩ（１＋Ｇ ）・・・−
（１０）一方、入力容１ｔＣｉｎには、第３図に示すよ
うに容量補償回路から電流が流れるから、補償容量３５
の値をＣ８とすると、トランジスタ５のベース端子、あ
るいはトランジスタ６のベース端子からみた補償容量３
５の値Ｃ１は次式で表せる。
（１０）一方、入力容１ｔＣｉｎには、第３図に示すよ
うに容量補償回路から電流が流れるから、補償容量３５
の値をＣ８とすると、トランジスタ５のベース端子、あ
るいはトランジスタ６のベース端子からみた補償容量３
５の値Ｃ１は次式で表せる。
Ｃ＋’＝−２０Ｃ１・・・・・・ （１１）従って、（
ｌＯ）式と（！ｌ）式の絶対値が等しくなるように補償
容量３５の値ＣＩを設定することにより、トランジスタ
５．６の入力容量がキャンセルされて高速化が図れる。
ｌＯ）式と（！ｌ）式の絶対値が等しくなるように補償
容量３５の値ＣＩを設定することにより、トランジスタ
５．６の入力容量がキャンセルされて高速化が図れる。
すなわち、トランジスタ３３．３４のベース・コレクタ
容量がトランジスタ５．６のベース・コレクタ容量に比
べて無視できる場合には、トランジスタ５又は６の入力
容量値Ｃｉｎが２Ｇｌ−ＣＩに等しくなるようにＣＩの
値を選ぶことにより、Ｃｉｎがキャンセルされて差動増
幅回路の広帯域化が図れる。一方、トランジスタ３３．
３４のベース・コレクタ容量ｃ ＢＣ，が無視できない
場合、ノード９０からみたトランジスタ３３の容量は、
ミラー効果によりＣＢＣ，（１＋Ｇ、）にみえるため、
この容量とＣｉｎの合計が２ Ｇ ＋・ＣＩと等しくな
るようにＣＩの値を設定することにより、ノード９０の
容量がキャンセルされて差動増幅回路の高速化が図られ
る。なお、ノード９１についても、ノード９０と同様の
ことが言える。
容量がトランジスタ５．６のベース・コレクタ容量に比
べて無視できる場合には、トランジスタ５又は６の入力
容量値Ｃｉｎが２Ｇｌ−ＣＩに等しくなるようにＣＩの
値を選ぶことにより、Ｃｉｎがキャンセルされて差動増
幅回路の広帯域化が図れる。一方、トランジスタ３３．
３４のベース・コレクタ容量ｃ ＢＣ，が無視できない
場合、ノード９０からみたトランジスタ３３の容量は、
ミラー効果によりＣＢＣ，（１＋Ｇ、）にみえるため、
この容量とＣｉｎの合計が２ Ｇ ＋・ＣＩと等しくな
るようにＣＩの値を設定することにより、ノード９０の
容量がキャンセルされて差動増幅回路の高速化が図られ
る。なお、ノード９１についても、ノード９０と同様の
ことが言える。
本技術を集積回路に適用する場合、補償容量３５とトラ
ンジスタ５，６の接合容量のマツチングが重要である。
ンジスタ５，６の接合容量のマツチングが重要である。
これを実現するために、第４図に示すように補償容量３
５をトランジスタ３５ａ。
５をトランジスタ３５ａ。
３５ｂの接合容量を用いて構成した。この場合の周波数
特性例を第５図に実線で示す。３ｄＢ帯域は、約７００
ＭＨｚであり、従来回路の約３６０ＭＨ２（破線で示す
）に比べて約１．９倍の広帯域化が図れる。
特性例を第５図に実線で示す。３ｄＢ帯域は、約７００
ＭＨｚであり、従来回路の約３６０ＭＨ２（破線で示す
）に比べて約１．９倍の広帯域化が図れる。
第６図は、実施例１における電圧利得の周波数特性の回
路シミュレーション結果である。ただし、第５図の場合
とはトランジスタ等の回路定数が異なっている。
路シミュレーション結果である。ただし、第５図の場合
とはトランジスタ等の回路定数が異なっている。
第６図において、曲線Ｓｔｔで示す補償容量３５の容量
値ＣＩ＝０の特性がほぼ従来の広帯域増幅器の特性に相
当する。曲線Ｓ１２は、Ｃ１＝５ｆＦの特性、曲線Ｓ１
３はＣ１＝５ｆＦ；’の特性、曲線８１４はＣ，＝２０
ｆＰの特性を示す。曲線Ｓｉｔと８１４とを比較して分
かるように、補償容ｆｆ１３５の容量値ＣＩを最適な値
に選ぶことによって、トランジスタ５．６のミラー容量
がキャンセルされ、３ｄＢ帯域が９４０ＭＨｚから１．
５ＧＨｚに伸び、約１．６倍の広帯域化が図れる。
値ＣＩ＝０の特性がほぼ従来の広帯域増幅器の特性に相
当する。曲線Ｓ１２は、Ｃ１＝５ｆＦの特性、曲線Ｓ１
３はＣ１＝５ｆＦ；’の特性、曲線８１４はＣ，＝２０
ｆＰの特性を示す。曲線Ｓｉｔと８１４とを比較して分
かるように、補償容ｆｆ１３５の容量値ＣＩを最適な値
に選ぶことによって、トランジスタ５．６のミラー容量
がキャンセルされ、３ｄＢ帯域が９４０ＭＨｚから１．
５ＧＨｚに伸び、約１．６倍の広帯域化が図れる。
第７図は、第３図に示す差動増幅回路を並列形Ａ／Ｄ変
換器用高速比較器として用いた場合の入出力波形の回路
シミュレーション結果を示すタイムチャートである。こ
こで、差動増幅器の回路パラメータは第６図の場合と同
様である。また、オーバドライブ電圧は４ｍＶである。
換器用高速比較器として用いた場合の入出力波形の回路
シミュレーション結果を示すタイムチャートである。こ
こで、差動増幅器の回路パラメータは第６図の場合と同
様である。また、オーバドライブ電圧は４ｍＶである。
第７図において、曲線Ｓ２．ｌは入力信号端子２１の信
号波形を示す特性線、曲線Ｓ２２は入力信号端子２２の
信号波形（一定レベル）を示す特性線、曲線Ｓ２３は出
力信号端子２３の信号波形を示す特性線、曲線Ｓ２４は
出力信号端子２４の信号波形を示す特性線である。
号波形を示す特性線、曲線Ｓ２２は入力信号端子２２の
信号波形（一定レベル）を示す特性線、曲線Ｓ２３は出
力信号端子２３の信号波形を示す特性線、曲線Ｓ２４は
出力信号端子２４の信号波形を示す特性線である。
第７図（ａ）はＣ１＝０、つまり従来の比較器の場合に
相当し、その応答時間、すなわち入力信号端子２Ｉと２
２の電位が反転した時点Ｔ１から、出力信号端子２３と
２４の電位が反転する時点Ｔ２までの時間は約６５０ｐ
ｓである。この応答時間は第７図（ａ）において（第２
−ＴＩ）で示される。
相当し、その応答時間、すなわち入力信号端子２Ｉと２
２の電位が反転した時点Ｔ１から、出力信号端子２３と
２４の電位が反転する時点Ｔ２までの時間は約６５０ｐ
ｓである。この応答時間は第７図（ａ）において（第２
−ＴＩ）で示される。
これに対して第７図（ｂ）はＣ，＝２０ｆＦの場合で、
応答時間は約３７０ｐｓ （−第３−ＴＩ）と、従来の
比較器に比べて約４３％の高速化が図れる。
応答時間は約３７０ｐｓ （−第３−ＴＩ）と、従来の
比較器に比べて約４３％の高速化が図れる。
実施例２．３
第８図、第９図は本発明の第２．第３の実施例を示す回
路図であり、第１の実施例における固定の補償容量３５
をダイオード３６および３７、又はトランジスタ３８お
よび３９の接合容量で置き換えたものである。また、電
圧源４０は上記ダイオード又はトランジスタのバイアス
を調整するためのものである。モノリシック集積回路に
本発明を実施する場合、容量値の製造バラツキにより最
適な広帯域化が図れないという問題があるが、本構成の
場合は、ダイオード又はトランジスタのバイアスを調整
して最適化し得るという利点がある。
路図であり、第１の実施例における固定の補償容量３５
をダイオード３６および３７、又はトランジスタ３８お
よび３９の接合容量で置き換えたものである。また、電
圧源４０は上記ダイオード又はトランジスタのバイアス
を調整するためのものである。モノリシック集積回路に
本発明を実施する場合、容量値の製造バラツキにより最
適な広帯域化が図れないという問題があるが、本構成の
場合は、ダイオード又はトランジスタのバイアスを調整
して最適化し得るという利点がある。
実施例４
第１Ｏ図は、本発明の第４の実施例を示す回路図である
。補償容量４１．４２を第１θ図のように接続すること
により、補償容１４１又は４２の両端の電圧はトランジ
スタ６又は５のベース・コレクタ間の電圧に対して逆相
となるから、補償容量４１又は４２（容量値をＣｔとす
る）はノード９０からみるとｃ＊（ｔ−ａｔ）にみえる
。従って、この容量値Ｃｅ（Ｉ Ｇ１）がトランジス
タ６又は５の入力容量Ｃｉｎ＝ ＣＢＣ＋ （１＋ Ｇ
ｌ）と等しくなるようにＣ２の値を選ぶことによりＣ
ｉｎがキャンセルでき、差動増幅器の広帯域化が図れる
。なお、この場合、ベース・エミッタ容量ＣＢＥ、は小
さいので省略している。
。補償容量４１．４２を第１θ図のように接続すること
により、補償容１４１又は４２の両端の電圧はトランジ
スタ６又は５のベース・コレクタ間の電圧に対して逆相
となるから、補償容量４１又は４２（容量値をＣｔとす
る）はノード９０からみるとｃ＊（ｔ−ａｔ）にみえる
。従って、この容量値Ｃｅ（Ｉ Ｇ１）がトランジス
タ６又は５の入力容量Ｃｉｎ＝ ＣＢＣ＋ （１＋ Ｇ
ｌ）と等しくなるようにＣ２の値を選ぶことによりＣ
ｉｎがキャンセルでき、差動増幅器の広帯域化が図れる
。なお、この場合、ベース・エミッタ容量ＣＢＥ、は小
さいので省略している。
従来技術の場合には、補償容量４１又は４２がトランジ
スタ５．６のベースとコレクタの間に接続されているた
め、トランジスタ５．６のコレクタの容量が増大し、差
動増幅回路の帯域が劣化するという問題があったが、本
実施例の場合には、トランジスタ２７と２８のバッファ
効果により、このような問題は発生しない。なお、第１
０図において、トランジスタ２７．２８はエミッタホロ
ワ回路を構成し、補償容量４１．４２は容量補償回路を
構成する。
スタ５．６のベースとコレクタの間に接続されているた
め、トランジスタ５．６のコレクタの容量が増大し、差
動増幅回路の帯域が劣化するという問題があったが、本
実施例の場合には、トランジスタ２７と２８のバッファ
効果により、このような問題は発生しない。なお、第１
０図において、トランジスタ２７．２８はエミッタホロ
ワ回路を構成し、補償容量４１．４２は容量補償回路を
構成する。
実施例５．６
第１１図、第１２図は本発明の第５．第６の実施例であ
り、第４の実施例における固定の補償容量４１．４２を
ダイオード４５．４６又はトランジスタ４７．４８の接
合容量で置き換えたものである。
り、第４の実施例における固定の補償容量４１．４２を
ダイオード４５．４６又はトランジスタ４７．４８の接
合容量で置き換えたものである。
ダイオード４３．４４は、ダイオード４５．４６又はト
ランジスタ４７．４８の接合容量に加わるバイアス電圧
がトランジスタ５．６のベース・コレクタ間電圧と同じ
になるようにするためのレベルシフト用ダイオードであ
る。
ランジスタ４７．４８の接合容量に加わるバイアス電圧
がトランジスタ５．６のベース・コレクタ間電圧と同じ
になるようにするためのレベルシフト用ダイオードであ
る。
実施例７
第１３図に示す実施例７は、トランジスタ５゜６のコレ
クタ端子に付随する容量をキャンセルするために本発明
を適用した例である。この図において、コレクタ容量補
償回路（破線で囲んだ部分）は、エミッタホロワ回路を
なすトランジスタ５１゜５２と、それらの出力端の間に
接続された補償容量５３と、電流源５４．５５とを有し
、トランジスタ２７．２８で検出された出力ノード９２
，９３の電位差をトランジスタ５１，５２、補償容量５
３で電圧電流変換して、該出力ノード９２，９３に加え
るようになっている。第１３図に示したように、ノード
９２の電位が上昇した場合、補償容量５３を流れる電流
がノード９２に流入するように構成している（この時の
電流パスを同図に矢印で示す）。このため、補償容ｌ１
５３の容量値をＣ、とすると、トランジスタ５のコレク
タからみた補償容！５３の値Ｃ，”は次式のように負の
値となる。
クタ端子に付随する容量をキャンセルするために本発明
を適用した例である。この図において、コレクタ容量補
償回路（破線で囲んだ部分）は、エミッタホロワ回路を
なすトランジスタ５１゜５２と、それらの出力端の間に
接続された補償容量５３と、電流源５４．５５とを有し
、トランジスタ２７．２８で検出された出力ノード９２
，９３の電位差をトランジスタ５１，５２、補償容量５
３で電圧電流変換して、該出力ノード９２，９３に加え
るようになっている。第１３図に示したように、ノード
９２の電位が上昇した場合、補償容量５３を流れる電流
がノード９２に流入するように構成している（この時の
電流パスを同図に矢印で示す）。このため、補償容ｌ１
５３の容量値をＣ、とすると、トランジスタ５のコレク
タからみた補償容！５３の値Ｃ，”は次式のように負の
値となる。
Ｃ３’＝ ２０３ ・・・・・・ （１２）一方
、トランジスタ５，６のコレクタ容ＪｉｔＣｃａは、ト
ランジスタ５．６のベース・コレクタ間容量をｃＢｃ＋
、コレクタ・基板間容量をＣ５ＵＢＩ、トランジスタ２
７．２８のベース・コレクタ容量をＣＢＣ７とすると、
次式で表わせる。
、トランジスタ５，６のコレクタ容ＪｉｔＣｃａは、ト
ランジスタ５．６のベース・コレクタ間容量をｃＢｃ＋
、コレクタ・基板間容量をＣ５ＵＢＩ、トランジスタ２
７．２８のベース・コレクタ容量をＣＢＣ７とすると、
次式で表わせる。
Ｃｃｏ＝ ＣＢＣ＋＋ Ｃ３ＵＢｌ＋ ＣＢＣ？ ”
”” （１３）従って、（１２）式と（１３）式の絶
対値が等しくなるように補償容量５３の容量値Ｃ８を設
定することにより、トランジスタ５．６のコレクタ容量
がキャンセルされて高速化が図れる。補償容量Ｃ３を第
４図に示すトランジスタ接合容量で構成した場合の周波
数特性を第１４図に実線で示す。
”” （１３）従って、（１２）式と（１３）式の絶
対値が等しくなるように補償容量５３の容量値Ｃ８を設
定することにより、トランジスタ５．６のコレクタ容量
がキャンセルされて高速化が図れる。補償容量Ｃ３を第
４図に示すトランジスタ接合容量で構成した場合の周波
数特性を第１４図に実線で示す。
３ｄＢ帯域は約８００ＭＨｚで、従来回路の約３６０Ｍ
Ｈｚ（破線）に比べて約２．２倍の広帯域化が図れる。
Ｈｚ（破線）に比べて約２．２倍の広帯域化が図れる。
また、この実施例による差動増幅回路を並列形Ａ／Ｄ変
換器用高速比較器として用いた場合、その応答時間は５
７１ｐ’ｓで、補償回路をもたない従来の差動増幅回路
の場合の１１１０ ’ｐ ｓと比較して、約４９％の時
間短縮を図ることができる。なお、この場合の回路パラ
メータは、第５図の場合と同様である。
換器用高速比較器として用いた場合、その応答時間は５
７１ｐ’ｓで、補償回路をもたない従来の差動増幅回路
の場合の１１１０ ’ｐ ｓと比較して、約４９％の時
間短縮を図ることができる。なお、この場合の回路パラ
メータは、第５図の場合と同様である。
実施例８
第１５図は本発明の第８の実施例を示す回路図である。
第７の実施例で用いた固定の補償容Ｍ５３のかわりにダ
イオード６５又は６６の接合容量を用い、ダイオード６
５又は６６のバイアス電圧がトランジスタ５．６のバイ
アス電圧と等しくなるように回路を構成した場合の実施
例である。動作原理は、第７の実施例とほぼ同様で、ノ
ード９２の電位をトランジスタ２７と５８で検出し、ダ
イオード６５のカソード端子に加える。一方、ダイオー
ド６５のアノード端子には、直流電源６４とトランジス
タ５６により直流バイアスを供給する。第１５図に示し
たように、ノード９２の電位が上昇した場合、その電位
変化に比例してダイオード６５の接合容量を流れる電流
がノード９２に流入するようにこれらの素子を接続する
ことにより、ノード９２からはダイオード６５の接合容
量が負の容量にみえる。このため、他の実施例と同様に
差動増幅器の広帯域化が図れる。ノード９３の場合も同
様の動作である。なお、第１５図において、５７．５８
はトランジスタ、６０〜６３は電流源である。
イオード６５又は６６の接合容量を用い、ダイオード６
５又は６６のバイアス電圧がトランジスタ５．６のバイ
アス電圧と等しくなるように回路を構成した場合の実施
例である。動作原理は、第７の実施例とほぼ同様で、ノ
ード９２の電位をトランジスタ２７と５８で検出し、ダ
イオード６５のカソード端子に加える。一方、ダイオー
ド６５のアノード端子には、直流電源６４とトランジス
タ５６により直流バイアスを供給する。第１５図に示し
たように、ノード９２の電位が上昇した場合、その電位
変化に比例してダイオード６５の接合容量を流れる電流
がノード９２に流入するようにこれらの素子を接続する
ことにより、ノード９２からはダイオード６５の接合容
量が負の容量にみえる。このため、他の実施例と同様に
差動増幅器の広帯域化が図れる。ノード９３の場合も同
様の動作である。なお、第１５図において、５７．５８
はトランジスタ、６０〜６３は電流源である。
実施例９
第１６図は本発明の第９の実施例を示す回路図であり、
第８の実施例におけるダイオード６５゜６６をトランジ
スタ６７．６８で置き換えたものである。
第８の実施例におけるダイオード６５゜６６をトランジ
スタ６７．６８で置き換えたものである。
実施例１０
第１７図は第１０の実施例を示す回路図であり、本発明
をシングルエンド増幅器に適用した例である。トランジ
スタ７２の入力容量をキャンセルするために、そのコレ
クタの電位をトランジスタ７４で検出し、トランジスタ
７７を介して上記電位を補償容量７８に加えて電圧電流
変換する。この図に示すように、ノード９４の電位が上
昇した時に補償容量７８を流れる電流がノード９４に流
入するようにこれらの素子を接続することにより、補償
容量７８はノード９４からみて負の容量にみえるため、
他の実施例と同様、広帯域化が図れる。
をシングルエンド増幅器に適用した例である。トランジ
スタ７２の入力容量をキャンセルするために、そのコレ
クタの電位をトランジスタ７４で検出し、トランジスタ
７７を介して上記電位を補償容量７８に加えて電圧電流
変換する。この図に示すように、ノード９４の電位が上
昇した時に補償容量７８を流れる電流がノード９４に流
入するようにこれらの素子を接続することにより、補償
容量７８はノード９４からみて負の容量にみえるため、
他の実施例と同様、広帯域化が図れる。
実施例１１．１２
第１８図、第１９図は本発明の第１１．第１２の実施例
を示す回路図であり、第１０の実施例における補償容量
７８をダイオード８０又はトランジスタ８１の接合容量
で置き換えた例である。直流電圧源７９は、ダイオード
８０又はトランジスタ８１の接合容量のバイアス調整用
である。
を示す回路図であり、第１０の実施例における補償容量
７８をダイオード８０又はトランジスタ８１の接合容量
で置き換えた例である。直流電圧源７９は、ダイオード
８０又はトランジスタ８１の接合容量のバイアス調整用
である。
なお第１７図〜第１９図において、１９は直流電圧源、
７０は入力信号端子、７１は出力信号端子、７３は抵抗
、７５．７６は電流源、９４は入力信号ノード、９５は
出力信号ノード、９６はトランジスタである。
７０は入力信号端子、７１は出力信号端子、７３は抵抗
、７５．７６は電流源、９４は入力信号ノード、９５は
出力信号ノード、９６はトランジスタである。
実施例１３
第２０図は第１３の実施例を示す回路図であり、シング
ルエンド増幅器の出力側のノードの容量をキャンセルす
るために本発明を適用した例である。
ルエンド増幅器の出力側のノードの容量をキャンセルす
るために本発明を適用した例である。
抵抗７３が接続されたノード９５の電位をトランジスタ
７４で検出し、この電位をトランジスタ８３を介して補
償容ｆｉ８７の一方の端子に加える。
７４で検出し、この電位をトランジスタ８３を介して補
償容ｆｉ８７の一方の端子に加える。
補償容量８７の他方の端子には直流電源８４とトランジ
スタ８２により直流電位を供給する。第２６図に示した
ように、ノード９５の電位が上昇した時に、その電位変
化に比例して容１ｉ８７を流れる電流がノード９５に流
入するようにこれらの素子を接続することにより、ノー
ド９５からは補償容量８７か負の容量にみえるため、他
の実施例と同様に広帯域化が図れる。
スタ８２により直流電位を供給する。第２６図に示した
ように、ノード９５の電位が上昇した時に、その電位変
化に比例して容１ｉ８７を流れる電流がノード９５に流
入するようにこれらの素子を接続することにより、ノー
ド９５からは補償容量８７か負の容量にみえるため、他
の実施例と同様に広帯域化が図れる。
実施例１４．１５
第２１図、第２２図は本発明の第１４．第１５の実施例
を示す回路図であり、第１３の実施例における補償容１
１８７をダイオード８８又はトランジスタ８９で置き換
えた例である。
を示す回路図であり、第１３の実施例における補償容１
１８７をダイオード８８又はトランジスタ８９で置き換
えた例である。
なお第２０図〜第２２図において、７６．８５゜８６は
電流源、９６は入力信号端子である。
電流源、９６は入力信号端子である。
第２３図は、この発明を適用した第１６の実施例を示す
図で、並列形Ａ／ＤＩＲ換器の入力容量の電圧依存性に
より発生する高周波歪を低減するものである。この並列
形Ａ／Ｄ変換ｎｔｔ２の入力信号ノード１２には、２の
Ｎ乗個のエミッタホロワ回路１１４〜１１６が接続され
、ＮビットのＡ／Ｄ変換器を構成している。
図で、並列形Ａ／ＤＩＲ換器の入力容量の電圧依存性に
より発生する高周波歪を低減するものである。この並列
形Ａ／Ｄ変換ｎｔｔ２の入力信号ノード１２には、２の
Ｎ乗個のエミッタホロワ回路１１４〜１１６が接続され
、ＮビットのＡ／Ｄ変換器を構成している。
この回路において、ダイオード１１０のカソード端子に
は、直流電圧源１０９．トランジスタ１０４によって直
流電位を与え、ダイオード１１０に逆バイアスが加わる
ようにする。一方、ダイオード１１０のアノード端子に
は、Ａ／Ｄ変換器ｌ１２の入力端子となる入力信号ノー
ド＋１１の電位に相当する電位が印加される。すなわち
、ノード１１１の電位をトランジスタ１０２により検出
し、この電位をトランジスタ１０３を介してダイオード
１１０のアノード端子に印加し、ダイオード＋１０の接
合容量により電圧電流変換する。
は、直流電圧源１０９．トランジスタ１０４によって直
流電位を与え、ダイオード１１０に逆バイアスが加わる
ようにする。一方、ダイオード１１０のアノード端子に
は、Ａ／Ｄ変換器ｌ１２の入力端子となる入力信号ノー
ド＋１１の電位に相当する電位が印加される。すなわち
、ノード１１１の電位をトランジスタ１０２により検出
し、この電位をトランジスタ１０３を介してダイオード
１１０のアノード端子に印加し、ダイオード＋１０の接
合容量により電圧電流変換する。
第２３図に示したように、入力信号ノード１１１の電位
が上昇した時にダイオード１１０を流れる電流が入力信
号ノード１１１に流入するように回路接続を行なうこと
により、ダイオードｌｌＯの接合容量は入力信号ノード
１１１からみて負の容量にみえる。ここで、ノード１１
１に接続されているトランジスタ１１４，１１５，１１
６のベース・コレクタ官栄の総和とダイオード１１０の
接合容量とが等しくなるように設定し、かつ、それらの
バイアス電圧が等しくなるように設定することにより、
Ａ／Ｄ変換器の入力容量を大振幅時にもキャンセルする
ことができ、広帯域化を達成できるとともに高調波歪を
低減できる。
が上昇した時にダイオード１１０を流れる電流が入力信
号ノード１１１に流入するように回路接続を行なうこと
により、ダイオードｌｌＯの接合容量は入力信号ノード
１１１からみて負の容量にみえる。ここで、ノード１１
１に接続されているトランジスタ１１４，１１５，１１
６のベース・コレクタ官栄の総和とダイオード１１０の
接合容量とが等しくなるように設定し、かつ、それらの
バイアス電圧が等しくなるように設定することにより、
Ａ／Ｄ変換器の入力容量を大振幅時にもキャンセルする
ことができ、広帯域化を達成できるとともに高調波歪を
低減できる。
なお、第２３図において、１００は入力信号端子、１０
１はトランジスタ、１０５〜１０７，１１７〜＋１９は
電流源、１０８．１１３は直流電圧源である。
１はトランジスタ、１０５〜１０７，１１７〜＋１９は
電流源、１０８．１１３は直流電圧源である。
ここで、従来の比較器（従来の差動増幅器）、本発明を
適用したベース容量補償形比較器（ベース端子に付随す
る容量をキャンセルした比較器）、ならびにコレクタ容
量補償形比較器（コレクタ端子に付随する容量をキャン
セルした比較器）を高速Ａ／Ｄ変換器用比較器として用
いた場合の動作速度を比較する。従来形比較器の応答期
間ｔｐｄが１１１０ｐｓであるのに対して、ベース容量
補償形の場合は６０６ｐｓと約４５％、コレクタ容量補
償形の場合は５７１ｐｓと約４９％の応答時間の短縮が
図れ、高速動作を実現できる。なお、応答時間ｔｐｄと
は、入力電圧Ｖｉｎが基準電圧Ｖ ＲＥｔ’より１／２
ＬＳＢ （８ビツトＡ／Ｄ変換ＬＳＩの場合には約４
ｍ Ｖ ）だけ高くなってから、２つの出力電圧Ｖ ｏ
ｕｔとその反転電圧ｏｕｔの電位関係が逆転するまでの
時間をいう。なお、この場合の回路パラメータは、第１
１図の場合と同様である。
適用したベース容量補償形比較器（ベース端子に付随す
る容量をキャンセルした比較器）、ならびにコレクタ容
量補償形比較器（コレクタ端子に付随する容量をキャン
セルした比較器）を高速Ａ／Ｄ変換器用比較器として用
いた場合の動作速度を比較する。従来形比較器の応答期
間ｔｐｄが１１１０ｐｓであるのに対して、ベース容量
補償形の場合は６０６ｐｓと約４５％、コレクタ容量補
償形の場合は５７１ｐｓと約４９％の応答時間の短縮が
図れ、高速動作を実現できる。なお、応答時間ｔｐｄと
は、入力電圧Ｖｉｎが基準電圧Ｖ ＲＥｔ’より１／２
ＬＳＢ （８ビツトＡ／Ｄ変換ＬＳＩの場合には約４
ｍ Ｖ ）だけ高くなってから、２つの出力電圧Ｖ ｏ
ｕｔとその反転電圧ｏｕｔの電位関係が逆転するまでの
時間をいう。なお、この場合の回路パラメータは、第１
１図の場合と同様である。
以上、この発明による広帯域増幅器の実施例について説
明したが、この発明は、上述した実施例に限定されるも
のではない。例えば、第１３図に示す第７実施例は、コ
レクタ電位を検出してコレクタ容量を補償しているが、
この補償回路にてベース電位を検出してベース容量を補
償するように構成することも可能である。また、上記実
施例ではバイポーラトランジスタを使用した回路につい
て説明したが、これらの実施例におけるバイポーラトラ
ンジスタをＭ ＯＳ Ｆ Ｅ Ｔ 、 Ｇ ａ Ａ ｓ
Ｍ Ｅ Ｓ・ＰＥＴ等のＰＥＴに置き換えても同様の
効果が得られる。
明したが、この発明は、上述した実施例に限定されるも
のではない。例えば、第１３図に示す第７実施例は、コ
レクタ電位を検出してコレクタ容量を補償しているが、
この補償回路にてベース電位を検出してベース容量を補
償するように構成することも可能である。また、上記実
施例ではバイポーラトランジスタを使用した回路につい
て説明したが、これらの実施例におけるバイポーラトラ
ンジスタをＭ ＯＳ Ｆ Ｅ Ｔ 、 Ｇ ａ Ａ ｓ
Ｍ Ｅ Ｓ・ＰＥＴ等のＰＥＴに置き換えても同様の
効果が得られる。
「発明の効果」
本発明および従来技術による３ｄＢ帯域の改善効果を表
１に示す。このように、従来技術の改善効果が１．０３
〜１．３９であるのに対し、本発明を適用することによ
り１．９４〜２．２２倍の改善効果が期待できる。
１に示す。このように、従来技術の改善効果が１．０３
〜１．３９であるのに対し、本発明を適用することによ
り１．９４〜２．２２倍の改善効果が期待できる。
（以下、余白）
表１．従来技術との比較（同一利得で比較）実測結果
従来の差動増幅回路、ベース容量補償形差動増幅回路（
ベース端子に付随する容量を補償するために本技術を適
用した差動増幅回路）、およびコレクタ容量補償形差動
増幅回路（コレクタ環子に付随する容量をキャンセルす
るために本技術を適用した差動増幅回路）を試作し、そ
れぞれの周波数特性を測定した。測定結果を第２４図に
示す。
ベース端子に付随する容量を補償するために本技術を適
用した差動増幅回路）、およびコレクタ容量補償形差動
増幅回路（コレクタ環子に付随する容量をキャンセルす
るために本技術を適用した差動増幅回路）を試作し、そ
れぞれの周波数特性を測定した。測定結果を第２４図に
示す。
３ｄＢ帯域は、従来回路の４１０ＭＨｚに対して、ベー
ス容量補償形、コレクタ容量補償形ともに８２０ Ｍ
Ｈｚと約２倍の広帯域化が図れる。
ス容量補償形、コレクタ容量補償形ともに８２０ Ｍ
Ｈｚと約２倍の広帯域化が図れる。
さらに、実施例１６に示したように、本発明を並列形Ａ
／Ｄ変換器の入力端に適用することにより、並列形Ａ／
Ｄ変換器の入力容量（接合容量）の電圧依存性に起因し
た高周波歪を低減する効果が得られる。また、本発明に
よれば、並列形Ａ／Ｄ変換器に限らず、他の回路におい
ても、回路内の接合容量の電圧依存性に起因する高周波
歪を低減する効果が得られる。
／Ｄ変換器の入力端に適用することにより、並列形Ａ／
Ｄ変換器の入力容量（接合容量）の電圧依存性に起因し
た高周波歪を低減する効果が得られる。また、本発明に
よれば、並列形Ａ／Ｄ変換器に限らず、他の回路におい
ても、回路内の接合容量の電圧依存性に起因する高周波
歪を低減する効果が得られる。
第１図〜第２４図は、この発明による容量補償技術を適
用した広帯域増幅器、あるいはその特性等を示す図で、 第１図はこの発明の基本原理を説明するための略図、 第２図はこの発明による周波数特性の改善を示す図、 第３図はこの発明の第１実施例によるベース容量補償形
差動増幅器を示す回路図、 第４図は補償容量３５の一例を示す図、第５図は上記第
１実施例の電圧利得特性を示すグラフ、 第６図は第１実施例において補償容量を変化させたとき
の電圧利得特性を示すグラフ、第７図は広帯域差動増幅
回路を並列型Ａ／Ｄ変換器用高速比較器として用いた場
合の入出力波形の回路シミエレーシジン結果を示すタイ
ムチャートであり、同図（ａ）は従来の広帯域増幅器に
おける応答時間を示すグラフ、同図（ｂ）は第１実施例
における応答時間を示すグラフ、 第８図〜第１２図はこの発明の第２〜第６実施例による
ベース容量補償形差動増幅器を示す回路図、 第１３図はこの発明の第７実施例によるコレクタ容量補
償形差動増幅器を示す回路図、第１４図は第７実施例の
電圧利得特性を示す図、第１５．１６図はこの発明の第
８．９実施例によるコレクタ容量補償形差動増幅器を示
す回路図、第１７〜１９図はこの発明の第１０．１１．
１２実施例によるベース容量補償形シングルエンド増幅
器を示す回路図、 第２０〜２２図はこの発明の第１３．１４．１５実施例
によるコレクタ容量補償形シングルエンド増幅器を示す
回路図、 第２３図は並列形Ａ／Ｄ変換器にこの発明を適用した第
１６の実施例を示す回路図、 第２４図はベース容量補償形差動増幅器とコレクタ容量
補償形差動増幅器の電圧和、得特性の一例を示すグラフ
、 第２５図〜第３０図は従来技術を説明するための図で、 第２５図はピーキング技術を採用した差動増幅器を示す
図、 第２６図はその周波数特性を示す図、 第２７図はカスコード技術を採用した差動増幅器を示す
図、 第２８図、第２９図はベース・コレクタ間容量補償技術
を採用した差動増幅器を示す図、第３０図は従来回路の
入力インピーダンスを説明するための略図である。 ９０．９１．９４・・・・・・入力ノード、１１１・・
・・・・入力ノード（Ａ／Ｄ変換器）、９２．９３．９
５・・・・・・出力ノード、Ｃｉｎ・・・・・・入力容
量、 Ｃｃｏ・・・・・・コレクタ容量 ５ｃｖｏ・・・・・・補償電流源、 ３５．４１．４２．５３．７８．８７・・・・・・補償
容量、 ３６．３７．４５．４６．６５．６６．８０．８８、ｌ
ｌＯ・・・・・・ダイオード（接合容量を補償容量とし
て使用）、 ３８．３９．６７．６８．８１．８９・・・・・・トラ
ンジスタ（トランジスタの接合容量を補償容量として使
用） ５．６．７２．１０１・・・トランジスタ（増幅用）、
２７．２８．７４．１０２・・・・・・トランジスタ（
ホロア回路） ３３．３４．５Ｋ、５２．５６．５７．７７．８２．１
０４・・・・・・トランジスタ（補償電流の供給手段） １１２・・・・・・並列形Ａ／Ｄ変換器。 第３図 第４図 第５図 第６図 第７図 （ａ） （ｂ） 第８図 第９図 第１３図 第１４図 同波衣（Ｈχ） 第１５図 第１６図 第１７図 第１８図 第１９図 第２０図 第２１図 第２２図 第２４図 ｗｌ罪’１１１Ｈｚｌ 第２５図 第２７図 第２６図 ｆ３＋ｆｉ６ｆＷ１１３ｇ２−一−−−―ｉ第２８図 第３０図 第２９図
用した広帯域増幅器、あるいはその特性等を示す図で、 第１図はこの発明の基本原理を説明するための略図、 第２図はこの発明による周波数特性の改善を示す図、 第３図はこの発明の第１実施例によるベース容量補償形
差動増幅器を示す回路図、 第４図は補償容量３５の一例を示す図、第５図は上記第
１実施例の電圧利得特性を示すグラフ、 第６図は第１実施例において補償容量を変化させたとき
の電圧利得特性を示すグラフ、第７図は広帯域差動増幅
回路を並列型Ａ／Ｄ変換器用高速比較器として用いた場
合の入出力波形の回路シミエレーシジン結果を示すタイ
ムチャートであり、同図（ａ）は従来の広帯域増幅器に
おける応答時間を示すグラフ、同図（ｂ）は第１実施例
における応答時間を示すグラフ、 第８図〜第１２図はこの発明の第２〜第６実施例による
ベース容量補償形差動増幅器を示す回路図、 第１３図はこの発明の第７実施例によるコレクタ容量補
償形差動増幅器を示す回路図、第１４図は第７実施例の
電圧利得特性を示す図、第１５．１６図はこの発明の第
８．９実施例によるコレクタ容量補償形差動増幅器を示
す回路図、第１７〜１９図はこの発明の第１０．１１．
１２実施例によるベース容量補償形シングルエンド増幅
器を示す回路図、 第２０〜２２図はこの発明の第１３．１４．１５実施例
によるコレクタ容量補償形シングルエンド増幅器を示す
回路図、 第２３図は並列形Ａ／Ｄ変換器にこの発明を適用した第
１６の実施例を示す回路図、 第２４図はベース容量補償形差動増幅器とコレクタ容量
補償形差動増幅器の電圧和、得特性の一例を示すグラフ
、 第２５図〜第３０図は従来技術を説明するための図で、 第２５図はピーキング技術を採用した差動増幅器を示す
図、 第２６図はその周波数特性を示す図、 第２７図はカスコード技術を採用した差動増幅器を示す
図、 第２８図、第２９図はベース・コレクタ間容量補償技術
を採用した差動増幅器を示す図、第３０図は従来回路の
入力インピーダンスを説明するための略図である。 ９０．９１．９４・・・・・・入力ノード、１１１・・
・・・・入力ノード（Ａ／Ｄ変換器）、９２．９３．９
５・・・・・・出力ノード、Ｃｉｎ・・・・・・入力容
量、 Ｃｃｏ・・・・・・コレクタ容量 ５ｃｖｏ・・・・・・補償電流源、 ３５．４１．４２．５３．７８．８７・・・・・・補償
容量、 ３６．３７．４５．４６．６５．６６．８０．８８、ｌ
ｌＯ・・・・・・ダイオード（接合容量を補償容量とし
て使用）、 ３８．３９．６７．６８．８１．８９・・・・・・トラ
ンジスタ（トランジスタの接合容量を補償容量として使
用） ５．６．７２．１０１・・・トランジスタ（増幅用）、
２７．２８．７４．１０２・・・・・・トランジスタ（
ホロア回路） ３３．３４．５Ｋ、５２．５６．５７．７７．８２．１
０４・・・・・・トランジスタ（補償電流の供給手段） １１２・・・・・・並列形Ａ／Ｄ変換器。 第３図 第４図 第５図 第６図 第７図 （ａ） （ｂ） 第８図 第９図 第１３図 第１４図 同波衣（Ｈχ） 第１５図 第１６図 第１７図 第１８図 第１９図 第２０図 第２１図 第２２図 第２４図 ｗｌ罪’１１１Ｈｚｌ 第２５図 第２７図 第２６図 ｆ３＋ｆｉ６ｆＷ１１３ｇ２−一−−−―ｉ第２８図 第３０図 第２９図
Claims (5)
- （１）次の構成要素を有する広帯域増幅器。 （ａ）少なくとも２つのトランジスタを有する差動増幅
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの入力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。 - （２）次の構成要素を有する広帯域増幅器。 （ａ）少なくとも２つのトランジスタを有する差動増幅
器、 （ｂ）該差動増幅器の出力ノードまたは入力ノードの電
圧変動を検出するホロア回路、 （ｃ）該ホロア回路の出力端子に接続され、前記トラン
ジスタの出力容量に流れる電流と同じ大きさで反対方向
の補償電流を発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。 - （３）次の構成要素を有する広帯域増幅器。 （ａ）少なくとも１つのトランジスタを有するシングル
エンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、（ｃ）該ホロ
ア回路の出力端子に接続され、前記トランジスタの入力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの入力ノードに
供給する手段。 - （４）次の構成要素を有する広帯域増幅器。 （ａ）少なくとも１つのトランジスタを有するシングル
エンド増幅器、 （ｂ）該シングルエンド増幅器の出力ノードまたは入力
ノードの電圧変動を検出するホロア回路、（ｃ）該ホロ
ア回路の出力端子に接続され、前記トランジスタの出力
容量に流れる電流と同じ大きさで反対方向の補償電流を
発生する補償容量、および （ｄ）前記補償電流を前記トランジスタの出力ノードに
供給する手段。 - （５）並列型Ａ／Ｄ変換器に接続され、次の構成要素を
有する広帯域増幅器。 （ａ）並列型Ａ／Ｄ変換器の入力ノードの電圧変動を検
出するホロア回路、 （ｂ）該ホロア回路に接続され、前記Ａ／Ｄ変換器の入
力容量に流れる電流と同じ大きさで反対方向の補償電流
を発生する補償容量、および（ｃ）前記補償電流を前記
Ａ／Ｄ変換器の入力ノードに供給する手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63183267A JP2759128B2 (ja) | 1987-07-24 | 1988-07-22 | 広帯域増幅器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18362487 | 1987-07-24 | ||
| JP62-183624 | 1987-07-24 | ||
| JP63183267A JP2759128B2 (ja) | 1987-07-24 | 1988-07-22 | 広帯域増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105605A true JPH01105605A (ja) | 1989-04-24 |
| JP2759128B2 JP2759128B2 (ja) | 1998-05-28 |
Family
ID=16139028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63183267A Expired - Fee Related JP2759128B2 (ja) | 1987-07-24 | 1988-07-22 | 広帯域増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4885548A (ja) |
| EP (1) | EP0300494B1 (ja) |
| JP (1) | JP2759128B2 (ja) |
| KR (1) | KR930007292B1 (ja) |
| DE (1) | DE3878069T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158766B2 (en) | 2002-03-14 | 2007-01-02 | Kabushiki Kaisha Toshiba | Wideband amplifier compensating input capacitance, radio transceiver, semiconductor integrated circuit and wideband amplification method |
| WO2010103582A1 (ja) * | 2009-03-09 | 2010-09-16 | パナソニック株式会社 | 差動増幅器およびそれを用いたパイプラインａｄ変換器 |
| JP2010272917A (ja) * | 2009-05-19 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 差動分布回路 |
| JP2011205322A (ja) * | 2010-03-25 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器 |
| US9705451B2 (en) | 2013-07-04 | 2017-07-11 | Murata Manufacturing Co., Ltd. | Power amplification module |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859961A (en) * | 1988-12-19 | 1989-08-22 | Triouint Semiconductor, Inc. | Wide bandwidth push-pull parallel amplifier |
| US4940980A (en) * | 1989-05-05 | 1990-07-10 | Analog Devices, Inc. | Input stage for flash A/D converter |
| US4999585A (en) * | 1989-11-06 | 1991-03-12 | Burr-Brown Corporation | Circuit technique for cancelling non-linear capacitor-induced harmonic distortion |
| DE4001573A1 (de) * | 1990-01-20 | 1991-07-25 | Philips Patentverwaltung | Differenzverstaerker |
| US5184090A (en) * | 1990-01-29 | 1993-02-02 | Sanyo Electric Co., Ltd. | Head amplifier |
| FR2665034A1 (fr) * | 1990-07-17 | 1992-01-24 | Philips Composants | Amplificateur large bande presentant des sorties separees. |
| US5250911A (en) * | 1992-04-20 | 1993-10-05 | Hughes Aircraft Company | Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent |
| EP0630103B1 (en) * | 1993-06-17 | 2000-09-27 | Sony Corporation | Emitterfollower circuit and analog to digital converter using such circuit |
| JPH0794971A (ja) * | 1993-09-24 | 1995-04-07 | Mitsubishi Electric Corp | 差動増幅器 |
| US5420542A (en) * | 1994-05-16 | 1995-05-30 | Elantec, Inc. | Varactor compensation in amplifier circuits |
| US5493246A (en) * | 1994-09-06 | 1996-02-20 | Motorola, Inc. | Circuit and method of canceling leakage current in an analog array |
| DE19525410A1 (de) * | 1995-07-12 | 1997-01-23 | Philips Patentverwaltung | Schaltungsanordnung zum Übertragen von Tonsignalen |
| US5838199A (en) * | 1996-05-28 | 1998-11-17 | Analog Devices, Inc. | Multi-stage high-performance amplifier |
| US6356147B1 (en) | 2000-12-19 | 2002-03-12 | International Business Machines Corporation | Wideband dual amplifier circuits |
| EP1281976A1 (de) * | 2001-07-30 | 2003-02-05 | aix ACCT Systems GmbH | Elektrometer für die Messung schneller Spannungsänderungen |
| US6624699B2 (en) * | 2001-10-25 | 2003-09-23 | Broadcom Corporation | Current-controlled CMOS wideband data amplifier circuits |
| EP1517439A1 (en) * | 2003-09-16 | 2005-03-23 | STMicroelectronics S.r.l. | Transistor amplifier |
| DE102005062767A1 (de) * | 2005-12-28 | 2007-07-12 | Atmel Germany Gmbh | Kaskoden-Differenzverstärker und Differenzverstärker |
| CN100576722C (zh) * | 2006-05-22 | 2009-12-30 | 普诚科技股份有限公司 | 单端输入双端输出放大器电路及信号处理电路 |
| US20080042722A1 (en) * | 2006-08-15 | 2008-02-21 | Silicon Laboratories, Inc. | High speed level shifter circuit and circuit using same |
| US7577413B2 (en) * | 2006-09-19 | 2009-08-18 | Silicon Laboratories, Inc. | Method and apparatus for calibrating a filter of a receiver |
| US7609111B2 (en) * | 2006-12-05 | 2009-10-27 | Intersil Americas Inc. | Negative capacitance synthesis |
| US8326246B2 (en) * | 2007-07-10 | 2012-12-04 | Qualcomm Incorporated | Super regenerative (SR) apparatus having plurality of parallel SR amplifiers tuned to distinct frequencies |
| US7501860B2 (en) * | 2007-07-31 | 2009-03-10 | National Semiconductor Corporation | Differential input driver using current feedback and cross-coupled common base devices |
| US8228120B2 (en) | 2009-05-29 | 2012-07-24 | Intersil Americas Inc. | Negative capacitance synthesis for use with differential circuits |
| US7911280B2 (en) * | 2009-07-13 | 2011-03-22 | Sony Ericsson Mobile Communications Ab | Amplifier stage |
| US9413309B1 (en) * | 2015-03-25 | 2016-08-09 | Analog Devices Global | Apparatus and methods for a cascode amplifier topology for millimeter-wave power application |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646002A (en) * | 1984-05-10 | 1987-02-24 | Regents Of The University Of Minnesota | Circuit for high impedance broad band probe |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678405A (en) * | 1970-08-26 | 1972-07-18 | Rca Corp | Amplifier-limiter circuit with reduced am to pm conversion |
| JPS6218807A (ja) * | 1985-07-17 | 1987-01-27 | Toshiba Corp | カレントミラ−回路 |
| US4713628A (en) * | 1986-10-08 | 1987-12-15 | Comlinear Corporation | Compensation and biasing of wideband amplifiers |
| EP0264812B1 (en) * | 1986-10-20 | 1994-07-13 | Hitachi, Ltd. | Preamplifier circuit |
-
1988
- 1988-07-20 US US07/221,937 patent/US4885548A/en not_active Expired - Lifetime
- 1988-07-22 KR KR1019880009195A patent/KR930007292B1/ko not_active IP Right Cessation
- 1988-07-22 EP EP88111857A patent/EP0300494B1/en not_active Expired - Lifetime
- 1988-07-22 JP JP63183267A patent/JP2759128B2/ja not_active Expired - Fee Related
- 1988-07-22 DE DE8888111857T patent/DE3878069T2/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646002A (en) * | 1984-05-10 | 1987-02-24 | Regents Of The University Of Minnesota | Circuit for high impedance broad band probe |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7158766B2 (en) | 2002-03-14 | 2007-01-02 | Kabushiki Kaisha Toshiba | Wideband amplifier compensating input capacitance, radio transceiver, semiconductor integrated circuit and wideband amplification method |
| WO2010103582A1 (ja) * | 2009-03-09 | 2010-09-16 | パナソニック株式会社 | 差動増幅器およびそれを用いたパイプラインａｄ変換器 |
| JP2010272917A (ja) * | 2009-05-19 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 差動分布回路 |
| JP2011205322A (ja) * | 2010-03-25 | 2011-10-13 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器 |
| US9705451B2 (en) | 2013-07-04 | 2017-07-11 | Murata Manufacturing Co., Ltd. | Power amplification module |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3878069T2 (de) | 1993-07-29 |
| KR890003115A (ko) | 1989-04-13 |
| JP2759128B2 (ja) | 1998-05-28 |
| EP0300494A2 (en) | 1989-01-25 |
| EP0300494A3 (en) | 1989-08-30 |
| EP0300494B1 (en) | 1993-02-03 |
| US4885548A (en) | 1989-12-05 |
| DE3878069D1 (de) | 1993-03-18 |
| KR930007292B1 (ko) | 1993-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01105605A (ja) | 広帯域増幅器 | |
| JP4528394B2 (ja) | アクティブ補償容量性の増加 | |
| JPS6141163B2 (ja) | ||
| US20070241818A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| US5212457A (en) | Input buffer with reduced offset for operational amplifiers or the like | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3833530B2 (ja) | 差動増幅器 | |
| KR900002089B1 (ko) | 증폭회로 | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| US6448853B1 (en) | Distortion improvement in amplifiers | |
| JPH04369105A (ja) | 増幅器 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPH07307628A (ja) | 可変利得増幅回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS63129704A (ja) | 高速高精度バツフア増幅器 | |
| JPS6025158Y2 (ja) | 電子ボリウム回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS62117403A (ja) | カレントミラ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |