JP2011205322A - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP2011205322A JP2011205322A JP2010069727A JP2010069727A JP2011205322A JP 2011205322 A JP2011205322 A JP 2011205322A JP 2010069727 A JP2010069727 A JP 2010069727A JP 2010069727 A JP2010069727 A JP 2010069727A JP 2011205322 A JP2011205322 A JP 2011205322A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- gain amplifier
- variable gain
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】ベース端子が反転入力端子ICに接続され、コレクタ端子が反転出力端子OCに接続され、エミッタ端子が開放されているトランジスタ(第3のトランジスタ)Q21と、ベース端子が非反転入力端子ITに接続され、コレクタ端子が非反転出力端子に接続され、エミッタ端子が開放されているトランジスタ(第4のトランジスタ)Q22とを設ける。
【選択図】 図1
Description
この可変利得増幅器は、エミッタ端子が相互に接続された2つのトランジスタQ11,Q12と、これらエミッタ端子と供給電位VEEとの間に接続された電流源IS1と、トランジスタQ11,Q12のコレクタ端子と電源電位VCCとの間に接続された負荷抵抗RL1,RL2とから構成されている(例えば、非特許文献1など参照)。
すなわち、非反転入力端子ITと反転出力端子OCとの間には、トランジスタQ11のベース−コレクタ端子間容量CBCq11が存在する。このCBCq11と負荷抵抗RL1とによって、ハイパスフィルタが形成される。図9は、従来の可変利得増幅器に内在するハイパスフィルタの回路図である。これは、反転入力端子ICと非反転出力端子OTとの間についても同様である。
また、第3のトランジスタおよび第4のトランジスタのエミッタ端子と供給電位との間に接続されて、流れる電流値がゼロに設定されている第2の電流源をさらに備えてもよい。
[第1の実施の形態]
まず、図1を参照して、本発明の第1の実施の形態にかかる可変利得増幅器について説明する。図1は、第1の実施の形態にかかる可変利得増幅器を示す回路図である。
この可変利得増幅器1は、ベース端子が非反転入力端子ITに接続され、コレクタ端子が反転出力端子OCに接続されたトランジスタ(第1のトランジスタ)Q11と、ベース端子が反転入力端子ICに接続され、コレクタ端子が非反転出力端子OTに接続されたトランジスタ(第2のトランジスタ)Q12と、電源電位VCCとQ11のコレクタ端子との間に接続された負荷抵抗(第1の負荷抵抗)RL1と、VCCとQ12のコレクタ端子との間に接続された負荷抵抗(第2の負荷抵抗)RL2と、相互に接続されたQ11,Q12のエミッタ端子と供給電位VEE(VCC>VEE)との間に接続された電流源(第1の電流源)IS1と、ベース端子がQ12のベース端子に接続され、コレクタ端子がQ11のコレクタ端子に接続され、エミッタ端子が開放されているトランジスタ(第3のトランジスタ)Q21と、ベース端子がQ11のベース端子に接続され、コレクタ端子がQ12のコレクタ端子に接続され、エミッタ端子が開放されているトランジスタ(第4のトランジスタ)Q22とから構成されている。
可変利得増幅器1において、反転出力端子OCに注目すると、非反転入力端子ITとの間にはトランジスタQ11のベース−コレクタ端子間容量CBCq11が存在する。一方、反転入力端子ICとの間にもトランジスタQ21のベース−コレクタ端子間容量Cが存在する。したがって、反転出力端子OCは、容量CBCq11によって非反転入力端子ITと接続されているとともに、容量Cによって反転入力端子ICと接続されていることになる。これは、非反転出力端子OTについても同様である。
この際、トランジスタQ11,Q12のベース−コレクタ端子間容量の値は、通常、数fF(f=10-15)と極めて小さい値であり、その値はベース−コレクタ端子間電圧依存性を持つため、一般的な容量素子では実現が難しい。
具体的には、トランジスタQ11,Q12と同一仕様であって、かつ、可変利得増幅器の利得が最小となっている場合と同一動作状態、すなわちOFF状態のトランジスタQ21,Q22のベース−コレクタ端子間容量を、そのまま反転入力端子IC−反転出力端子OC間、および非反転入力端子IT−非反転出力端子OT間に、それぞれ接続している。
図8に示した従来の可変利得増幅器では、10KHz付近で低利得時の周波数特性51と高利得時の周波数特性52との差、すなわちダイナミックレンジGxが120dBを示しているが、20GHz付近では20dBまで低下している。一方、本実施の形態の可変利得増幅器による低利得時の周波数特性11と高利得時の周波数特性12では、ダイナミックレンジGaが20GHz付近で30dB程度あり、従来と比較してダイナミックレンジが10dBも拡大していることがわかる。
トランジスタQ11,Q12のベース−コレクタ端子間容量の影響は、群遅延特性にも及ぶと考えられる。振幅の異なる並列化した多数の信号を一括して処理したい場合など、利得の変化に伴う群遅延特性の変動量が小さいことが必要とされるアプリケーションもある。このような場合にも、トランジスタQ11,Q12のベース−コレクタ端子間容量の影響を低減できる本発明の手法は有用であると考えられる。
このように、本実施の形態は、ベース端子が反転入力端子ICに接続され、コレクタ端子が反転出力端子OCに接続され、エミッタ端子が開放されているトランジスタ(第3のトランジスタ)Q21と、ベース端子が非反転入力端子ITに接続され、コレクタ端子が非反転出力端子に接続され、エミッタ端子が開放されているトランジスタ(第4のトランジスタ)Q22とを設けたものである。
次に、図5を参照して、本発明の第2の実施の形態にかかる可変利得増幅器について説明する。図5は、第2の実施の形態にかかる可変利得増幅器を示す回路図である。
このように、本実施の形態では、トランジスタQ21,Q22のエミッタ端子を相互に接続するようにしたので、高周波帯域におけるダイナミックレンジを大幅に拡大することができる。
次に、図7を参照して、本発明の第3の実施の形態にかかる可変利得増幅器について説明する。図7は、第3の実施の形態にかかる可変利得増幅器を示す回路図である。
第1の実施の形態では、トランジスタQ21,Q22のエミッタ端子を開放状態とする場合を例として説明した。また、第2の実施の形態では、トランジスタQ21,Q22のエミッタ端子を相互に接続する場合を例として説明した。
このように、本実施の形態では、電流値をゼロに設定した電流源IS2を、トランジスタQ21,Q22のエミッタ端子と供給電位VEEとの間に接続したので、Q21,Q22のベース−コレクタ端子間容量の値として、Q11,Q12のベース−コレクタ端子間容量の値に極めて近い値を得ることができる。これにより、前述した式(6)から、極めて大きな帯域とダイナミックレンジを兼ね備える可変利得増幅器を実現することができるとともに、変動幅の極めて小さい良好な群遅延特性も得ることができる。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
さらに、以上の実施の形態では、負荷抵抗RL1,RL2として、トランジスタやFETを利用した能動負荷を用いてもよい。
Claims (3)
- ベース端子が非反転入力端子に接続され、コレクタ端子が反転出力端子に接続された第1のトランジスタと、
ベース端子が反転入力端子に接続され、コレクタ端子が非反転出力端子に接続された第2のトランジスタと、
電源電位と前記第1のトランジスタのコレクタ端子との間に接続された第1の負荷抵抗と、
前記電源電位と前記第2のトランジスタのコレクタ端子との間に接続された第2の負荷抵抗と、
相互に接続された前記第1のトランジスタのエミッタ端子および前記第2のトランジスタのエミッタ端子と、供給電位との間に接続された第1の電流源と、
ベース端子が前記反転入力端子に接続され、コレクタ端子が前記反転出力端子に接続され、エミッタ端子が開放されている第3のトランジスタと、
ベース端子が前記非反転入力端子に接続され、コレクタ端子が前記非反転出力端子に接続され、エミッタ端子が開放されている第4のトランジスタと
を備えることを特徴とする可変利得増幅器。 - 請求項1に記載の可変利得増幅器において、
前記第3のトランジスタのエミッタ端子と前記第4のトランジスタのエミッタ端子が接続されていることを特徴とする可変利得増幅器。 - 請求項2に記載の可変利得増幅器において、
前記第3のトランジスタおよび前記第4のトランジスタのエミッタ端子と前記供給電位との間に接続されて、流れる電流値がゼロに設定されている第2の電流源をさらに備えることを特徴とする可変利得増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069727A JP5330299B2 (ja) | 2010-03-25 | 2010-03-25 | 可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069727A JP5330299B2 (ja) | 2010-03-25 | 2010-03-25 | 可変利得増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205322A true JP2011205322A (ja) | 2011-10-13 |
JP5330299B2 JP5330299B2 (ja) | 2013-10-30 |
Family
ID=44881508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069727A Active JP5330299B2 (ja) | 2010-03-25 | 2010-03-25 | 可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5330299B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105605A (ja) * | 1987-07-24 | 1989-04-24 | Nippon Telegr & Teleph Corp <Ntt> | 広帯域増幅器 |
JPH1051270A (ja) * | 1996-07-31 | 1998-02-20 | Yozan:Kk | スイッチトキャパシタ回路 |
JP2007006484A (ja) * | 2005-06-21 | 2007-01-11 | Seiko Epson Corp | 差動増幅器 |
-
2010
- 2010-03-25 JP JP2010069727A patent/JP5330299B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01105605A (ja) * | 1987-07-24 | 1989-04-24 | Nippon Telegr & Teleph Corp <Ntt> | 広帯域増幅器 |
JPH1051270A (ja) * | 1996-07-31 | 1998-02-20 | Yozan:Kk | スイッチトキャパシタ回路 |
JP2007006484A (ja) * | 2005-06-21 | 2007-01-11 | Seiko Epson Corp | 差動増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP5330299B2 (ja) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5929710A (en) | Cascode single-ended to differential converter | |
Minaei et al. | A new CMOS electronically tunable current conveyor and its application to current-mode filters | |
US8279003B2 (en) | Differential RF amplifier | |
Horng | Lossless inductance simulation and voltage-mode universal biquadratic filter with one input and five outputs using DVCCs | |
Herencsar et al. | New resistorless tunable voltage-mode universal filter using single VDIBA | |
KR20070038126A (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
KR20020025701A (ko) | 증폭회로 | |
Yesil et al. | Electronically controllable bandpass filters with high quality factor and reduced capacitor value: An additional approach | |
De Marcellis et al. | A novel low-voltage low-power fully differential voltage and current gained CCII for floating impedance simulations | |
US7893746B1 (en) | High speed intra-pair de-skew circuit | |
US7642855B2 (en) | Compensation of an amplifier comprising at least two gain stages | |
US7375583B2 (en) | Low noise lowpass filter | |
WO2000022726A1 (en) | Non-linear asymmetrical audio amplifiers | |
GB2321150A (en) | A low noise single ended input/differential output rf amplifier | |
JP5330299B2 (ja) | 可変利得増幅器 | |
Siripruchyanun et al. | Current-controlled current differencing transconductance amplifier and applications in continuous-time signal processing circuits | |
KR100240640B1 (ko) | 능동 발룬 회로 | |
US6271725B1 (en) | Low voltage bipolar transconductor circuit with extended dynamic range | |
JP2007028503A (ja) | 電圧―電流変換回路及びそれを備える差動電圧増幅回路、電圧制御利得可変増幅回路ならびにミキサ回路 | |
US10116269B1 (en) | Differential amplifier with extended bandwidth and THD reduction | |
ITMI20112243A1 (it) | Circuito elettronico a basso rumore simulante il comportamento di un induttanza | |
CN210405325U (zh) | 功率检测器 | |
JP2018182507A (ja) | 差動増幅回路 | |
JP2008271449A (ja) | 減衰器 | |
JPH06232654A (ja) | 演算増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5330299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |