JP2008178027A - ミクサ回路 - Google Patents
ミクサ回路 Download PDFInfo
- Publication number
- JP2008178027A JP2008178027A JP2007011728A JP2007011728A JP2008178027A JP 2008178027 A JP2008178027 A JP 2008178027A JP 2007011728 A JP2007011728 A JP 2007011728A JP 2007011728 A JP2007011728 A JP 2007011728A JP 2008178027 A JP2008178027 A JP 2008178027A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- current
- base
- signal input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【解決手段】RF信号入力用バイポーラトランジスタ13a,13b及びバイアス用バイポーラトランジスタ22から構成されるカレントミラーのベース電流Ibを補償するベース電流補償用バイポーラトランジスタ24を設け、電流供給回路25がベース電流補償用バイポーラトランジスタ24によるベース電流Ibの補償量に応じた電流をバイアス用バイポーラトランジスタ22に供給する。
【選択図】図1
Description
しかしながら、抵抗を用いてベースバイアスを印加する場合、大電力の高周波信号が入力されると、ベース電流の増加に伴ってベース電位が降下し、飽和特性が劣化することがある。
したがって、ベース電流が増加しても、ベース電位が降下しないバイアス回路が必要である。
バイアス回路は、次の(1)〜(5)の要素から構成されている。
(1)RF信号入力用バイポーラトランジスタとカレントミラーを構成するバイアス用バイポーラトランジスタ1
(2)RF信号入力用バイポーラトランジスタ及びバイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタ2
(3)一定の電圧をバイアス用バイポーラトランジスタに供給する電源3
(4)バイアス用バイポーラトランジスタ1のコレクタと電源3との間に接続されている抵抗4
(5)バイアス用バイポーラトランジスタ1のベースとRF信号入力用バイポーラトランジスタのベースとの間に接続されている抵抗5
Vb=Vref−R1×Iref−R2×Ib
ただし、Vrefは電源3から出力される電圧、R1は抵抗4の抵抗値、Irefは抵抗4を流れる電流、R2は抵抗5の抵抗値、Ibは抵抗5を流れる電流(RF信号入力用バイポーラトランジスタのベース電流)である。
Vb=Vref−R1×Iref−R2×Ib−R2×ΔIb
ただし、ΔIbはRF信号入力用バイポーラトランジスタのベース電流の増加量であり、RF信号入力用バイポーラトランジスタに入力されるRF信号が小信号である場合より、RF信号入力用バイポーラトランジスタのベース電位VbがR2×ΔIbだけ降下する。
図1はこの発明の実施の形態1によるミクサ回路を示す構成図であり、図において、RF信号入力用バイポーラトランジスタ13aは例えばBJT、HBTなどのNPNバイポーラトランジスタから構成されており、ベースがコンデンサ12aを介してRF信号入力端子11aと接続され、エミッタがグランドと接続されている。
RF信号入力用バイポーラトランジスタ13bはNPNバイポーラトランジスタから構成されており、ベースがコンデンサ12bを介してRF信号入力端子11bと接続され、エミッタがグランドと接続されている。
なお、RF信号入力用バイポーラトランジスタ13a,13bから、RF信号の差動信号(高周波の差動信号)を入力する高周波入力用バイポーラトランジスタが構成されている。
LO信号入力用バイポーラトランジスタ16aはNPNバイポーラトランジスタから構成されており、ベースがLO信号入力端子15aと接続され、エミッタがRF信号入力用バイポーラトランジスタ13aのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗17a及びIF信号出力端子18aと接続されている。
LO信号入力用バイポーラトランジスタ16bはNPNバイポーラトランジスタから構成されており、ベースがLO信号入力端子15bと接続され、エミッタがRF信号入力用バイポーラトランジスタ13aのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗17b及びIF信号出力端子18bと接続されている。
LO信号入力用バイポーラトランジスタ16dはNPNバイポーラトランジスタから構成されており、ベースがLO信号入力端子15aと接続され、エミッタがRF信号入力用バイポーラトランジスタ13bのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗17b及びIF信号出力端子18bと接続されている。
バイアス用バイポーラトランジスタ22はNPNバイポーラトランジスタから構成されており、ベースがバイアス用印加抵抗23を介してRF信号入力用バイポーラトランジスタ13a,13bと接続され、エミッタがグランドと接続されている。
なお、バイアス用バイポーラトランジスタ22はRF信号入力用バイポーラトランジスタ13a,13bとカレントミラーを構成している。
なお、ベース電流補償用バイポーラトランジスタ24はRF信号入力用バイポーラトランジスタ13a,13b及びバイアス用バイポーラトランジスタ22から構成されるカレントミラーのベース電流を補償する。
電源26は基準抵抗27a,27bを介して電圧をP型のカレントミラー回路28に印加する。
カレントミラー回路28は2つのP型トランジスタ29a,29bから構成されており、ベース電流補償用バイポーラトランジスタ24によるベース電流の補償量に応じた電流をバイアス用バイポーラトランジスタ22に供給する。
P型トランジスタ29bはゲート及びドレインがベース電流補償用バイポーラトランジスタ24のコレクタと接続され、ソースが基準抵抗27bと接続されている。
RF信号入力用バイポーラトランジスタ13a,13bは、RF信号入力端子11a,11bからRF信号の差動信号を入力する。
信号変換部14は、LO信号入力用バイポーラトランジスタ16a,16b,16c,16dがLO信号入力端子15a,15bからLO信号の差動信号を入力すると、そのLO信号の差動信号を用いて、RF信号入力用バイポーラトランジスタ13a,13bにより入力されたRF信号の差動信号をIF信号の差動信号に変換し、そのIF信号の差動信号をIF信号出力端子18a,18bに出力する。
具体的には、以下の通りである。
Iref=(Vref−Vpnp−2Vbe)/R1 (1)
ただし、Vrefは電源26から出力される電圧、VpnpはP型トランジスタ29a,29bのゲート・ソース間電圧、Vbeはベース電流補償用バイポーラトランジスタ24のベース・エミッタ間電圧、R1は基準抵抗27a,27bの抵抗値である。
Ic=[N/{(1+((1+N)/β(1+β)))}]×Iref (2)
また、RF信号入力用バイポーラトランジスタ13a,13bのベース電位Vbとベース電流Ibは、次のように表される。
Vb=(Vref−Iref×R1−Vpnp)/2 (3)
Ib=Ic/β (4)
ただし、βはRF信号入力用バイポーラトランジスタ13a,13bの電流増幅率、NはRF信号入力用バイポーラトランジスタ13a,13bのミラー比である。
これにより、カレントミラー回路28がバイアス用バイポーラトランジスタ22に供給する電流、即ち、バイアス回路21の基準電流Irefが増加する。
その結果、RF信号入力用バイポーラトランジスタ13a,13bのベース電流Ibが、以下のように増加する。
Ib_final=ΔIb{1+Σ(N×A)n} (5)
A=(β×β’/(β’−2))
/{β(β+1)(β’+2)−β×β'+β’+2} (6)
ただし、Ib_finalは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ24の電流増幅率である。
ベース電流Ibの補償量は、カレントミラー回路28のミラー比Nによって調整することができる。
なお、N×A<1の条件を満足することにより、RF信号入力用バイポーラトランジスタ13a,13bのベース電流Ibの発散を抑えることができる。
従来のミクサ回路の場合、図2から明らかなように、RF信号が大信号であるとき、ベース電位Vbが降下して、出力電力の利得も低下する。
これに対して、この実施の形態1のミクサ回路の場合、カレントミラー回路28がベース電流補償用バイポーラトランジスタ24によるベース電流Ibの補償量に応じた電流をバイアス用バイポーラトランジスタ22に供給するようにしているので、RF信号が大信号であるときも、ベース電位Vbが降下せず、出力電力の利得の低下を抑制している。
また、この実施の形態1では、カレントミラー回路28が2つのP型トランジスタ29a,29bから構成されているものについて示したが、図3に示すように、カレントミラー回路28が2つのPNPバイポーラトランジスタ29c,29dから構成されていてもよく、同様の効果を奏することができる。
図4はこの発明の実施の形態2によるミクサ回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
IF信号入力用バイポーラトランジスタ33aはNPNバイポーラトランジスタから構成されており、ベースがコンデンサ32aを介してIF信号入力端子31aと接続され、エミッタがグランドと接続されている。
IF信号入力用バイポーラトランジスタ33bはNPNバイポーラトランジスタから構成されており、ベースがコンデンサ32bを介してIF信号入力端子31bと接続され、エミッタがグランドと接続されている。
なお、IF信号入力用バイポーラトランジスタ33a,33bから、IF信号の差動信号を入力する中間周波入力用バイポーラトランジスタが構成されている。
LO信号入力用バイポーラトランジスタ36aはNPNバイポーラトランジスタから構成されており、ベースがLO信号入力端子35aと接続され、エミッタがIF信号入力用バイポーラトランジスタ33aのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗37a及びRF信号出力端子38aと接続されている。
LO信号入力用バイポーラトランジスタ36bはNPNバイポーラトランジスタから構成されており、ベースがLO信号入力端子35bと接続され、エミッタがIF信号入力用バイポーラトランジスタ33aのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗37b及びRF信号出力端子18bと接続されている。
LO信号入力用バイポーラトランジスタ36dはNPNバイポーラトランジスタから構成されており、ベースがLO信号入力端子35aと接続され、エミッタがIF信号入力用バイポーラトランジスタ33bのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗37b及びRF信号出力端子18bと接続されている。
IF信号入力用バイポーラトランジスタ33a,33bは、IF信号入力端子31a,31bからIF信号の差動信号を入力する。
信号変換部34は、LO信号入力用バイポーラトランジスタ36a,36b,36c,36dがLO信号入力端子35a,35bからLO信号の差動信号を入力すると、そのLO信号の差動信号を用いて、IF信号入力用バイポーラトランジスタ33a,33bにより入力されたIF信号の差動信号をRF信号の差動信号に変換し、そのRF信号の差動信号をRF信号出力端子38a,38bに出力する。
具体的には、以下の通りである。
Iref=(Vref−Vpnp−2Vbe)/R1 (7)
ただし、Vrefは電源26から出力される電圧、VpnpはP型トランジスタ29a,29bのゲート・ソース間電圧、Vbeはベース電流補償用バイポーラトランジスタ24のベース・エミッタ間電圧、R1は基準抵抗27a,27bの抵抗値である。
Ic=[N/{(1+((1+N)/β(1+β)))}]×Iref (8)
また、IF信号入力用バイポーラトランジスタ33a,33bのベース電位Vbとベース電流Ibは、次のように表される。
Vb=(Vref−Iref×R1−Vpnp)/2 (9)
Ib=Ic/β (10)
ただし、βはIF信号入力用バイポーラトランジスタ33a,33bは電流増幅率、NはIF信号入力用バイポーラトランジスタ33a,33bのミラー比である。
これにより、カレントミラー回路28がバイアス用バイポーラトランジスタ22に供給する電流、即ち、バイアス回路21の基準電流Irefが増加する。
その結果、IF信号入力用バイポーラトランジスタ33a,33bのベース電流Ibが、以下のように増加する。
Ib_final=ΔIb{1+Σ(N×A)n} (11)
A=(β×β’/β’−2)
/{β(β+1)(β’+2)−β×β'+β’+2} (12)
ただし、Ib_finalは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ24の電流増幅率である。
ベース電流Ibの補償量は、カレントミラー回路28のミラー比Nによって調整することができる。
なお、N×A<1の条件を満足することにより、IF信号入力用バイポーラトランジスタ33a,33bのベース電流Ibの発散を抑えることができる。
図5はこの発明の実施の形態3によるミクサ回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
電流源41は定電流である基準電流Iref2をバイアス用バイポーラトランジスタ22のコレクタに供給する。
RF信号入力用バイポーラトランジスタ13a,13bは、RF信号入力端子11a,11bからRF信号の差動信号を入力する。
信号変換部14は、LO信号入力用バイポーラトランジスタ16a,16b,16c,16dがLO信号入力端子15a,15bからLO信号の差動信号を入力すると、そのLO信号の差動信号を用いて、RF信号入力用バイポーラトランジスタ13a,13bにより入力されたRF信号の差動信号をIF信号の差動信号に変換し、そのIF信号の差動信号をIF信号出力端子18a,18bに出力する。
具体的には、以下の通りである。
Iref2=(Vref−Vpnp−2Vbe)/R1 (13)
この場合、RF信号入力用バイポーラトランジスタ13a,13bのコレクタ電流Icは、次のように表される。
Ic=N/{(1+(1+N))/β(1+β)}×(Iref1+Iref2)
(14)
また、RF信号入力用バイポーラトランジスタ13a,13bのベース電位Vbとベース電流Ibは、次のように表される。
Vb=(Vref−Iref2×R1−Vpnp)/2 (15)
Ib=Ic/β (16)
ただし、βはRF信号入力用バイポーラトランジスタ13a,13bの電流増幅率、NはRF信号入力用バイポーラトランジスタ13a,13bのミラー比である。
また、Iref1は電流源41からバイアス用バイポーラトランジスタ22のコレクタに供給される基準電流である。
これにより、カレントミラー回路28がバイアス用バイポーラトランジスタ22に供給する電流、即ち、バイアス回路21の基準電流Iref2が増加する。
その結果、RF信号入力用バイポーラトランジスタ13a,13bのベース電流Ibが、以下のように増加する。
Ib_final=ΔIb{1+Σ(N×A)n} (17)
A=(β×β’/(β’−2))
/{β(β+1)(β’+2)−β×β'+β’+2} (18)
ただし、Ib_finalは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ24の電流増幅率である。
ベース電流Ibの補償量は、カレントミラー回路28のミラー比Nによって調整することができる。
なお、N×A<1の条件を満足することにより、RF信号入力用バイポーラトランジスタ13a,13bのベース電流Ibの発散を抑えることができる。
なお、この実施の形態3では、電流源41をバイアス用バイポーラトランジスタ22のコレクタに接続しているものについて示しているが、例えば、電圧源と高抵抗からなる電流源をバイアス用バイポーラトランジスタ22のコレクタに接続するようにしてもよいし、バンドギャップ回路をバイアス用バイポーラトランジスタ22のコレクタに接続するようにしてもよい。
図7はこの発明の実施の形態4によるミクサ回路を示す構成図であり、図において、図4と同一符号は同一または相当部分を示すので説明を省略する。
図4のミクサ回路と比べて、電流源41が実装されている点で相違している。
IF信号入力用バイポーラトランジスタ33a,33bは、IF信号入力端子31a,31bからIF信号の差動信号を入力する。
信号変換部34は、LO信号入力用バイポーラトランジスタ36a,36b,36c,36dがLO信号入力端子35a,35bからLO信号の差動信号を入力すると、そのLO信号の差動信号を用いて、IF信号入力用バイポーラトランジスタ33a,33bにより入力されたIF信号の差動信号をRF信号の差動信号に変換し、そのRF信号の差動信号をRF信号出力端子38a,38bに出力する。
具体的には、以下の通りである。
Iref2=(Vref−Vpnp−2Vbe)/R1 (19)
この場合、IF信号入力用バイポーラトランジスタ33a,33bのコレクタ電流Icは、次のように表される。
Ic=N/{(1+(1+N))/β(1+β)}×(Iref1+Iref2)
(20)
また、IF信号入力用バイポーラトランジスタ33a,33bのベース電位Vbとベース電流Ibは、次のように表される。
Vb=(Vref−Iref2×R1−Vpnp)/2 (21)
Ib=Ic/β (22)
ただし、βはIF信号入力用バイポーラトランジスタ33a,33bの電流増幅率、NはIF信号入力用バイポーラトランジスタ33a,33bのミラー比である。
また、Iref1は電流源41からバイアス用バイポーラトランジスタ22のコレクタに供給される基準電流である。
これにより、カレントミラー回路28がバイアス用バイポーラトランジスタ22に供給する電流、即ち、バイアス回路21の基準電流Iref2が増加する。
その結果、RF信号入力用バイポーラトランジスタ13a,13bのベース電流Ibが、以下のように増加する。
Ib_final=ΔIb{1+Σ(N×A)n} (23)
A=(β×β’/(β’−2))
/{β(β+1)(β’+2)−β×β'+β’+2} (24)
ただし、Ib_finalは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ24の電流増幅率である。
ベース電流Ibの補償量は、カレントミラー回路28のミラー比Nによって調整することができる。
なお、N×A<1の条件を満足することにより、IF信号入力用バイポーラトランジスタ33a,33bのベース電流Ibの発散を抑えることができる。
図8はこの発明の実施の形態5によるミクサ回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
電流供給回路51はRF信号入力用バイポーラトランジスタ13a,13b及びバイアス用バイポーラトランジスタ22から構成されるカレントミラーのベース電位Vbが所定電圧より低下すると、直流電流をRF信号入力用バイポーラトランジスタ13a,13bのベースに供給する回路である。なお、電流供給回路51は電流供給手段を構成している。
電流源54は抵抗53を介して、定電流をスイッチ用バイポーラトランジスタ52のベース及びコレクタに出力する。
スイッチ用バイポーラトランジスタ52は、ベースとコレクタが短絡されており、ダイオードとして動作し、ダイオード端子間の電位差によってオンとオフが切り替わる。理想的にはオン時に短絡状態になり、オフ時に開放状態になる。
スイッチ用バイポーラトランジスタ52は、RF信号入力用バイポーラトランジスタ13a,13bに入力されるRF信号が小信号である場合、RF信号入力用バイポーラトランジスタ13a,13bのベース電位Vbが所定電圧より高いので、オフ状態になる。
これにより、ダイオード端子間の電位差が増加して、スイッチ用バイポーラトランジスタ52がオン状態になる。
このため、RF信号入力用バイポーラトランジスタ13a,13bのベース電位Vbの降下を抑圧することが可能になる。
図9はこの発明の実施の形態6によるミクサ回路を示す構成図であり、図において、図4及び図8と同一符号は同一または相当部分を示すので説明を省略する。
スイッチ用バイポーラトランジスタ52は、ベースとコレクタが短絡されており、ダイオードとして動作し、ダイオード端子間の電位差によってオンとオフが切り替わる。理想的にはオン時に短絡状態になり、オフ時に開放状態になる。
スイッチ用バイポーラトランジスタ52は、IF信号入力用バイポーラトランジスタ33a,33bに入力されるIF信号が小信号である場合、IF信号入力用バイポーラトランジスタ33a,33bのベース電位Vbが所定電圧より高いので、オフ状態になる。
これにより、ダイオード端子間の電位差が増加して、スイッチ用バイポーラトランジスタ52がオン状態になる。
このため、IF信号入力用バイポーラトランジスタ33a,33bのベース電位Vbの降下を抑圧することが可能になる。
31a,31b IF信号入力端子、33a,33b IF信号入力用バイポーラトランジスタ(中間周波入力用バイポーラトランジスタ)、37a,37b コレクタバイアス用印加抵抗、38a,38b RF信号出力端子、41,54 電流源、52 スイッチ用バイポーラトランジスタ、53 抵抗。
Claims (7)
- 高周波の差動信号を入力する高周波入力用バイポーラトランジスタと、局部発振波の差動信号を用いて、上記高周波入力用バイポーラトランジスタにより入力された高周波の差動信号を中間周波の差動信号に変換する信号変換手段と、上記高周波入力用バイポーラトランジスタとカレントミラーを構成するバイアス用バイポーラトランジスタと、上記高周波入力用バイポーラトランジスタ及び上記バイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタと、上記ベース電流補償用バイポーラトランジスタによるベース電流の補償量に応じた電流を上記バイアス用バイポーラトランジスタに供給する電流供給手段とを備えたミクサ回路。
- 中間周波の差動信号を入力する中間周波入力用バイポーラトランジスタと、局部発振波の差動信号を用いて、上記中間周波入力用バイポーラトランジスタにより入力された中間周波の差動信号を高周波の差動信号に変換する信号変換手段と、上記中間周波入力用バイポーラトランジスタとカレントミラーを構成するバイアス用バイポーラトランジスタと、上記中間周波入力用バイポーラトランジスタ及び上記バイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタと、上記ベース電流補償用バイポーラトランジスタによるベース電流の補償量に応じた電流を上記バイアス用バイポーラトランジスタに供給する電流供給手段とを備えたミクサ回路。
- 電流供給手段がP型カレントミラー回路を用いて構成されていることを特徴とする請求項1または請求項2記載のミクサ回路。
- 定電流をバイアス用バイポーラトランジスタに供給する電流源を設けたことを特徴とする請求項1から請求項3のうちのいずれか1項記載のミクサ回路。
- 高周波の差動信号を入力する高周波入力用バイポーラトランジスタと、局部発振波の差動信号を用いて、上記高周波入力用バイポーラトランジスタにより入力された高周波の差動信号を中間周波の差動信号に変換する信号変換手段と、上記高周波入力用バイポーラトランジスタとカレントミラーを構成するバイアス用バイポーラトランジスタと、上記高周波入力用バイポーラトランジスタ及び上記バイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタと、上記高周波入力用バイポーラトランジスタ及び上記バイアス用バイポーラトランジスタから構成されるカレントミラーのベース電圧が所定電圧より低下すると、直流電流を上記カレントミラーのベースに供給する電流供給手段とを備えたミクサ回路。
- 中間周波の差動信号を入力する中間周波入力用バイポーラトランジスタと、局部発振波の差動信号を用いて、上記中間周波入力用バイポーラトランジスタにより入力された中間周波の差動信号を高周波の差動信号に変換する信号変換手段と、上記中間周波入力用バイポーラトランジスタとカレントミラーを構成するバイアス用バイポーラトランジスタと、上記中間周波入力用バイポーラトランジスタ及び上記バイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタと、上記高周波入力用バイポーラトランジスタ及び上記バイアス用バイポーラトランジスタから構成されるカレントミラーのベース電圧が所定電圧より低下すると、直流電流を上記カレントミラーのベースに供給する電流供給手段とを備えたミクサ回路。
- ベースとコレクタが短絡され、かつ、エミッタがカレントミラーのベースに接続され、上記カレントミラーのベース電圧が所定電圧以上であればオフ状態で、上記カレントミラーのベース電圧が所定電圧より低下するとオン状態になるスイッチ用バイポーラトランジスタと、上記スイッチ用バイポーラトランジスタのベース及びコレクタに定電流を出力する電流源とから電流供給手段が構成されていることを特徴とする請求項5または請求項6記載のミクサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011728A JP4772707B2 (ja) | 2007-01-22 | 2007-01-22 | ミクサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007011728A JP4772707B2 (ja) | 2007-01-22 | 2007-01-22 | ミクサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008178027A true JP2008178027A (ja) | 2008-07-31 |
JP4772707B2 JP4772707B2 (ja) | 2011-09-14 |
Family
ID=39704683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007011728A Expired - Fee Related JP4772707B2 (ja) | 2007-01-22 | 2007-01-22 | ミクサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4772707B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154158A (ja) * | 1993-07-12 | 1995-06-16 | Harris Corp | 単一バイアスブロックを有する低電圧rf増幅器および混合器 |
JP2003198260A (ja) * | 2001-12-21 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 周波数変換装置、及びそれを用いた無線通信装置 |
JP2003229730A (ja) * | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | バイアス回路 |
JP2003273660A (ja) * | 2002-03-15 | 2003-09-26 | Mitsubishi Electric Corp | 高周波増幅器 |
JP2005184258A (ja) * | 2003-12-17 | 2005-07-07 | Mitsubishi Electric Corp | 高周波増幅器 |
JP2005269232A (ja) * | 2004-03-18 | 2005-09-29 | Renesas Technology Corp | 周波数混合器 |
-
2007
- 2007-01-22 JP JP2007011728A patent/JP4772707B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154158A (ja) * | 1993-07-12 | 1995-06-16 | Harris Corp | 単一バイアスブロックを有する低電圧rf増幅器および混合器 |
JP2003198260A (ja) * | 2001-12-21 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 周波数変換装置、及びそれを用いた無線通信装置 |
JP2003229730A (ja) * | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | バイアス回路 |
JP2003273660A (ja) * | 2002-03-15 | 2003-09-26 | Mitsubishi Electric Corp | 高周波増幅器 |
JP2005184258A (ja) * | 2003-12-17 | 2005-07-07 | Mitsubishi Electric Corp | 高周波増幅器 |
JP2005269232A (ja) * | 2004-03-18 | 2005-09-29 | Renesas Technology Corp | 周波数混合器 |
Also Published As
Publication number | Publication date |
---|---|
JP4772707B2 (ja) | 2011-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784743B2 (en) | High frequency amplifier and frequency mixer | |
US7259615B2 (en) | Bias voltage supply circuit and radio-frequency amplification circuit | |
US8970301B2 (en) | Method for low power low noise input bias current compensation | |
US10910999B2 (en) | Bias circuit | |
US7479832B2 (en) | Differential amplifying system | |
US11290060B2 (en) | Bias circuit | |
US10498291B2 (en) | Bias circuit and power amplifier circuit | |
US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
US20190097590A1 (en) | Power amplification circuit | |
US8917144B2 (en) | Power amplifier | |
JP2005101734A (ja) | 高出力増幅回路 | |
US20070213026A1 (en) | Semiconductor integrated circuit | |
JP2009296236A (ja) | バイアス回路とこれを用いた増幅器 | |
US6879214B2 (en) | Bias circuit with controlled temperature dependence | |
JP2011101405A (ja) | 高周波電力増幅器 | |
US20230104737A1 (en) | Temperature compensation circuit of power amplifier and temperature compensation method | |
JP4772707B2 (ja) | ミクサ回路 | |
CN110611489B (zh) | 偏压电路 | |
JP2008017453A (ja) | 高周波増幅回路及びそれを用いた移動体通信端末 | |
JP2006333107A (ja) | バイアス回路およびそれを用いた電力増幅器、無線通信装置 | |
US9998080B2 (en) | Low voltage supply amplifier | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
JP2021078020A (ja) | 電力増幅モジュール | |
JPH0548348A (ja) | 電力増幅回路 | |
JP2010273284A (ja) | 高周波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4772707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |