JP4950083B2

JP4950083B2 - 高効率電力増幅器

Info

Publication number: JP4950083B2
Application number: JP2008006086A
Authority: JP
Inventors: 功竹中
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-01-15
Filing date: 2008-01-15
Publication date: 2012-06-13
Anticipated expiration: 2028-01-15
Also published as: US7843262B2; JP2009171147A; CN101510760A; CN101510760B; US20090179703A1

Description

本発明は電力増幅器に関し、特に飽和出力からバックオフが大きな動作状態においても高効率特性を実現する増幅器に関する。

現代の大容量・高速移動体通信システムでは、第三世代移動体通信方式のＷ−ＣＤＭＡ等のように、高いピークファクタ（ピーク電力対平均電力比）を持つ変調波信号を用いる。このようなシステムで用いられる増幅器には、高いピーク電力を増幅するため、飽和出力から十分なバックオフ量をとる必要があり、アンプ効率が低くなるという課題がある。

バックオフの大きい動作領域での高効率化のため各種増幅器の提案がなされている。

その中で、ドレイン・バイアス変調型増幅器は、飽和出力付近で動作する増幅器のドレイン・バイアスを変調波入力信号に同調して変調することで、高効率動作を得ながらピーク電力も得ることができる。

非特許文献１に示されているドレインバイアス変調型増幅器は、図４に示すように、メイン増幅器（ＭａｉｎＡｍｐ．）３のドレインバイアス回路７に、変調波入力信号のエンベロープに従ってドレインバイアス（Ｖｄ）を変調するエンベロープ増幅器（ＥｎｖｅｌｏｐＡｍｐ．）５とエンベロープ検出回路（ＥｎｖｅｌｏｐＤｅｔｅｃｔｏｒ）４とを備え、メイン増幅器３の入力側に設けた遅延線路（Ｄｅｌａｙ）６の調整によってドレインバイアスを変調波入力信号に同調して変調する。

かかる構成により、図４のドレインバイアス変調型増幅器は、変調波信号の平均パワーレベルでは低電圧で高効率動作し、変調波信号のピークパワーレベルでは高電圧動作してピーク信号を増幅する。

また、その他の高効率増幅器の例として、非特許文献２には、図５に示すようなドハティ型増幅器が開示されている。ドハティ型増幅器は、ＡＢ級にバイアスされたメイン増幅器（ＭａｉｎＡｍｐ．）３と、Ｃ級にバイアスされたピーク増幅器（ＰｅａｋＡｍｐ．）８との出力は、メイン増幅器３の出力側に接続された基本波周波数の１／４波長線路１５（Ｄｏｈｅｒｔｙｎｅｔｗｏｒｋ）で合成される。

ドハティ増幅器は、この１／４波長線路１５のインピーダンス変換作用を利用して、低入力レベル時、ピーク増幅器８がＯＦＦ状態にあるときは、メイン増幅器３のみが負荷インピーダンスＲＬに対して、２倍高い負荷状態（２＊ＲＬ）でバックオフ小となって高効率動作し、高入力レベル時はピーク増幅器８がＯＮ状態になり、メイン増幅器３の負荷は低下（２＊ＲＬ→ＲＬに変化）して、また、ピーク増幅器８もアンプ全体のピークパワーを稼ぐため、高いピークパワーを維持しながらバックオフの大きい領域での高効率動作を可能にする。

図６は、ドレインバイアス変調型増幅器及びドハティ型増幅器とＢ級増幅器の出力バックオフ−効率特性の比較を示す。理論的には、ドレインバイアス変調型増幅器及びドハティ型増幅器は、Ｂ級増幅器よりも、飽和出力からおおよそ６ｄＢバックオフの出力領域の効率が向上する。

このように、システムの信号品質を損なわずに増幅器の電力効率を著しく高めるために、動作レベルにおいて高効率特性と高いピークパワー特性の両立を実現する増幅器が望まれている。

飽和出力から、バックオフを大きくとった動作レベルにおいて、より高効率動作を実現する目的のため、特許文献１（実施例２）には、ドハティ型増幅器において、入力レベルを検出する入力レベル検出器を備え、入力レベル検出器からの出力信号に応じてメイン増幅器（特許文献１では「主増幅器」と記載される）とピーク増幅器（特許文献１では「補助増幅器」と記載される）の電源電圧を制御する例が示されている。

図７に、特許文献１の実施例２（図４）に開示された回路構成を示す。図７に示す構成においては、ＡＢ級にバイアスされた主増幅器（メイン増幅器）２２と、Ｂ級にバイアスされた補助増幅器（ピーク増幅器）２３と、主増幅器２２側に接続された１／４波長線路（インピーダンス変換器）２４を用いて出力合成するドハティ型増幅器を構成し、主増幅器２２と補助増幅器２３の電源電圧は、入力レベル検出器２５の出力信号に応じて電圧制御器２６により制御される。入力レベルが小さいときには、電源電圧を低くして動作効率を高く維持し、入力レベルが大きくなったときには、電源電圧を高くすることで、増幅器全体の最大出力電力が上がり、動作点での高効率化も可能になる。

ＤｏｎａｌｄＦ. Ｋｉｍｂａｌｌｅｔａｌ，"Ｈｉｇｈ−ＥｆｆｉｃｉｅｎｃｙＥｎｖｅｌｏｐｅ−ＴｒａｃｋｉｎｇＷ−ＣＤＭＡＢａｓｅ−ＳｔａｔｉｏｎＡｍｐｌｉｆｉｅｒＵｓｉｎｇＧａＮＨＦＥＴｓ"，ＩＥＥＥＴｒａｎｓ. Ｍｉｃｒｏｗ. ＴｈｅｏｒｙＴｅｃｈ．，ｖｏｌ. ５４，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ２００６. Ｉ．Ｔａｋｅｎａｋａｅｔａｌ, "Ａ２４０ＷＤｏｈｅｒｔｙＧａＡｓｐｏｗｅｒＦＥＴａｍｐｌｉｆｉｅｒｗｉｔｈｈｉｇｈｅｆｆｉｃｉｅｎｃｙａｎｄｌｏｗｄｉｓｔｏｒｔｉｏｎｆｏｒＷ−ＣＤＭＡｂａｓｅｓｔａｔｉｏｎｓ"，２００４ＩＥＥＥＭＴＴ−ＳＩｎｔ．ＭｉｃｒｏｗａｖｅＳｙｍｐ．Ｄｉｇ．，ｐｐ．５２５−５２８．特開２００７−８１８００号公報（図４）

以下に本発明による関連技術の分析を与える。

上記したドハティ型増幅器において、メイン増幅器側にドレインバイアス変調回路を設け、入力信号に従って電源電圧を変調した場合、平均動作レベルでの効率が低下し、メイン増幅器側の飽和出力も低下する、という問題がある。つまり、高効率動作と高いピーク電力の両立が図れないことが判明した。

図８に、増幅器に用いられる電界効果トランジスタのロードプル特性のドレイン電圧依存（Ｖｄｓ＝１２Ｖ，４８Ｖ）の一例を示す。図８に示すように、実際のデバイスでは、低ドレイン電圧（Ｖｄ１＝１２Ｖ）時の最大効率となる負荷条件（Ｅｆｆ. ｍａｔｃｈ）と、高ドレイン電圧（Ｖｄ２＝４８Ｖ）時の最大出力となる負荷条件（Ｐｏｕｔｍａｔｃｈ）は異なる。

トランジスタがもつリアクタンス成分のドレイン電圧依存性によって、低ドレイン電圧時の最適負荷インピーダンスは、高ドレイン電圧時の最適負荷インピーダンスより低くなる。

図９に、高ドレイン電圧時の最適負荷インピーダンスに固定したときの、出力（Ｐｏｕｔ）―効率特性のドレイン電圧依存（Ｖｄｓ＝８Ｖ〜４８Ｖ）を示す。図１０に、低ドレイン電圧時の最適負荷インピーダンスに固定したときの、出力―効率特性のドレイン電圧依存を示す。

変調波入力信号の振幅に比例して、ドレイン電圧を変調した場合、出力―効率特性の電圧依存の包絡線の特性が得られる。

例えばＷ―ＣＤＭＡ変調波信号の振幅成分の確率分布は、図１１のようになる。

最大瞬時ピーク電力は、最も分布確率の高い平均電力から、およそ１０ｄＢ程度の高い波高値をもつ。

増幅器のトランジスタの出力側負荷条件を高ドレイン電圧時の最適負荷インピーダンスに設定した場合、図９に示すように、３８ｄＢｍのピーク出力から、およそ１０ｄＢバックオフを取った平均出力レベル（２８ｄＢｍ）の効率は、ピーク出力時の最高効率７３％に対して、６０％程度しか得られていない。

一方、増幅器のトランジスタの出力側負荷条件を低ドレイン電圧時の最適負荷インピーダンスに設定した場合、図１０から、平均出力レベルの効率は７３％と高効率特性を得ることができるが、ピーク出力は３６ｄＢｍとなり、高ドレイン電圧時の最適負荷インピーダンスに設定したときより、２ｄＢも低い結果となる。

つまり、ドレインバイアス変調型増幅器には、出力側負荷条件を高電圧動作時の最大出力条件に設定すると、平均動作レベルでの効率が低下し、あるいは、出力側負荷条件を低電圧動作時の最大効率条件に設定すると、ピークパワー特性が低下するという問題がある。

さらに、このような動作をするドレインバイアス変調型増幅器を、特許文献１の実施例２のようなドハティ型増幅器（図７参照）に適用すると、メイン増幅器の出力側に接続された１／４波長線路のインピーダンス変換作用により、メイン増幅器の負荷インピーダンスは、入力レベルの増加によりピーク増幅器がＯＮすることで、高インピーダンスから低インピーダンスへ変化する。

これによって、低入力レベルで低ドレイン電圧動作時の最適負荷インピーダンスは、低インピーダンス側にあり、高入力レベルで高ドレイン電圧時の最適負荷インピーダンスは、高インピーダンス側にあるにも拘わらず、かかる増幅器では相反する負荷インピーダンスの変動動作になってしまう。

すなわち、かかるドレイン・バイアス変調構造を有するドハティ型増幅器においては、入力信号レベルの増加に従って、ドレイン電圧が増加しても、デバイスの最適負荷インピーダンスのドレイン電圧依存の傾向と増幅器の動作が異なることから、動作点レベルにおいて、高効率特性と高ピークパワー特性を両立させることは困難となる。

さらに、かかるドハティ型増幅器においては、ピーク増幅器側にもドレインバイアス変調回路が設けられるため、増幅器の帯域内に生じる共振点により、大幅な利得低下が発生し、良好な増幅器特性を得ることができない、という問題がある。

図１２に、ドハティ増幅器において、メイン増幅器とピーク増幅器のドレイン電圧を変化させたときの利得―周波数特性を示す。ドレイン電圧を小さくするに従い、帯域内（１．９〜２．０５ＧＨｚ）へ共振点が移動し、利得が大幅に低下している。

これは、ピーク増幅器側のＣ級トランジスタの出力インピーダンスは、メイン増幅器側のＡＢ級トランジスタに比べドレイン電圧依存が大きいため、メイン増幅器とピーク増幅器の出力合成点（図５のＡ点）において、ドレイン電圧を小さくしたときに、ピーク増幅器側のインピーダンスの影響を受けて通過損失が増大してしまうからである。

本来、メイン増幅器とピーク増幅器の出力合成点（図５のＡ点）からピーク増幅器側を見たインピーダンスは開放条件が望ましいが、ドレイン電圧を変化させたとき、ピーク増幅器の出力インピーダンスが変化して、開放条件からずれ、メイン増幅器からの出力電力が漏洩し損失となるのである。

すなわち、ドハティ型増幅器において、ピーク増幅器側のドレインバイアスを変調させると、ピーク増幅器側のＣ級トランジスタのバイアス依存の影響を受けて、利得特性が低下する、という問題がある。

本発明によれば、メイン増幅器と、ピーク増幅器と、を備えた増幅器であって、前記メイン増幅器のドレインバイアス回路には、変調波入力信号のエンベロープに従ってドレインバイアスを変調するエンベロープ増幅器とエンベロープ検出回路を備え、前記ピーク増幅器の出力側に基本波周波数の１／４波長線路が接続されてなる高周波電力増幅器が提供される。

本発明においてはメイン増幅器と、ピーク増幅器と、変調波入力信号を前記メイン増幅器と前記ピーク増幅器に電力分配する入力分配器と、前記ピーク増幅器の出力側に接続された基本波周波数の１／４波長線路と、前記メイン増幅器にバイアス電圧を与えるバイアス回路と、を備え、前記バイアス回路は、前記変調波入力信号を入力しエンベロープを検出するエンベロープ検出回路と、前記エンベロープ検出回路の出力を増幅し前記メイン増幅器にバイアス電圧を供給するエンベロープ増幅器と、を備え、前記１／４波長線路及び前記メイン増幅器の出力を合成した信号が出力される。

本発明において、前記ピーク増幅器は、一定のドレイン電圧で動作し、変調波信号のピークパワーレベル時のみオンして信号を増幅し、前記メイン増幅器は、前記変調波入力信号の平均レベルでは低電圧動作し、前記変調波入力信号の瞬時ピークレベルでは高電圧動作する。

本発明において、前記１／４波長線路のインピーダンス変換作用により、前記メイン増幅器は、入力レベルの増加に従って、前記変調波入力信号の平均レベル時、低電圧動作にて最大効率が得られる低インピーダンス条件から、ピーク出力時、高電圧動作にて最大出力が得られる高インピーダンス条件に、負荷変動を可能としてなる。

本発明によれば、アンプ動作レベルにおいて高効率特性と高ピークパワー特性との両立を実現できる。

本発明は、ＡＢ級にバイアスされたメイン増幅器（３）と、Ｃ級にバイアスされたピーク増幅器（８）とを、ピーク増幅器（８）の出力側に基本波周波数の１／４波長線路（９）を接続して出力合成し、メイン増幅器（３）のドレインバイアス回路（７）に変調波入力信号のエンベロープに従ってドレインバイアス電圧を変調するエンベロープ増幅器（５）及びエンベロープ検出回路（４）を備える。

メイン増幅器（３）は、ピーク増幅器（８）の出力側に設けた１／４波長線路（９）のインピーダンス変換作用により、入力レベルの増加に従って、平均出力レベル時、低電圧動作にて最大効率が得られる低インピーダンス条件から、ピーク出力時、高電圧動作にて最大出力が得られる高インピーダンス条件に負荷変動を可能とする。

また、ピーク増幅器（８）のバイアスは固定であることから、ピーク増幅器（８）のインピーダンスが利得特性に影響を与えることはない。本発明によれば、入力信号レベルの増加に従ってドレイン電圧が増加しても、デバイスの最適負荷インピーダンスのドレイン電圧依存の傾向と増幅器動作が一致しているので、動作点レベルにおいて、高効率特性と高ピークパワー特性の両立が実現できる。以下実施例に即して説明する。

図１は、本発明の電力増幅器の回路構成を示す図である。ＡＢ級にバイアスされたメイン増幅器３とＣ級にバイアスされたピーク増幅器８を、ピーク増幅器８の出力側に設けた基本波周波数の１／４波長線路９により合成する。

メイン増幅器３のドレインバイアス回路７には、変調波入力信号のエンベロープに従ってメイン増幅器３のドレインバイアスを変調するエンベロープ増幅器５と、ダイオードから成るエンベロープ検出回路４を備える。

変調波入力信号は、遅延線路６を介して、入力分配器１１によって、メイン増幅器３とピーク増幅器８に電力分配される。

なお、入力分配器１１は、ドハティ型増幅器のように１／４波長線路でもよい。

ピーク増幅器８は、一定のドレイン電圧で動作し、変調波信号のピークパワーレベル時のみＯＮし信号を増幅する。なお、エンベロープ増幅器については、非特許文献１に、その具体的な回路構成が示されている。

メイン増幅器３は、ドレインバイアス回路７により、変調波信号の平均レベルでは低電圧動作し、変調波信号の瞬時ピークレベルでは高電圧動作する。

さらに、関連技術として説明したドハティ型増幅器（例えば図５参照）とは反対に、ピーク増幅器８側に設けた１／４波長線路９のインピーダンス変換作用により、メイン増幅器３は、入力レベルの増加に従って、平均出力レベル時、低電圧動作にて最大効率が得られる低インピーダンス条件から、ピーク出力時、高電圧動作にて最大出力が得られる高インピーダンス条件に負荷変動を可能とする。

また、ピーク増幅器８のバイアスは固定とされているため、ピーク増幅器８のインピーダンスが利得特性に影響を与えることはない。

すなわち、本発明の増幅器においては、入力信号レベルの増加に従ってドレイン電圧が増加しても、デバイスの最適負荷インピーダンスのドレイン電圧依存の傾向と増幅器動作が一致できるので、動作点レベルにおいて高効率特性と高ピークパワー特性の両立が実現できる。

ＡＢ級にバイアスされたメイン増幅器３と、Ｃ級にバイアスされたピーク増幅器８を、ピーク増幅器８の出力側に基本波周波数の１／４波長線路９を接続して出力合成し、メイン増幅器３のドレインバイアス電圧を変調波入力信号のエンベロープに従って変調することにより、デバイスにおける最適負荷条件のドレイン電圧依存に合わせて、入力信号レベルに従う最適負荷変動を実現することができる。

これによって、高ピークパワー特性を維持しながら、増幅器の動作効率を飛躍的に向上することができる。

図２に、本発明の増幅器について、入力信号レベルの増加に従って起こるメイン増幅器とピーク増幅器のトランジスタの負荷変動の様子を示す。

本実施例のメイン増幅器の負荷インピーダンスは、入力レベルの増加に従って、低電圧時の最高効率が得られる低インピーダンスから高電圧時に最大出力が得られる高インピーダンスへ変化している。

図３に、本実施例の増幅器における、出力―効率特性を示す。図９と図１０に示した関連技術の増幅器の特性と比較して、本実施例の増幅器においては、図３に示すように、３８ｄＢｍのピーク出力を得ながら、およそ１０ｄＢバックオフを取った平均出力レベル（２８ｄＢｍ）の効率は、７３％と高効率特性を獲得できている。

これは、本実施例においては、メイン増幅器３に設けたドレインバイアス回路７と、ピーク増幅器８の出力側に設けた１／４波長線路９のインピーダンス変換作用により、平均出力レベル時、ピーク増幅器がＯＦＦ状態にあるとき、メイン増幅器３は、低電圧動作状態で、低電圧で最大効率が得られる低インピーダンス条件で動作し、ピーク出力時は、ピーク増幅器８がＯＮ状態になると、メイン増幅器３は、高電圧動作状態で、高電圧で最大出力が得られる高インピーダンス条件に、負荷インピーダンスが変化する、構成としたことによる。

また、ピーク増幅器８のバイアスは固定であるため、ピーク増幅器８のインピーダンスが利得特性に影響を与えることはない。

このように、本発明の増幅器では、入力信号レベルの増加に従ってドレイン電圧が増加しても、デバイスの最適負荷インピーダンスのドレイン電圧依存の傾向と増幅器動作が一致しているので、動作点レベルにおいて、高効率特性と高ピークパワー特性の両立が実現できる。

なお、上記の特許文献１、非特許文献１、２の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例の電力増幅器の構成を示す図である。本発明の一実施例の電力増幅器におけるメイン増幅器とピーク増幅器の負荷変動の様子を示す図である。本発明の一実施例の電力増幅器における出力−効率特性を示す図である。従来のドレインバイアス変調型増幅器の構成を示す図である。従来のドハティ型増幅器の構成を示す図である。ドレインバイアス変調型増幅器及びドハティ型増幅器とＢ級増幅器の出力バックオフ−効率特性の比較する図である。特許文献１の実施例２に示された増幅器の構成を示す図である。電界効果トランジスタのロードプル特性のドレイン電圧依存を示す図である。高ドレイン電圧時の最適負荷インピーダンスに固定したときの出力−効率特性のドレイン電圧依存を示す図である。低ドレイン電圧時の最適負荷インピーダンスに固定したときの出力−効率特性のドレイン電圧依存を示す図である。Ｗ−ＣＤＭＡ変調波信号の平均パワー対ピークパワー比の確率分布を示す図である。従来のドハティ型増幅器において、メイン増幅器とピーク増幅器のドレイン電圧を変化させたときの利得−周波数特性を示す図である。

符号の説明

１ＲＦ入力端子
２ＲＦ出力端子
３メイン増幅器
４エンベロープ検出回路
５エンベロープ増幅器
６遅延線路（遅延回路）
７ドレインバイアス回路
８ピーク増幅器
９、１０、１３、１４、１５、１６１/４波長線路
１１入力分配器
２１入力分配器
２２主増幅器
２３補助増幅器
２４インピーダンス変換器
２５入力レベル検出器
２６電圧制御器
２７バイアス制御器

Claims

メイン増幅器と、ピーク増幅器と、を備えた増幅器であって、
前記メイン増幅器のドレインバイアス回路には、変調波入力信号のエンベロープに従ってドレインバイアスを変調するエンベロープ増幅器とエンベロープ検出回路を備え、
前記ピーク増幅器の出力側に基本波周波数の１／４波長線路が接続され、
前記１／４波長線路のインピーダンス変換作用により、前記メイン増幅器は入力レベルの増加に従って、前記変調波入力信号の平均レベル時、低電圧動作にて最大効率が得られる低インピーダンス条件から、ピーク出力時、高電圧動作にて最大出力が得られる高インピーダンス条件に、負荷変動を可能としてなる、ことを特徴とする電力増幅器。
メイン増幅器と、
ピーク増幅器と、
変調波入力信号を前記メイン増幅器と前記ピーク増幅器に電力分配する入力分配器と、
前記ピーク増幅器の出力側に接続された基本波周波数の１／４波長線路と、
前記メイン増幅器にバイアス電圧を与えるバイアス回路と、
を備え、
前記バイアス回路は、前記変調波入力信号を入力しエンベロープを検出するエンベロープ検出回路と、
前記エンベロープ検出回路の出力を増幅し前記メイン増幅器にバイアス電圧を供給するエンベロープ増幅器と、
を備え、
前記１／４波長線路の出力と前記メイン増幅器の出力が合成出力され、
前記１／４波長線路のインピーダンス変換作用により、前記メイン増幅器は入力レベルの増加に従って、前記変調波入力信号の平均レベル時、低電圧動作にて最大効率が得られる低インピーダンス条件から、ピーク出力時、高電圧動作にて最大出力が得られる高インピーダンス条件に、負荷変動を可能としてなる、ことを特徴とする電力増幅器。
前記メイン増幅器はＡＢ級にバイアスされ、
前記ピーク増幅器はＣ級にバイアスされることを特徴とする請求項１又は２記載の電力増幅器。
前記ピーク増幅器は、一定のドレイン電圧で動作し、前記変調波入力信号のピークパワーレベル時のみオンして信号を増幅し、
前記メイン増幅器は、前記変調波入力信号の平均レベルでは低電圧動作し、前記変調波入力信号の瞬時ピークレベルでは高電圧動作する、ことを特徴とする請求項１又は２記載の電力増幅器。