JPS606132B2

JPS606132B2 - 過電流検出回路

Info

Publication number: JPS606132B2
Application number: JP52076276A
Authority: JP
Inventors: 田格酒井
Original assignee: Torio KK
Current assignee: Torio KK
Priority date: 1977-06-27
Filing date: 1977-06-27
Publication date: 1985-02-15
Also published as: JPS5411657A

Description

【発明の詳細な説明】本発明はィンバーテツド、ダーリントン接続された電力
増幅器の出力トランジスタを過電流から保護するための
保護回路その他に用いる逐電流検出回路に関する。

従来、ィンバーテツド、ダーリントン接続されたトラン
ジスタの通電流検出回路は、第１図に示す如く構成され
ている。

すなわち、第１図において、Ｑ。，およびＱ。２はイン
バーテツド、ダーリントン接続されたトランジスタであ
り、トランジスタＱ。２のコレクタと負樹インピーダン
スＲＬとの間に抵抗Ｒｃを接続し、負荷ィンピーダンＲ
Ｌの減少による過電流を抵抗Ｒｃに発生する電圧で検出
していた。

この抵抗Ｒｃに発生する電圧によりトランジスタＱ。３
をオン状態とし、トランジスタＱ。

３により入力を短絡しトランジスタＱ。

・およびＱ。２を過電流から保護していた。

しかし上記の方法によるときは、出力トランジスタのコ
レクタに接続した抵抗による電力損失が発生する欠点が
あった。

本発明は上記にかんがみなされたもので、上記欠点を解
消した電力損失の少ない過電流検出回路を提供すること
を目的とする。

以下本発明の実施例を図面にもとづき説明する。

第２図は本発明の一実施例の過電流検出回路の回路図を
トランジスタ保護回路とともに示した図である。

第２図において、Ｑ，およびＱ２はそれぞれ電力増幅器
の出力トランジスタであり、ＮＰＮおよびＰＮＰ型トラ
ンジスタを示し、ィンバーテッドダーリントン接続され
「トランジスタＱ２およびＱ４もそれぞれＰＮＰおよび
ＮＰＮ型トランジスタを示し、ィンバーテツド、ダーリ
ントン接続され、トランジスタＱ，〜ＱによりＢ級シン
グルヱソデツド、プッシュプル電力増幅器を構成してい
る。

ｅｉは入力電圧を、ＲＬは負インピーダンスを、抵抗Ｒ
，およびＲ２はトランジスタＱ，およびＱ２のエミツタ
に接続した抵抗でバイアス用である。また抵抗Ｒ３およ
びＲ４はトランジスタＱ３およびＱのエミツタに接続し
た抵抗で、両トランジスタを流れる過電流を検出するた
めの抵抗である。第２図において負荷インピーダンスＲ
Ｌの非接地側線より上側部と下側部とはそれぞれ使用す
るトランジスタの犠牲に見合って対称に構成されている
ので、以下上側部について説明する。

尚この説明は下側部についても同様である。第２図にお
いて一点鎖線で囲んだ過電流検出回路１および２、破線
で囲んだ保護回路３および４が前記Ｂ級シングルェンデ
ッド、プッシュプル回路に付加されている。

過電流検出回路１は、電力増幅器の電源＋Ｂをダイオー
ドＤ２、抵抗Ｒ，．およびコンデンサＣ，の直列回路を
通して負荷インピーダンスＲＬの非接地側端子Ａに接続
し、電源＋Ｂの電圧により抵抗Ｒ，．、コンデンサＣ，
および負荷インピーダンスＲＬを通して、コンデンサＣ
，を充電し、抵抗Ｒ，．とコンデンサＣ，との共通接続
点Ｂの電位を負荷インピーダンスＲＬの非接地側端子Ａ
の電位に対して電圧Ｅ，だけ直流的にシフトするように
構成する。一方「そのェミッタが抵抗Ｒ３を通して電源
＋Ｂに、そのベースが入力側に、そのコレクタが負荷イ
ンピーダンスＲＬの非接地端子Ａに鞍碗された出力トラ
ンジスタＱ３のェミッタ電位を抵抗Ｒ５を通して過電流
検出用ＰＮＰトランジスタＱ５のベースに入力するよう
に接続し、かつ抵抗虫，，とコンデンサＣ，の共通接続
点Ｂの電位を抵抗Ｒ７およびダイオードＤ，を通して入
力するように構成する。

トランジスタＱのェミッタは電源＋Ｂに、そのコレクタ
は保護回路３のＮＰＮトランジスタＱ７のベースに抵抗
Ｒ９を通して接続される。保護回路３はトランジスタＱ
７およびダイオードＤ５とにより形成され、トランジス
タＱ７のェミッ夕は負荷インピーダンスＲＬの非接地側
端子Ａに、そのコレクタはダイオードＤ５を通して、イ
ンバーテッド、ダーリントン接続された一方のＮＰＮト
ランジスタＱ，の入力端であるベースに接続し、トラン
ジスタＱ７のオン状態時に入力ｅｉを直接トランジスタ
Ｑ７を通して負荷インピーダンスＲＬの非接地端子Ａに
接続するよう構成する。ダイオードＤ，，Ｄ３およびＤ
５は逆流阻止用である。尚下側部は前述の如く上側部ト
ランジスタＱ，，Ｑ３，Ｑ５およびＱ７と相補対称型の
トランジスタＱ２，Ｑ，Ｑ６およびＱと、そのトランジ
スタの極性に見合った方向にダィオーＤ２，Ｄ４および
Ｄ６と、抵抗Ｒ２，Ｒ４，Ｒ８，Ｒ，。

およびＲ，２と、コンデンサＣ２とにより上側部と同様
に構成されている。上記第２図の回路において、この電
力増幅器が正常に動作しているときは、点Ａには入力信
号ｅｉを増幅した出力電圧ｅ。

が現われ、この波形を第３図ａに示している。第３図ａ
においてｅ側は出力電圧の波高値である。この状態にお
いてはトランジスタＱ３には適正な電流が流れ、抵抗Ｒ
３にはこの電流による電圧降下が発生している。いま若
し仮切こ、ダイオードＤ，およびＤ３、抵抗Ｒ７および
Ｒ，．、コンデンサＣ，がないとすれば、抵抗Ｒ３に
発生する電圧がトランジスタＱをオン状態とするベース
・ェミッタ間電圧Ｖ服５より大きいか、または等しくな
ったとき、トランジスタＱはオン状態となり、トランジ
スタＱ７をオン状態とし、トランジスタＱ，のベース電
位は負荷インピーダンスＲＬの非接地側端子Ａ点に押え
込まれ、トランジスタＱ，‘まオフ状態となりトランジ
スタＱの電流も制限されてしまうことになる。

一方電源＋Ｂをオン状態にしたときは、コンデンサＣ，
はダイオードＤ３および抵抗Ｒ，．を通して充電され、
この充電によってコンデンサＣ．の両端の電圧はＥ，と
なる。この電圧Ｅ，は電源＋Ｂの亀圧とほぼ等しい。こ
の状態で負荷インピーダンスＲＬの非接地側端子Ａ点が
入力信号ｅｉを増中した第３図ａに示した最大値ｅ。

ｍの電圧ｅ。で振れると、コンデンサＣ，と抵抗Ｒ，．
の接続点Ｂ点の電位は、Ａ点の電位とコンデンサＣ，に
充電された電圧Ｅ，とが重畳された電位となり「第３図
ｂに示す如く電圧ｅ。を電圧Ｅ，だけ直流シフトした電
位となる。このため抵抗Ｒ７およびダィオ−ドＤ，には
Ｂ点より抵抗Ｒ５に向って電流が流れる。この結果トラ
ンジスタＱ５のベース電位は正電位の方向にバイアスさ
れ、トランジスタＱ５はオフ状態とするように作用する
。従って、電力増中器は正常の動作を行う。

次に、出力電圧ｅ。

＝０、すなわち負荷インピーダンスＲＬが短絡された場
合、Ｂ点の電位は電圧Ｅ，に固定されてしまう。しかし
抵抗Ｒ３の値は低抵抗値であり、抵抗Ｒ５の抵抗値は抵
抗Ｒ７の抵抗値より低く選択されているため、かつ抵抗
Ｒ７の他にダイオードＤ．の存在により、この抵抗Ｒ７
およびダイオードＤ，の回路には電流が流れることはな
く、正常動作時のように抵抗Ｒ５の電圧降下によりトラ
ンジスタＱ５のベース電位は正電位の方向にバイアスさ
れなくなる。従って抵抗Ｒ３に流れる電流値により発生
する電圧とトランジスタＱをオン状態とするトランジス
タＱ５のベース・ェミッタ間電圧の関係によりトランジ
スタＱ，はオフ状態となり、トランジスタＱの電流は制
限される。以上は最も極端な負荷インピーダンスＲＬが
短絡された状態であるが、短絡状態でなく負荷インピー
ダンスＲＬの値が小さくなった場合にも同機で、抵抗Ｒ
７と抵抗Ｒ５のそれぞれの抵抗値によってトランジスタ
Ｑ５のオン状態となる点、すなわちトランジスタＱ３の
電流が制限される点が決定される。

この状態を数値的に示せば次の如くである。

いまトランジスタＱ５のべ−ス電流を無視し、抵抗Ｒ３
を通してトランジスタＱ３のコレクタに流れる電流の最
値大値をＩＥｍとし、出力電圧ｅ。の最大値をｅ側とし
、トランジスタＱ５をオン状態とするトランジスタＱ５
のベース・ヱミツタ間電圧をＶＢＥ５とし、１２を抵抗
Ｒ７を通って抵抗Ｒ５からトランジスタＱ３のェミツタ
の方向に流れる電流とすれば、Ｒ３．１８ｍ一１２Ｒ５
ニＶＢ８５．…”【１｝においてトランジスタＱはオン
状態となる。

１２Ｒ７ニｅ側＋ＶＢ８５，…”【２１Ｌ＝（ｅ。

ｍ＋ＶＢＥ５）／Ｒ７…‐‐‐【２｝′‘２’′を‘１
｝式に代入すればＲ３１８ｍ−髪（ｅｍ。

十ＶＢ８５）＝ＶＢＥ５‐肌‘３’ここでｅ。ｍ＝ＩＥ
ｍ・ＲＬＩＥｍ（Ｒ３−奪ＲＬ）＝く・十骨）ＶＢ８５
ＩＥｍをｅ側で表わせばとなる。

以上よりトランジスタＱに流れる電流の最大値１８ｍ上
記【４１式に示す如く抵抗Ｒ５と抵抗Ｒ７との比の関数
として表わすことができる。

たとえば負荷インピーダンスＲＬが短絡された場合、抵
抗Ｒ３，Ｒ５，Ｒ７および電圧ＶＢＥ５をそれぞれＲ３
＝０．４７０、Ｒ５＝１．球○、Ｒ７＝１０ｋＱおよび
ＶＢＥ５＝０．６Ｖの値とすれば、１８ｍ＝１．５Ａとなり、トランジスタＱ３の電流は１．離にて制限され
ることとなる。

第４図は第２図に示した過電流検出回路１を用いて負荷
を遮断するように構成した保護回路を駆動するように構
成した例を示している。

第４図において、トランジスタＱ，およびＱ３は出力ト
ランジスタであり、インバーテツド、ダーリントン接続
され、負荷インピーダンスＲＬに入力信号ｅｉを増中し
て供給するように構成され過電流検出回路１も第２図の
場合と同様である。

過電流検出回路１のトランジスタＱ５のコレクタは共通
ェミツタ接続されたトランジスタＱのベースに接続され
、トランジスタＱ９のコレクタ電位はトランジスタＱＭ
のベースに入力されて増幅され、リレーＬを駆動するよ
うに構成する。抵抗Ｒ，３はトランジスタＱ９の負荷抵
抗である。一方、リレーＬの接点Ｌ，および可動片Ｌ２
は負荷インピーダンスＲＬへの入力を断続するように接
続する。第４図の回路において、第２図に示した実施例
において説明した如く、負荷インピーダンスＲＬが正常
値の場合、トランジスタＱ５はオフ状態であり、トラン
ジスタＱ９はオフ状態となり、この結果トランジスタＱ
，ｏのベース電位は高くなりトランジスタＱ，。

はオン状態となって、リレーＬは励磁され、リレー接点
Ｌ，と可動片Ｌ２とは接触し、負荷インピーダンスＲＬ
には入力信号ｅｉがトランジスタＱ，およびＱ３にて増
中された出力ｅ。が印加される。いま負荷インピーダン
スＲＬの値が減少し、または負荷インピーダンスＲＬが
短絡された場合は過電流検出回路１は作動しトランジス
タＱ５はオン状態となり、トランジスタＱ９はオン状態
となり、トランジスタＱ，ｏをオフ状態とする。

この結果リレーＬは無励磁状態となり、リレー接点Ｌ，
と可動片Ｌ２は断となり負荷インピーダンスＲＬは回路
から遮断される。従ってトランジスタＱ，，Ｑは過電流
から保護される。第５図は本発明の他の実施例の回路図
を示す。

第５図において第２図に示したと同様シングルェンデッ
ド、プッシュプル回路の上側部のみを示しており、下側
部は第５図に示した上側部のトランジスタと相補対称型
のトランジスタで同様の回路が構成されているが省略し
てある。いま下側部も上側部と同様であるため第５図の
上側部のみについて説明する。第５図において、Ｑ，お
よびＱはィンバーテツド、ダーリントン接続されたトラ
ンジスタであり、トランジスタＱ，とＱとコンブリメン
タルなトランジスタＱ２とＱ４（図示せず）もまたイン
バーテッド、ダーリントン接続されて、Ｂ級シングルェ
ンデッド、プッシュプル回路を構成し「入力ｅｉを増幅
し出力ｅ。

を負荷インピーダンスＲＬに供給するように接続し、こ
のＢ級シングルェンデッド、プッシュプル回路の電源は
十Ｂである。一方、電源＋＆を抵抗Ｒ，４およびッェナ
ーダィオードＤ２の直列回路を通して負荷インピーダン
スＲＬの非接地側端子Ａ′に接続し「抵抗Ｒ，４とツェ
ナーダィオードＤｚとの共通接続点Ｂ′の電位を前記Ａ
′点の電位よりツェナーダイオード０２のツェナー電位
Ｖｏ２だけ直流シフトするように構成する。また、その
ェミッタは抵抗Ｒ３を通して電源＋Ｂに、そのベースは
入力側に、そのコレクタは負荷インピーダンスＲＬの非
薮地側端子Ａ′に接続された出力トランジスタＱのヱミ
ッタ電位を抵抗Ｒ５を通して過電流検出用ＰＮＰトラン
ジスタＱ５のベースに入力するように接続し、かつ抵抗
Ｒ，４とッェナーダィオードＤｚとの共通接続点Ｂ′の
電位を抵抗Ｒ７およびダイオードＤ，を通して入力する
ように構成する。

トランジスタＱのェミッタ電源十Ｂに、そのコレクタは
保護回路（図示せず）へ出力するように構成する。上記
の第５図の回路において電源十Ｂ２投入時、ッェナーダ
ィオードＤｚにより点Ｂ′の電位は点Ａ′の電位よりッ
ェナー電圧ＶＤｚだけ直流シフトされ入力信号ｅｉを増
幅した出力電圧ｅ。

が点Ａ′に現われた場合、点Ａ′の電位と点Ｂ′の電位
はそれぞれ第３図ａおよびｂに示したと同じ波形となる
。但し本実施例の場合第３図ｂにおいて示したＥ，はッ
ナー電圧Ｖｏ２となる。点Ｂ′の電位は抵抗Ｒ７および
ダイオードＤ，を通してトランジスタＱ５のベースに加
えられ、第２図の実施例と同様トランジスタＱ５をオフ
状態にし電力増中器は正常に作動する。

次に負荷インピーダンスＲＬの値が減少し、または負荷
インピーダンスＲＬが短絡された場合の異常時には、第
２図と同様にトランジスタＱをオン状態とし、負荷イン
ピーダンスＲＬによるトランジスタＱの過電流を検出す
る。

尚第５図に示した実施例の場合は、第２図の実施例にお
いてコンデンサＣ．にて行った直流シフトをツェナーダ
イオードＤ２にて行っている。

つぎに他の実施例を第６図に示す。第６図に示した実施
例は第２図に示した実施例と同一構成の過電流検出回路
にさらに電源＋Ｂと抵抗Ｒ７とダイオードＤ，との共通
接続点との間にコンデンサＣ３を接続して構成したもの
である。

過電流検出の方法に変りはないが、負荷インピーダンス
ＲＬが例えばスピーカなどの如くリアクタンス負荷の場
合、負荷インピーダンスＲＬに供給される電流すなわち
抵抗Ｋ３に発生する電圧とＡ点の電圧すなわち出力電圧
との間に位相差を生ずる。このため負荷インピーダンス
ＲＬの値が変化していないもかかわらず、あたかも過電
流検出回路により々、さくなったかのように検知される
のを防止するためにコンデンサＣ３を挿入したものであ
り、通常動作時出力電流と出力電圧との間に位相ずれを
生じた場合その充電電圧をトランジスタＱ５のベースに
加えることによってトランジスタＱをオフ状態に保つた
めのものである。この回路においてもトランジスタＱ３
の過電流を検出する機能においては第２図の実施例の場
合と同一である。

以上説明した如く、本発明によれば電力増幅器の出力電
圧を電源電圧側に直流シフトして、出力トランジスタに
流れる電流に比例した電圧とを常に比較し、その差電圧
が所定レベルより大きくなったときオンオフするスイッ
チ手段により出力トランジスタの過電流を検知すること
ができ、かつ出力トランジスタのェミッタ側に抵抗を挿
入して前記出力トランジスタに流れる亀流に比例した電
圧を検知に使用する方法であるから電力損失もない効果
が得られる。

【図面の簡単な説明】

第１図は従来の出力トランジスタの過電流検出回路の説
明に供する回路図。第２図は本発明の一実施例である過電流検出回路と、そ
の検出回路を用いた保護回路の回路図。第３図は第２図
の一実施例の回路図の点Ａおよび点Ｂの電圧波形図。第
４図は第２図に示した過電流検出回路と他の保護回路と
粗合せた回路図。第５図は本発明の他の実施例の回路図
。第６図は本発明のさらに他の実施例の回路図。Ｑ，，
Ｑ２，ＱおよびＱ；出力トランジスタ、Ｑ５およびＱ；
過電流検知トランジスタ、Ｑ７およびＱ；保護回路用ト
ランジスタ、Ｑ９およびＱ，ｏ；保護回路用トランジス
タ、Ｌ；リレー、Ｄ，，Ｄ２，Ｄ３，Ｄ４，Ｄ５および
Ｄ６；ダイオード、Ｄ２；ツエナーダィオード、ＲＬ；
負荷インピーダンス、Ｃ，，Ｃ２およびＣ３；コンデン
サ。第１図第２図第３図第４図第５図第６図

Claims

【特許請求の範囲】１インバーテツドダーリントン接続されたトランジス
タからなる電力増幅器において、前記トランジスタにお
ける出力側トランジスタのエミツタと電源との間に接続
した抵抗と、前記電力増幅器の出力電圧を前記電源側に
直流シフトする直流シフト手段と、負荷に流れる電流に
より前記抵抗に発生する電圧と前記直流シフトした出力
電圧とを比較して得た差電圧によりオン・オフ動作する
スイツチ手段を前記電源と保護回路との間に設けたこと
を特徴とする過電流検出回路。２特許請求の範囲第１項において、前記電源と前記直
流シフト手段との間にコンデンサを接続してなる過電流
検出回路。