JPH08213854A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH08213854A JPH08213854A JP7039297A JP3929795A JPH08213854A JP H08213854 A JPH08213854 A JP H08213854A JP 7039297 A JP7039297 A JP 7039297A JP 3929795 A JP3929795 A JP 3929795A JP H08213854 A JPH08213854 A JP H08213854A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- current
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 アイドリング電流を抵抗で検出し、抵抗の電
圧に反比例したバイアス電圧を発生させるように負帰還
制御することにより、自動的にアイドリング電流が調整
され、温度補償が不要となるプッシュプル型の出力回路
を提供する。 【構成】 第１の出力トランジスタＱ11のコレクタが電
流検出用抵抗Ｒ0 を介して正側電源＋Ｂに、第２の出力
トランジスタＱ12のコレクタが負側電源−Ｂに夫々接続
され、プッシュプル型の出力段が構成される。第１の出
力トランジスタＱ11のコレクタは、第１のダイオードＤ
1 を介して、第１の抵抗Ｒ1 と第１のトランジスタＱ1
のベースとに接続される。第１のトランジスタＱ1 のエ
ミッタは、第２の抵抗Ｒ2 を介して正側電源＋Ｂに、コ
レクタは第２のトランジスタＱ2のベースに接続され
る。第２のトランジスタＱ2 のコレクタ、エミッタは第
１、第２の出力トランジスタＱ11、Ｑ12のベースに接続
される。
圧に反比例したバイアス電圧を発生させるように負帰還
制御することにより、自動的にアイドリング電流が調整
され、温度補償が不要となるプッシュプル型の出力回路
を提供する。 【構成】 第１の出力トランジスタＱ11のコレクタが電
流検出用抵抗Ｒ0 を介して正側電源＋Ｂに、第２の出力
トランジスタＱ12のコレクタが負側電源−Ｂに夫々接続
され、プッシュプル型の出力段が構成される。第１の出
力トランジスタＱ11のコレクタは、第１のダイオードＤ
1 を介して、第１の抵抗Ｒ1 と第１のトランジスタＱ1
のベースとに接続される。第１のトランジスタＱ1 のエ
ミッタは、第２の抵抗Ｒ2 を介して正側電源＋Ｂに、コ
レクタは第２のトランジスタＱ2のベースに接続され
る。第２のトランジスタＱ2 のコレクタ、エミッタは第
１、第２の出力トランジスタＱ11、Ｑ12のベースに接続
される。
Description
【０００１】
【産業上の利用分野】本発明は、プッシュプル型の出力
回路に関し、詳しくは、その出力回路のアイドリング電
流安定化方式に関する。
回路に関し、詳しくは、その出力回路のアイドリング電
流安定化方式に関する。
【０００２】
【従来の技術】従来におけるプッシュプル型の出力回路
では、図６に示すように、正側電源＋Ｂと負側電源−Ｂ
との間に第１の出力トランジスタＱ11と第２の出力トラ
ンジスタQ12 がコンプリメンタリ接続され、プッシュプ
ル型の出力段が構成される。図において、ＲE はエミッ
タ抵抗である。前記第１、第２の出力トランジスタＱ1
1、Ｑ12のベースには、夫々トランジスタＱ21のコレク
タ、エミッタが接続され、このトランジスタＱ21のベー
スは、同トランジスタＱ21のコレクタ−エミッタ間に直
列接続される抵抗Ｒ21、Ｒ22の接続点に、接続される。
前記抵抗Ｒ21、Ｒ22により、トランジスタＱ21のコレク
タ−エミッタ間電圧が分圧される。前記第２の出力トラ
ンジスタＱ12のベースと負側電源−Ｂとの間にはトラン
ジスタＱ13が接続される。詳しくは、トランジスタＱ13
のコレクタが第２の出力トランジスタＱ12のベースと、
エミッタが負側電源−Ｂと接続される。トランジスタＱ
13のベースには前段より信号が入力される。前記第１の
出力トランジスタＱ11のベースと正側電源＋Ｂとの間に
は抵抗Ｒ11が接続され、この抵抗Ｒ11からの電流ＩB
は、前記トランジスタＱ21、抵抗Ｒ21、Ｒ22によって構
成された定電圧回路により、第１、第２の出力トランジ
スタＱ11、Ｑ12のベース間にバイアス電圧ＶBBを発生さ
せる。このバイアス電圧ＶBBによって出力段にアイドリ
ング電流ＩI が流れ、これにより出力段のクロスオーバ
ー歪が低減される。
では、図６に示すように、正側電源＋Ｂと負側電源−Ｂ
との間に第１の出力トランジスタＱ11と第２の出力トラ
ンジスタQ12 がコンプリメンタリ接続され、プッシュプ
ル型の出力段が構成される。図において、ＲE はエミッ
タ抵抗である。前記第１、第２の出力トランジスタＱ1
1、Ｑ12のベースには、夫々トランジスタＱ21のコレク
タ、エミッタが接続され、このトランジスタＱ21のベー
スは、同トランジスタＱ21のコレクタ−エミッタ間に直
列接続される抵抗Ｒ21、Ｒ22の接続点に、接続される。
前記抵抗Ｒ21、Ｒ22により、トランジスタＱ21のコレク
タ−エミッタ間電圧が分圧される。前記第２の出力トラ
ンジスタＱ12のベースと負側電源−Ｂとの間にはトラン
ジスタＱ13が接続される。詳しくは、トランジスタＱ13
のコレクタが第２の出力トランジスタＱ12のベースと、
エミッタが負側電源−Ｂと接続される。トランジスタＱ
13のベースには前段より信号が入力される。前記第１の
出力トランジスタＱ11のベースと正側電源＋Ｂとの間に
は抵抗Ｒ11が接続され、この抵抗Ｒ11からの電流ＩB
は、前記トランジスタＱ21、抵抗Ｒ21、Ｒ22によって構
成された定電圧回路により、第１、第２の出力トランジ
スタＱ11、Ｑ12のベース間にバイアス電圧ＶBBを発生さ
せる。このバイアス電圧ＶBBによって出力段にアイドリ
ング電流ＩI が流れ、これにより出力段のクロスオーバ
ー歪が低減される。
【０００３】このような出力回路では、トランジスタの
ＶBE／IC特性曲線（ＶBE：ベース−エミッタ間電圧，Ｉ
C ：コレクタ電流）が指数関数的に上昇して温度依存性
が大きいことからバイアス電圧ＶBBが一定であると熱的
暴走に陥り出力トランジスタが破壊されることがあり、
この防止のため、同じ温度依存性を有するサーミスタ、
ダイオード、又はトランジスタ等の感熱素子によりバイ
アス電圧を変化させ、熱的に負帰還をかける必要があ
る。そこで、前記従来の出力回路では、感熱素子として
も動作する前記トランジスタＱ21が、第１、第２の出力
トランジスタＱ11，Ｑ12と熱的に密に接触されている。
そのため、これらの実装上の自由度は制限されている。
ＶBE／IC特性曲線（ＶBE：ベース−エミッタ間電圧，Ｉ
C ：コレクタ電流）が指数関数的に上昇して温度依存性
が大きいことからバイアス電圧ＶBBが一定であると熱的
暴走に陥り出力トランジスタが破壊されることがあり、
この防止のため、同じ温度依存性を有するサーミスタ、
ダイオード、又はトランジスタ等の感熱素子によりバイ
アス電圧を変化させ、熱的に負帰還をかける必要があ
る。そこで、前記従来の出力回路では、感熱素子として
も動作する前記トランジスタＱ21が、第１、第２の出力
トランジスタＱ11，Ｑ12と熱的に密に接触されている。
そのため、これらの実装上の自由度は制限されている。
【０００４】
【発明が解決しようとする課題】このような構成の従来
の出力回路では、発熱をおさせて効率を良くするために
アイドリング電流ＩI を出来る限り小さくしなければな
らず、個々の素子が製作上のバラツキがあることから、
これを補償するために、生産中にコスト高となるアイド
リング電流調整作業を必要とする。この調整作業を具体
的に説明すると、図６に示される従来の出力回路におけ
る抵抗Ｒ21或いは抵抗Ｒ22のいずれか一方を半固定抵抗
に置き換え、アイドリング電流ＩI を最適化する調整作
業が行われる。
の出力回路では、発熱をおさせて効率を良くするために
アイドリング電流ＩI を出来る限り小さくしなければな
らず、個々の素子が製作上のバラツキがあることから、
これを補償するために、生産中にコスト高となるアイド
リング電流調整作業を必要とする。この調整作業を具体
的に説明すると、図６に示される従来の出力回路におけ
る抵抗Ｒ21或いは抵抗Ｒ22のいずれか一方を半固定抵抗
に置き換え、アイドリング電流ＩI を最適化する調整作
業が行われる。
【０００５】そして、出力段を構成するトランジスタ
（第１，第２の出力トランジスタＱ11，Ｑ12）と感熱素
子（トランジスタＱ21）とを完全に熱結合することはで
きないため、このような従来の出力回路では、無条件に
熱的な安定を補償することができない。その結果、アイ
ドリング電流ＩI が高くなって効率が悪化してしまう。
更にアイドリング電流ＩI が高くなると、出力段のトラ
ンジスタが破壊されることがある。また、電源電圧の変
動によって、アイドリング電流ＩI も変動し熱的な安定
性に影響を及ぼす恐れがあり、オーディオ用電力増幅器
などのように電源電圧を安定化していないような場合
は、特に問題となってしまう。
（第１，第２の出力トランジスタＱ11，Ｑ12）と感熱素
子（トランジスタＱ21）とを完全に熱結合することはで
きないため、このような従来の出力回路では、無条件に
熱的な安定を補償することができない。その結果、アイ
ドリング電流ＩI が高くなって効率が悪化してしまう。
更にアイドリング電流ＩI が高くなると、出力段のトラ
ンジスタが破壊されることがある。また、電源電圧の変
動によって、アイドリング電流ＩI も変動し熱的な安定
性に影響を及ぼす恐れがあり、オーディオ用電力増幅器
などのように電源電圧を安定化していないような場合
は、特に問題となってしまう。
【０００６】そこで本発明は、上記従来例に付する欠点
を解消し、アイドリング電流を抵抗によって検出し、こ
の抵抗両端に発生する電圧に反比例したバイアス電圧を
発生させるように負帰還制御することにより、自動的に
アイドリング電流が調整され、温度補償が不要となるプ
ッシュプル型の出力回路を提供することを目的とする。
を解消し、アイドリング電流を抵抗によって検出し、こ
の抵抗両端に発生する電圧に反比例したバイアス電圧を
発生させるように負帰還制御することにより、自動的に
アイドリング電流が調整され、温度補償が不要となるプ
ッシュプル型の出力回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る出力回路は、請求項１では、第１、第２
の出力トランジスタが直流電源間にコンプリメンタリ接
続され、それらのベースが前段出力により駆動されるプ
ッシュプル型出力段と、前記出力段のアイドリング電流
を検出するために第１、第２の出力トランジスタのいず
れか一方と直流電源との間に挿入される電流検出用抵抗
と、前記電流検出用抵抗の両端に生じる電圧により、こ
の電圧と反比例するバイアス電圧を生じて、前記第１、
第２の出力トランジスタのベース間の電圧を変化させ、
前記出力段のアイドリング電流を負帰還制御する誤差増
幅手段とを備えたことを特徴とし、請求項２では、上記
出力回路が、電流検出用抵抗と並列に接続され、信号出
力時の電流をバイパスするバイパス用ダイオードと、前
記電流検出用抵抗の両端の電圧を低電圧状態で充電保持
し、信号出力時の前記誤差増幅手段の出力電圧を平均化
する手段とを備えたことを特徴とし、請求項３では、前
記誤差増幅手段が、前記第１／第２の出力トランジスタ
と電流検出用抵抗との接続点と他端が接地される第１の
抵抗との間に接続され、出力段のアイドリング電流によ
り順電圧降下を生じる第１のダイオードと、第１のダイ
オードと第１の抵抗との接続点にベースが接続される第
１のトランジスタと、第１のトランジスタのエミッタと
直流電源との間に接続される第２の抵抗と、第１のトラ
ンジスタのコレクタにベースが接続され、コレクタ及び
エミッタが第１、第２の出力トランジスタのベース間に
接続される第２のトランジスタとを備えたことを特徴と
し、請求項４では、安定化手段が、第１のトランジスタ
のベースと直流電源間に挿入される第１のコンデンサで
あることを特徴とする。
の本発明に係る出力回路は、請求項１では、第１、第２
の出力トランジスタが直流電源間にコンプリメンタリ接
続され、それらのベースが前段出力により駆動されるプ
ッシュプル型出力段と、前記出力段のアイドリング電流
を検出するために第１、第２の出力トランジスタのいず
れか一方と直流電源との間に挿入される電流検出用抵抗
と、前記電流検出用抵抗の両端に生じる電圧により、こ
の電圧と反比例するバイアス電圧を生じて、前記第１、
第２の出力トランジスタのベース間の電圧を変化させ、
前記出力段のアイドリング電流を負帰還制御する誤差増
幅手段とを備えたことを特徴とし、請求項２では、上記
出力回路が、電流検出用抵抗と並列に接続され、信号出
力時の電流をバイパスするバイパス用ダイオードと、前
記電流検出用抵抗の両端の電圧を低電圧状態で充電保持
し、信号出力時の前記誤差増幅手段の出力電圧を平均化
する手段とを備えたことを特徴とし、請求項３では、前
記誤差増幅手段が、前記第１／第２の出力トランジスタ
と電流検出用抵抗との接続点と他端が接地される第１の
抵抗との間に接続され、出力段のアイドリング電流によ
り順電圧降下を生じる第１のダイオードと、第１のダイ
オードと第１の抵抗との接続点にベースが接続される第
１のトランジスタと、第１のトランジスタのエミッタと
直流電源との間に接続される第２の抵抗と、第１のトラ
ンジスタのコレクタにベースが接続され、コレクタ及び
エミッタが第１、第２の出力トランジスタのベース間に
接続される第２のトランジスタとを備えたことを特徴と
し、請求項４では、安定化手段が、第１のトランジスタ
のベースと直流電源間に挿入される第１のコンデンサで
あることを特徴とする。
【０００８】
【作用】そして、このような構成の出力回路では、出力
段のアイドリング電流によって電流検出用抵抗の両端に
電圧が発生し、この電圧により誤差増幅手段はこれと反
比例した電圧を発生させる。そして、誤差増幅手段によ
り、この電圧が第１、第２の出力トランジスタのバイア
ス電圧とされるよう、負帰還制御される。このため、本
発明の出力回路では、自動的にアイドリング電流が調整
されることになる。
段のアイドリング電流によって電流検出用抵抗の両端に
電圧が発生し、この電圧により誤差増幅手段はこれと反
比例した電圧を発生させる。そして、誤差増幅手段によ
り、この電圧が第１、第２の出力トランジスタのバイア
ス電圧とされるよう、負帰還制御される。このため、本
発明の出力回路では、自動的にアイドリング電流が調整
されることになる。
【０００９】請求項３の構成により、更に詳細に説明す
ると、第１、第２の出力トランジスタを流れるアイドリ
ング電流により、電流検出用抵抗に電圧が発生する。ま
た、第１のダイオード、第１の抵抗を通じて電流が流
れ、第１のダイオードには順電圧降下が発生する。これ
により、第１のトランジスタにベース電流が流れ、第１
のトランジスタは活性化される。この時、第１のトラン
ジスタのベース−エミッタ電圧は、第１のダイオードの
順電圧降下とほぼ等しくなるため第２の抵抗の両端の電
圧は電流検出用抵抗両端の電圧と等しくなり、第１のト
ランジスタにはこの電圧に応じたエミッタ電流が流れ
る。一般に活性化状態にあるトランジスタのエミッタ電
流とコレクタ電流とはほぼ等しいので、第１のトランジ
スタのエミッタ電流は第２のトランジスタのベース電流
となり、これにより、第１、第２の出力トランジスタの
ベース間電圧が発生する。このため、この出力回路で
は、例えばアイドリング電流が増えると、第２のトラン
ジスタのベース電流が大きくなり、第１、第２の出力ト
ランジスタのベース間電圧が小さくなって、アイドリン
グ電流は減少する。このように、アイドリング電流はあ
る一定値に負帰還制御される。
ると、第１、第２の出力トランジスタを流れるアイドリ
ング電流により、電流検出用抵抗に電圧が発生する。ま
た、第１のダイオード、第１の抵抗を通じて電流が流
れ、第１のダイオードには順電圧降下が発生する。これ
により、第１のトランジスタにベース電流が流れ、第１
のトランジスタは活性化される。この時、第１のトラン
ジスタのベース−エミッタ電圧は、第１のダイオードの
順電圧降下とほぼ等しくなるため第２の抵抗の両端の電
圧は電流検出用抵抗両端の電圧と等しくなり、第１のト
ランジスタにはこの電圧に応じたエミッタ電流が流れ
る。一般に活性化状態にあるトランジスタのエミッタ電
流とコレクタ電流とはほぼ等しいので、第１のトランジ
スタのエミッタ電流は第２のトランジスタのベース電流
となり、これにより、第１、第２の出力トランジスタの
ベース間電圧が発生する。このため、この出力回路で
は、例えばアイドリング電流が増えると、第２のトラン
ジスタのベース電流が大きくなり、第１、第２の出力ト
ランジスタのベース間電圧が小さくなって、アイドリン
グ電流は減少する。このように、アイドリング電流はあ
る一定値に負帰還制御される。
【００１０】請求項２の構成では、信号出力時におい
て、第１の出力コンデンサが負荷に電流を供給している
区間では、電流検出用抵抗両端の電圧は大きくなるが、
バイパス用ダイオードの順電圧降下よりも大きくならず
に、電流はバイパスする。このため、大振幅出力時のヘ
ッドルームが悪化することがない。第２の出力トランジ
スタが負荷に電流を供給している区間では電流検出用抵
抗両端の電圧が小さくなる。このときの低電圧状態が安
定化手段により充電保持される。再び第１の出力トラン
ジスタが負荷に電流を供給すると電流検出用抵抗両端の
電圧は大きくなるが、安定化手段は低電圧状態を保持す
る。このように、安定化手段が保持する電圧が一定であ
るから、第１、第２の出力トランジスタのベース間電圧
が不必要に変動することがない。
て、第１の出力コンデンサが負荷に電流を供給している
区間では、電流検出用抵抗両端の電圧は大きくなるが、
バイパス用ダイオードの順電圧降下よりも大きくならず
に、電流はバイパスする。このため、大振幅出力時のヘ
ッドルームが悪化することがない。第２の出力トランジ
スタが負荷に電流を供給している区間では電流検出用抵
抗両端の電圧が小さくなる。このときの低電圧状態が安
定化手段により充電保持される。再び第１の出力トラン
ジスタが負荷に電流を供給すると電流検出用抵抗両端の
電圧は大きくなるが、安定化手段は低電圧状態を保持す
る。このように、安定化手段が保持する電圧が一定であ
るから、第１、第２の出力トランジスタのベース間電圧
が不必要に変動することがない。
【００１１】
【実施例】図１〜図５により、本発明の実施例を詳述す
ると、図１は本発明の実施例１における出力回路の要部
構成を説明する回路図、図２は本発明の実施例２におけ
る出力回路の要部構成を説明する回路図、図３は同実施
例２における出力回路の具体的構成を説明する回路図、
図４は同実施例２における出力回路の動作を説明する波
形図、図５は同実施例２における出力回路の変形例の要
部構成を説明する回路図である。
ると、図１は本発明の実施例１における出力回路の要部
構成を説明する回路図、図２は本発明の実施例２におけ
る出力回路の要部構成を説明する回路図、図３は同実施
例２における出力回路の具体的構成を説明する回路図、
図４は同実施例２における出力回路の動作を説明する波
形図、図５は同実施例２における出力回路の変形例の要
部構成を説明する回路図である。
【００１２】図において、Ｑ11、Ｑ31はＮＰＮ型である
第１、第３の出力トランジスタ、Ｑ12、Ｑ32はＰＮＰ型
である第２、第４の出力トランジスタ、Ｑ1 、Ｑ2 は夫
々ＰＮＰ型、ＮＰＮ型である第１、第２のトランジス
タ、Ｑ13、Ｑ33は夫々ＮＰＮ型、ＰＮＰ型であるトラン
ジスタ、ＲE はエミッタ抵抗、Ｒ0 は電流検出用抵抗、
Ｒ1 、Ｒ2 、Ｒ3 は第１、第２、第３の抵抗、Ｒ11，Ｒ
31，Ｒ32，Ｒ33，Ｒ34，Ｒ35，Ｒ36は抵抗、Ｄ1 、Ｄ2
は第１、第２のダイオード、Ｄ31はツェナーダイオー
ド、Ｃ1 は第１のコンデンサ、Ｃ31，Ｃ32，Ｃ33，Ｃ34
はコンデンサ、Ａは電圧増幅器である。
第１、第３の出力トランジスタ、Ｑ12、Ｑ32はＰＮＰ型
である第２、第４の出力トランジスタ、Ｑ1 、Ｑ2 は夫
々ＰＮＰ型、ＮＰＮ型である第１、第２のトランジス
タ、Ｑ13、Ｑ33は夫々ＮＰＮ型、ＰＮＰ型であるトラン
ジスタ、ＲE はエミッタ抵抗、Ｒ0 は電流検出用抵抗、
Ｒ1 、Ｒ2 、Ｒ3 は第１、第２、第３の抵抗、Ｒ11，Ｒ
31，Ｒ32，Ｒ33，Ｒ34，Ｒ35，Ｒ36は抵抗、Ｄ1 、Ｄ2
は第１、第２のダイオード、Ｄ31はツェナーダイオー
ド、Ｃ1 は第１のコンデンサ、Ｃ31，Ｃ32，Ｃ33，Ｃ34
はコンデンサ、Ａは電圧増幅器である。
【００１３】実施例１の出力回路を図１により説明す
る。
る。
【００１４】実施例１では、第１の出力トランジスタＱ
11のコレクタが電流検出用抵抗Ｒ0を介して正側電源＋
Ｂに、第２の出力トランジスタＱ12のコレクタが負側電
源−Ｂに夫々接続され、これらのエミッタ同士がそれぞ
れエミッタ抵抗ＲE を介して接続される。つまり、正
側、負側電源＋Ｂ、−Ｂ間に第１、第２の出力トランジ
スタＱ11、Ｑ12がコンプリメンタリ接続され、プッシュ
プル型の出力段が構成されている。前記第１の出力トラ
ンジスタＱ11のコレクタには第１のダイオードＤ1 のア
ノードが接続され、このカソードは、他端が接地される
第１の抵抗Ｒ1 と、第１のトランジスタＱ1 のベースと
に接続される。第１のトランジスタＱ1 のエミッタは第
２の抵抗Ｒ2 を介して正側電源＋Ｂに接続され、同トラ
ンジスタＱ1 のコレクタは、第２のトランジスタＱ2 の
ベースに接続される。第２のトランジスタＱ2 のコレク
タ、エミッタは夫々第１、第２の出力トランジスタＱ1
1、Ｑ12のベースに接続される。第２の出力トランジス
タＱ12のベースと負側電源−Ｂとの間にはトランジスタ
Ｑ13が接続される。詳しくは、トランジスタＱ13のコレ
クタが第２の出力トランジスタＱ12のベースと、エミッ
タが負側電源−Ｂと接続される。トランジスタＱ13のベ
ースには前段より信号が入力される。前記第１の出力ト
ランジスタＱ11のベースと正側電源＋Ｂとの間には抵抗
Ｒ11が接続され、この抵抗Ｒ11によって流入する電流Ｉ
B により、第１、第２の出力トランジスタＱ11、Ｑ12の
ベース間にバイアス電圧ＶBBを発生させている。
11のコレクタが電流検出用抵抗Ｒ0を介して正側電源＋
Ｂに、第２の出力トランジスタＱ12のコレクタが負側電
源−Ｂに夫々接続され、これらのエミッタ同士がそれぞ
れエミッタ抵抗ＲE を介して接続される。つまり、正
側、負側電源＋Ｂ、−Ｂ間に第１、第２の出力トランジ
スタＱ11、Ｑ12がコンプリメンタリ接続され、プッシュ
プル型の出力段が構成されている。前記第１の出力トラ
ンジスタＱ11のコレクタには第１のダイオードＤ1 のア
ノードが接続され、このカソードは、他端が接地される
第１の抵抗Ｒ1 と、第１のトランジスタＱ1 のベースと
に接続される。第１のトランジスタＱ1 のエミッタは第
２の抵抗Ｒ2 を介して正側電源＋Ｂに接続され、同トラ
ンジスタＱ1 のコレクタは、第２のトランジスタＱ2 の
ベースに接続される。第２のトランジスタＱ2 のコレク
タ、エミッタは夫々第１、第２の出力トランジスタＱ1
1、Ｑ12のベースに接続される。第２の出力トランジス
タＱ12のベースと負側電源−Ｂとの間にはトランジスタ
Ｑ13が接続される。詳しくは、トランジスタＱ13のコレ
クタが第２の出力トランジスタＱ12のベースと、エミッ
タが負側電源−Ｂと接続される。トランジスタＱ13のベ
ースには前段より信号が入力される。前記第１の出力ト
ランジスタＱ11のベースと正側電源＋Ｂとの間には抵抗
Ｒ11が接続され、この抵抗Ｒ11によって流入する電流Ｉ
B により、第１、第２の出力トランジスタＱ11、Ｑ12の
ベース間にバイアス電圧ＶBBを発生させている。
【００１５】次に実施例１の出力回路の動作においてア
イドリング電流の自動調整を説明する。
イドリング電流の自動調整を説明する。
【００１６】第１、第２の出力トランジスタＱ11、Ｑ12
を流れるアイドリング電流ＩI により、電流検出用抵抗
Ｒ0 に電圧ＶI が発生する。また、第１のダイオードＤ
1 、第１の抵抗Ｒ1 を通じて電流が流れ、第１のダイオ
ードＤ1 には順電圧降下ＶFが発生する。これにより、
第１のトランジスタＱ1 にベース電流が流れ、第１のト
ランジスタＱ1 は活性化される。この時、第１のトラン
ジスタＱ1 のベース−エミッタ電圧ＶBEは、第１のダイ
オードＤ1 の順電圧降下ＶF とほぼ等しくなるため第２
の抵抗Ｒ2 の両端の電圧はＶI となり、第１のトランジ
スタＱ1 にはＶI ／Ｒ2 のエミッタ電流が流れる。一般
に活性化状態にあるトランジスタのエミッタ電流とコレ
クタ電流とはほぼ等しいので、第１のトランジスタＱ1
のエミッタ電流はすなわち第２のトランジスタＱ2 のベ
ース電流となり、第２のトランジスタＱ2 のＩB ／ＶCE
特性曲線（ＩB ：ベース電流，ＶCE：コレクタ−エミッ
タ間電圧）により、第１、第２の出力トランジスタＱ1
1、Ｑ12のベース間電圧ＶBBが発生する。ここで、例え
ば、アイドリング電流ＩI が増えると電圧ＶI が大きく
なり、第２のトランジスタＱ2 のベース電流ＶI ／Ｒ2
が大きくなる。このため第１、第２の出力トランジスタ
Ｑ11、Ｑ12のベース間電圧ＶBBが小さくなって、アイド
リング電流ＩI は減少する。このように実施例１の出力
回路では、アイドリング電流ＩI はある一定値に負帰還
制御される。
を流れるアイドリング電流ＩI により、電流検出用抵抗
Ｒ0 に電圧ＶI が発生する。また、第１のダイオードＤ
1 、第１の抵抗Ｒ1 を通じて電流が流れ、第１のダイオ
ードＤ1 には順電圧降下ＶFが発生する。これにより、
第１のトランジスタＱ1 にベース電流が流れ、第１のト
ランジスタＱ1 は活性化される。この時、第１のトラン
ジスタＱ1 のベース−エミッタ電圧ＶBEは、第１のダイ
オードＤ1 の順電圧降下ＶF とほぼ等しくなるため第２
の抵抗Ｒ2 の両端の電圧はＶI となり、第１のトランジ
スタＱ1 にはＶI ／Ｒ2 のエミッタ電流が流れる。一般
に活性化状態にあるトランジスタのエミッタ電流とコレ
クタ電流とはほぼ等しいので、第１のトランジスタＱ1
のエミッタ電流はすなわち第２のトランジスタＱ2 のベ
ース電流となり、第２のトランジスタＱ2 のＩB ／ＶCE
特性曲線（ＩB ：ベース電流，ＶCE：コレクタ−エミッ
タ間電圧）により、第１、第２の出力トランジスタＱ1
1、Ｑ12のベース間電圧ＶBBが発生する。ここで、例え
ば、アイドリング電流ＩI が増えると電圧ＶI が大きく
なり、第２のトランジスタＱ2 のベース電流ＶI ／Ｒ2
が大きくなる。このため第１、第２の出力トランジスタ
Ｑ11、Ｑ12のベース間電圧ＶBBが小さくなって、アイド
リング電流ＩI は減少する。このように実施例１の出力
回路では、アイドリング電流ＩI はある一定値に負帰還
制御される。
【００１７】実施例２の出力回路を図２により説明す
る。
る。
【００１８】図２において、図１と同一番号を付した構
成要素は、上述の実施例１で説明した構成要素に相応し
ている。図２に示すように、実施例２の出力回路は、実
施例１の回路において、電流検出用抵抗Ｒ0 と並列に、
信号出力時の電流をバイパスする第２のダイオードＤ2
が接続されると共に、正側電源＋Ｂと第１のトランジス
タＱ1 のベースとの間に第１のコンデンサＣ1 が接続さ
れることにより構成される。
成要素は、上述の実施例１で説明した構成要素に相応し
ている。図２に示すように、実施例２の出力回路は、実
施例１の回路において、電流検出用抵抗Ｒ0 と並列に、
信号出力時の電流をバイパスする第２のダイオードＤ2
が接続されると共に、正側電源＋Ｂと第１のトランジス
タＱ1 のベースとの間に第１のコンデンサＣ1 が接続さ
れることにより構成される。
【００１９】実施例２の出力回路の回路動作について説
明する。
明する。
【００２０】実施例２において、無信号時の回路動作は
実施例１と同様である。しかし、信号出力時、実施例２
では、前記第２のダイオードＤ2 、第１のコンデンサＣ
1 を備えることにより、以下のような有用な作用効果を
有する。第４図に示される信号出力時の各部の波形によ
り説明すると、第１の出力トランジスタＱ11が負荷に電
流を供給している区間ａでは、電圧ＶI は大きくなる
が、第２のダイオードＤ2 の順電圧降下よりも大きくな
らずに、電流は第２のダイオードＤ2 をバイパスする。
このため、大振幅出力時のヘッドルームが悪化すること
がない。第２の出力トランジスタＱ12が負荷に電流を供
給している区間ｂでは電圧ＶI は小さくなる。このとき
の電圧ＶI の値をＶIminとすると、第１のコンデンサＣ
1 は電流検出用抵抗Ｒ0 、第１のダイオードＤ1 を通じ
て急速放電され、第１のコンデンサＣ1 の両端の電圧Ｖ
C はＶF ＋ＶIminとなる。第１のコンデンサＣ1 は第１
の抵抗Ｒ1 を通じて充電されるが、遥かに長い時定数に
設定されているために、第１のコンデンサＣ1 は電圧Ｖ
C を保持する。再び第１の出力トランジスタＱ11が負荷
に電流を供給すると電圧ＶI は大きくなるが、第１のダ
イオードＤ1 がカットオフするため、第１のコンデンサ
Ｃ1 は電圧ＶC を保持したままとなる。このように、電
圧ＶC が一定であると、第１のトランジスタＱ1 のコレ
クタ電流すなわち第２のトランジスタＱ2 のベース電流
が一定となり、第１、第２の出力トランジスタＱ11、Ｑ
12のベース間電圧ＶBBが不必要に変動することがない。
信号出力状態から無信号状態になると電圧ＶI は一定値
ＶIminとなるため、前述したような動作となって直ちに
安定状態となる。ここで、第１のコンデンサＣ1 と第１
の抵抗Ｒ1 とからなる時定数による電圧ＶC の変化スピ
ードは、無信号時におけるアイドリング電流ＩI の熱的
な変化スピードよりも速く設定してあることは言うまで
もない。
実施例１と同様である。しかし、信号出力時、実施例２
では、前記第２のダイオードＤ2 、第１のコンデンサＣ
1 を備えることにより、以下のような有用な作用効果を
有する。第４図に示される信号出力時の各部の波形によ
り説明すると、第１の出力トランジスタＱ11が負荷に電
流を供給している区間ａでは、電圧ＶI は大きくなる
が、第２のダイオードＤ2 の順電圧降下よりも大きくな
らずに、電流は第２のダイオードＤ2 をバイパスする。
このため、大振幅出力時のヘッドルームが悪化すること
がない。第２の出力トランジスタＱ12が負荷に電流を供
給している区間ｂでは電圧ＶI は小さくなる。このとき
の電圧ＶI の値をＶIminとすると、第１のコンデンサＣ
1 は電流検出用抵抗Ｒ0 、第１のダイオードＤ1 を通じ
て急速放電され、第１のコンデンサＣ1 の両端の電圧Ｖ
C はＶF ＋ＶIminとなる。第１のコンデンサＣ1 は第１
の抵抗Ｒ1 を通じて充電されるが、遥かに長い時定数に
設定されているために、第１のコンデンサＣ1 は電圧Ｖ
C を保持する。再び第１の出力トランジスタＱ11が負荷
に電流を供給すると電圧ＶI は大きくなるが、第１のダ
イオードＤ1 がカットオフするため、第１のコンデンサ
Ｃ1 は電圧ＶC を保持したままとなる。このように、電
圧ＶC が一定であると、第１のトランジスタＱ1 のコレ
クタ電流すなわち第２のトランジスタＱ2 のベース電流
が一定となり、第１、第２の出力トランジスタＱ11、Ｑ
12のベース間電圧ＶBBが不必要に変動することがない。
信号出力状態から無信号状態になると電圧ＶI は一定値
ＶIminとなるため、前述したような動作となって直ちに
安定状態となる。ここで、第１のコンデンサＣ1 と第１
の抵抗Ｒ1 とからなる時定数による電圧ＶC の変化スピ
ードは、無信号時におけるアイドリング電流ＩI の熱的
な変化スピードよりも速く設定してあることは言うまで
もない。
【００２１】この実施例２の出力回路の具体的構成を図
３により説明する。
３により説明する。
【００２２】図３に示すように、具体的回路構成では、
第１の出力トランジスタＱ11のコレクタが、電流検出用
抵抗Ｒ0 と第２のダイオードＤ2 との並列回路を介して
正側電源＋Ｂに、第２の出力トランジスタＱ12のコレク
タが負側電源−Ｂに夫々接続され、これらのエミッタ同
志がそれぞれエミッタ抵抗ＲE を介して接続される。前
記第１の出力トランジスタＱ11のコレクタには第１のダ
イオードＤ1 のアノードが接続され、このカソードは、
第１の抵抗Ｒ1 と第１のトランジスタＱ1 のベース、及
び第１のコンデンサＣ1 に接続される。第１の抵抗Ｒ1
の他端は接地され、第１のコンデンサＣ1 の他端は正側
電源＋Ｂに接続される。第１のトランジスタＱ1 のエミ
ッタは第２の抵抗Ｒ2 を介して正側電源＋Ｂに接続さ
れ、同トランジスタＱ1 のコレクタは、第２のトランジ
スタＱ2 のベースに接続される。第２のトランジスタＱ
2 のコレクタは、第３の出力トランジスタＱ31のベース
とトランジスタＱ33のコレクタとに接続され、エミッタ
は第４の出力トランジスタＱ4 のベースと電圧増幅器Ａ
の出力端子とに接続される。第２のトランジスタＱ2の
コレクタ−ベース間にはコンデンサＣ32が接続され、第
３、第４の出力トランジスタＱ31、Ｑ32のベース間には
コンデンサＣ31が接続される。第３、第４の出力トラン
ジスタＱ31、Ｑ32のエミッタは、夫々第１、第２の出力
トランジスタＱ11、Ｑ12のベースに接続されると共に、
抵抗Ｒ31を介して互いに接続される。第３、第４の出力
トランジスタＱ31、Ｑ32のコレクタは、夫々第１、第２
の出力トランジスタＱ11、Ｑ12のコレクタに接続され
る。トランジスタＱ33のエミッタは、抵抗Ｒ32を介して
正側電源＋Ｂと接続され、ベースはツェナーダイオード
Ｄ31を介して正側電源＋Ｂと接続させると共に抵抗Ｒ33
を介して接地される。電圧増幅器Ａの反転入力端子は、
抵抗Ｒ34を介して第１、第２の出力トランジスタＱ11、
Ｑ12により構成されるプッシュプル型の出力段の出力端
子と接続されると共に、抵抗Ｒ35とコンデンサＣ33との
直列回路を介して接地される。電圧増幅器Ａの非反転入
力端子は、コンデンサＣ34を介して当該出力回路の入力
端子に接続されると共に、抵抗Ｒ36を介して接地され
る。
第１の出力トランジスタＱ11のコレクタが、電流検出用
抵抗Ｒ0 と第２のダイオードＤ2 との並列回路を介して
正側電源＋Ｂに、第２の出力トランジスタＱ12のコレク
タが負側電源−Ｂに夫々接続され、これらのエミッタ同
志がそれぞれエミッタ抵抗ＲE を介して接続される。前
記第１の出力トランジスタＱ11のコレクタには第１のダ
イオードＤ1 のアノードが接続され、このカソードは、
第１の抵抗Ｒ1 と第１のトランジスタＱ1 のベース、及
び第１のコンデンサＣ1 に接続される。第１の抵抗Ｒ1
の他端は接地され、第１のコンデンサＣ1 の他端は正側
電源＋Ｂに接続される。第１のトランジスタＱ1 のエミ
ッタは第２の抵抗Ｒ2 を介して正側電源＋Ｂに接続さ
れ、同トランジスタＱ1 のコレクタは、第２のトランジ
スタＱ2 のベースに接続される。第２のトランジスタＱ
2 のコレクタは、第３の出力トランジスタＱ31のベース
とトランジスタＱ33のコレクタとに接続され、エミッタ
は第４の出力トランジスタＱ4 のベースと電圧増幅器Ａ
の出力端子とに接続される。第２のトランジスタＱ2の
コレクタ−ベース間にはコンデンサＣ32が接続され、第
３、第４の出力トランジスタＱ31、Ｑ32のベース間には
コンデンサＣ31が接続される。第３、第４の出力トラン
ジスタＱ31、Ｑ32のエミッタは、夫々第１、第２の出力
トランジスタＱ11、Ｑ12のベースに接続されると共に、
抵抗Ｒ31を介して互いに接続される。第３、第４の出力
トランジスタＱ31、Ｑ32のコレクタは、夫々第１、第２
の出力トランジスタＱ11、Ｑ12のコレクタに接続され
る。トランジスタＱ33のエミッタは、抵抗Ｒ32を介して
正側電源＋Ｂと接続され、ベースはツェナーダイオード
Ｄ31を介して正側電源＋Ｂと接続させると共に抵抗Ｒ33
を介して接地される。電圧増幅器Ａの反転入力端子は、
抵抗Ｒ34を介して第１、第２の出力トランジスタＱ11、
Ｑ12により構成されるプッシュプル型の出力段の出力端
子と接続されると共に、抵抗Ｒ35とコンデンサＣ33との
直列回路を介して接地される。電圧増幅器Ａの非反転入
力端子は、コンデンサＣ34を介して当該出力回路の入力
端子に接続されると共に、抵抗Ｒ36を介して接地され
る。
【００２３】このような構成による出力回路の特に主要
な動作は、前述に説明した通りである。尚、実施例２の
要部を示す図２の構成では、抵抗Ｒ11を用いたが、これ
を図３に示すようなトランジスタＱ33、抵抗Ｒ32、Ｒ3
3、ツェナーダイオードＤ31により構成される定電流源
としてもよい。
な動作は、前述に説明した通りである。尚、実施例２の
要部を示す図２の構成では、抵抗Ｒ11を用いたが、これ
を図３に示すようなトランジスタＱ33、抵抗Ｒ32、Ｒ3
3、ツェナーダイオードＤ31により構成される定電流源
としてもよい。
【００２４】次に実施例２の出力回路における変形例の
回路を図５により説明する。
回路を図５により説明する。
【００２５】図５に示すように、変形例の出力回路は、
実施例２の回路において、第２のトランジスタＱ2 のベ
ース−エミッタ間に第３の抵抗Ｒ3 が接続されることに
より構成される。
実施例２の回路において、第２のトランジスタＱ2 のベ
ース−エミッタ間に第３の抵抗Ｒ3 が接続されることに
より構成される。
【００２６】この変形例の出力回路では、第３の抵抗Ｒ
3 を備えることにより、無信号時のアイドリング電流の
設定を簡単にしている。この変形例では、第１のトラン
ジスタＱ1 のコレクタ電流ＩC は第３の抵抗Ｒ3 を流れ
て、電圧ＩC ・Ｒ3 を発生させる。この電圧ＩC ・Ｒ3
が第２のトランジスタＱ2 のベース−エミッタ間電圧Ｖ
BEとなり、第２のトランジスタＱ2 を活性化させる。こ
こで、無信号時の電圧ＶI は電圧ＩC ・Ｒ3 に等しい。
また、電圧ＶI を第２のダイオードＤ2 の順電圧降下Ｖ
F より小さくしないと前述の制御ループが形成されない
ため、第２、第３の抵抗Ｒ2 、Ｒ3 は、 Ｒ2 ＜Ｒ3 と設定される。計算を簡単にするため、第１、第２のト
ランジスタＱ1 、Ｑ2 のベース電流を無視して、第２の
トランジスタＱ2 のベース−エミッタ間電圧ＶBEを０．
６Ｖとすると、無信号時のアイドリング電流ＩI は、 ＩI ＝（０．６／Ｒ0 ）・（Ｒ2 ／Ｒ3 ） となり、３つの抵抗値のみで簡単に設定される。
3 を備えることにより、無信号時のアイドリング電流の
設定を簡単にしている。この変形例では、第１のトラン
ジスタＱ1 のコレクタ電流ＩC は第３の抵抗Ｒ3 を流れ
て、電圧ＩC ・Ｒ3 を発生させる。この電圧ＩC ・Ｒ3
が第２のトランジスタＱ2 のベース−エミッタ間電圧Ｖ
BEとなり、第２のトランジスタＱ2 を活性化させる。こ
こで、無信号時の電圧ＶI は電圧ＩC ・Ｒ3 に等しい。
また、電圧ＶI を第２のダイオードＤ2 の順電圧降下Ｖ
F より小さくしないと前述の制御ループが形成されない
ため、第２、第３の抵抗Ｒ2 、Ｒ3 は、 Ｒ2 ＜Ｒ3 と設定される。計算を簡単にするため、第１、第２のト
ランジスタＱ1 、Ｑ2 のベース電流を無視して、第２の
トランジスタＱ2 のベース−エミッタ間電圧ＶBEを０．
６Ｖとすると、無信号時のアイドリング電流ＩI は、 ＩI ＝（０．６／Ｒ0 ）・（Ｒ2 ／Ｒ3 ） となり、３つの抵抗値のみで簡単に設定される。
【００２７】上記各実施例の説明から明白なように、本
発明の出力回路では、電源電圧の変動やあらゆる負荷イ
ンピーダンスに対して、その動作が影響されることがな
い。
発明の出力回路では、電源電圧の変動やあらゆる負荷イ
ンピーダンスに対して、その動作が影響されることがな
い。
【００２８】以上、本発明に係る出力回路について代表
的と思われる実施例を基に詳述したが、本発明による出
力回路の実施態様は、例えば、前段の構成によってはト
ランジスタＱ13と抵抗Ｒ11とを入れ替えた構成にしても
よく、また、全ての有極性素子の向きを入れ替えたよう
な構成にしてもよい等、上記実施例の構造に限定される
ものではなく、前記した特許請求の範囲に記載の構成要
件を具備し、本発明にいう作用を呈し、以下に述べる効
果を有する限りにおいて、適宜改変して実施しうるもの
である。
的と思われる実施例を基に詳述したが、本発明による出
力回路の実施態様は、例えば、前段の構成によってはト
ランジスタＱ13と抵抗Ｒ11とを入れ替えた構成にしても
よく、また、全ての有極性素子の向きを入れ替えたよう
な構成にしてもよい等、上記実施例の構造に限定される
ものではなく、前記した特許請求の範囲に記載の構成要
件を具備し、本発明にいう作用を呈し、以下に述べる効
果を有する限りにおいて、適宜改変して実施しうるもの
である。
【００２９】
【効果】本発明に係る出力回路は以下に述べる効果を有
する。 (1) 出力段のアイドリング電流によって発生する電流検
出用抵抗両端の電圧により、誤差増幅手段がこれと反比
例した電圧を発生させ、この電圧が第１、第２の出力ト
ランジスタのバイアス電圧とされる。このため、無信号
時の出力段のアイドリング電流が自動調整され、その動
作が電源電圧の変動やあらゆる負荷インピーダンスの影
響を受けない。 (2) コスト高となる手動によるアイドリング調整が不必
要となり、出力回路を安価に提供することができる。 (3) 電気的な制御ループにより熱的な安定性が達成さ
れ、従来のような感熱素子が不必要となり、この出力回
路の実装上の自由度が増す。
する。 (1) 出力段のアイドリング電流によって発生する電流検
出用抵抗両端の電圧により、誤差増幅手段がこれと反比
例した電圧を発生させ、この電圧が第１、第２の出力ト
ランジスタのバイアス電圧とされる。このため、無信号
時の出力段のアイドリング電流が自動調整され、その動
作が電源電圧の変動やあらゆる負荷インピーダンスの影
響を受けない。 (2) コスト高となる手動によるアイドリング調整が不必
要となり、出力回路を安価に提供することができる。 (3) 電気的な制御ループにより熱的な安定性が達成さ
れ、従来のような感熱素子が不必要となり、この出力回
路の実装上の自由度が増す。
【図１】本発明の実施例１における出力回路の要部構成
を説明する回路図。
を説明する回路図。
【図２】本発明の実施例２における出力回路の要部構成
を説明する回路図。
を説明する回路図。
【図３】同実施例２における出力回路の具体的構成を説
明する回路図。
明する回路図。
【図４】同実施例２における出力回路の動作を説明する
波形図。
波形図。
【図５】同実施例２における出力回路の変形例の要部構
成を説明する回路図。
成を説明する回路図。
【図６】従来例の出力回路を説明する回路図。
Ｑ11、Ｑ12、Ｑ31、Ｑ32：第１、第２、第３、第４の出
力トランジスタ Ｑ1 、Ｑ2 ：第１、第２のトランジスタ Ｑ13，Ｑ33：トランジスタ Ｒ0 ：電流検出用抵抗 Ｒ1 、Ｒ2 、Ｒ3 ：第１、第２、第３の抵抗 ＲE ：エミッタ抵抗 Ｒ11，Ｒ31，Ｒ32，Ｒ33，Ｒ34，Ｒ35，Ｒ36：抵抗 Ｄ1 、Ｄ2 ：第１、第２のダイオード Ｄ31：ツェナーダイオード Ｃ1 ：第１のコンデンサ Ｃ31，Ｃ32，Ｃ33，Ｃ34：コンデンサ Ａ：電圧増幅器
力トランジスタ Ｑ1 、Ｑ2 ：第１、第２のトランジスタ Ｑ13，Ｑ33：トランジスタ Ｒ0 ：電流検出用抵抗 Ｒ1 、Ｒ2 、Ｒ3 ：第１、第２、第３の抵抗 ＲE ：エミッタ抵抗 Ｒ11，Ｒ31，Ｒ32，Ｒ33，Ｒ34，Ｒ35，Ｒ36：抵抗 Ｄ1 、Ｄ2 ：第１、第２のダイオード Ｄ31：ツェナーダイオード Ｃ1 ：第１のコンデンサ Ｃ31，Ｃ32，Ｃ33，Ｃ34：コンデンサ Ａ：電圧増幅器
Claims (4)
- 【請求項１】 第１、第２の出力トランジスタが直流電
源間にコンプリメンタリ接続され、それらのベースが前
段出力により駆動されるプッシュプル型出力段と、前記
出力段のアイドリング電流を検出するために第１、第２
の出力トランジスタのいずれか一方と直流電源との間に
挿入される電流検出用抵抗と、前記電流検出用抵抗の両
端に生じる電圧により、この電圧と反比例するバイアス
電圧を生じて、前記第１、第２の出力トランジスタのベ
ース間の電圧を変化させ、前記出力段のアイドリング電
流を負帰還制御する誤差増幅手段とを備えたことを特徴
とする出力回路。 - 【請求項２】 電流検出用抵抗と並列に接続され、信号
出力時の電流をバイパスするバイパス用ダイオードと、
前記電流検出用抵抗の両端の電圧を低電圧状態で充電保
持し、信号出力時の前記誤差増幅手段の出力電圧を平均
化する安定化手段とを備えたことを特徴とする請求項１
記載の出力回路。 - 【請求項３】 第１、第２の出力トランジスタが直流電
源間にコンプリメンタリ接続され、それらのベースが前
段出力により駆動されるプッシュプル型出力段と、前記
出力段のアイドリング電流を検出するために第１、第２
の出力トランジスタのいずれか一方と直流電源との間に
挿入される電流検出用抵抗と、前記第１／第２の出力ト
ランジスタと電流検出用抵抗との接続点と他端が接地さ
れる第１の抵抗との間に接続され、前記アイドリング電
流により順電圧降下を生じる第１のダイオードと、第１
のダイオードと第１の抵抗との接続点にベースが接続さ
れる第１のトランジスタと、第１のトランジスタのエミ
ッタと直流電源との間に接続される第２の抵抗と、第１
のトランジスタのコレクタにベースが接続され、コレク
タ及びエミッタが第１、第２の出力トランジスタのベー
ス間に接続される第２のトランジスタとを備えたことを
特徴とする請求項１又は２記載の出力回路。 - 【請求項４】 電流検出用抵抗と並列に接続され、信号
出力時の電流をバイパスする第２のダイオードと、第１
のトランジスタのベースと直流電源間に挿入される第１
のコンデンサとを備えたことを特徴とする請求項１、２
又は３記載の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039297A JPH08213854A (ja) | 1995-02-02 | 1995-02-02 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039297A JPH08213854A (ja) | 1995-02-02 | 1995-02-02 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213854A true JPH08213854A (ja) | 1996-08-20 |
Family
ID=12549209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7039297A Pending JPH08213854A (ja) | 1995-02-02 | 1995-02-02 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114296502A (zh) * | 2021-12-30 | 2022-04-08 | 苏州汇川控制技术有限公司 | 稳压电路、装置及功率器件驱动系统 |
-
1995
- 1995-02-02 JP JP7039297A patent/JPH08213854A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114296502A (zh) * | 2021-12-30 | 2022-04-08 | 苏州汇川控制技术有限公司 | 稳压电路、装置及功率器件驱动系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976770B2 (ja) | 増幅回路 | |
| US5216382A (en) | Single ended push pull amplifier circuit | |
| SE520849C2 (sv) | Korrektionskrets för en spänning för automatisk förstärkningskontroll | |
| WO1996016475A9 (en) | Improved class ab amplifier | |
| US4232273A (en) | PNP Output short circuit protection | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| US4356452A (en) | Class A push-pull amplifier with bias controlling circuit | |
| JPH08213854A (ja) | 出力回路 | |
| US7102440B2 (en) | High output current wideband output stage/buffer amplifier | |
| JP2946373B2 (ja) | 利得可変増幅器 | |
| JP2003046347A (ja) | 高出力増幅器 | |
| JP3321897B2 (ja) | 増幅回路 | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| JPS6123689B2 (ja) | ||
| US20010050595A1 (en) | Single-ended push-pull amplifier circuit | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JP2002108464A (ja) | 定電流回路 | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| US6456162B1 (en) | Operational amplifier with offset voltage centering, and low-voltage compatible | |
| JPS6334338Y2 (ja) | ||
| JP3984722B2 (ja) | 振幅制限増幅装置 | |
| JP2004297746A (ja) | 温度補償回路及び保護回路 | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH024503Y2 (ja) |