JPH0468810B2 - - Google Patents

Info

Publication number
JPH0468810B2
JPH0468810B2 JP57186220A JP18622082A JPH0468810B2 JP H0468810 B2 JPH0468810 B2 JP H0468810B2 JP 57186220 A JP57186220 A JP 57186220A JP 18622082 A JP18622082 A JP 18622082A JP H0468810 B2 JPH0468810 B2 JP H0468810B2
Authority
JP
Japan
Prior art keywords
capacitor
voltage
output terminal
resistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57186220A
Other languages
English (en)
Other versions
JPS5882320A (ja
Inventor
Kuntsue Deiitaa
Onken Geruto
Uorubaa Ieruku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5882320A publication Critical patent/JPS5882320A/ja
Publication of JPH0468810B2 publication Critical patent/JPH0468810B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34DC amplifiers in which all stages are DC-coupled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Electrical Variables (AREA)
  • Filters And Equalizers (AREA)

Description

【発明の詳細な説明】 本発明は、入力電圧受電用の入力端子と、ろ波
した出力電圧発生用の出力端子とを有し、且つ前
記入力端子と出力端子との間に結合され、スイツ
チング信号に応答して第1時定数と第2時定数と
の間にて切換えることのできる平滑フイルタ手段
を具えており、該平滑フイルタ手段が、前記出力
端子と基準電位点との間に接続した第1コンデン
サを有している前記第1時定数を生じさせる第1
枝路と;前記出力端子と1つの接続点との間に接
続した抵抗及び前記接続点と前記基準電位点との
間に接続した第2コンデンサを有している第2枝
路;とを具え、前記第2コンデンサと前記第1コ
ンデンサとが相俟つて第2時定数を生じさせるよ
うにした切換自在の平滑フイルタ手段を具える回
路に関するものである。
例えば、電圧制御発振器を制御するのに使用し
得る斯種タイプの従来回路には通常可変電圧が転
送される。この転送電圧にサージ電圧が重量され
ないようにするために平滑フイルタ手段が用いら
れるのであつて、例えば時定数の小さいサージ電
圧をろ波するために前記第2コンデンサを回路か
ら切り離すと、一般にこの第2コンデンサ間の電
圧は前記第1コンデンサ間の電圧とは異なる電圧
となる。次いで時定数の長いサージ電圧をろ波す
るために第2コンデンサを前記回路中に切り換え
ると、このコンデンサには直ちに充電または放電
電流が流れ、しかもそれに対応する電圧ジヤンプ
が発生し、この電圧ジヤンプが転送電圧に作用す
ると共に不都合な結果をまねくことになる。この
場合、例えば発振器は同期引込範囲外に持たらさ
れるため、フイルタ手段の新たな切換えを行なつ
て発振器を再び同期引込状態に持たらさなければ
ならない。従つて、発振器の電圧制御回路が確実
に大きな時定数状態に切換わるまでには極めて長
時間かかる。
本発明の目的は上記電圧ジヤンプが生じないよ
うに適切に接続配置した前述した種類の切換自在
のフイルタ手段を具えている回路を提供すること
にある。
本発明は冒頭にて述べた切換自在のフイルタ手
段を具えている回路において、前記平滑フイルタ
手段が、前記出力端子に接続した入力端子と、前
記接続点に接続した出力端子とを有している分離
増幅手段を具え、該分離増幅手段が、この増幅手
段の利得を前記スイツチング信号によつて制御さ
れるほぼ1と、ほぼ0との間で切換える利得制御
入力端子を有し、第1時定数が所望される場合に
は、前記分離増幅手段の利得をほぼ1に設定し、
且つ第2時定数が所望される場合には前記分離増
幅手段の利得をほぼ0に設定するようにしたこと
を特徴とする。
上記本発明によれば、平滑フイルタ手段に切換
スイツチが不要となり、このフイルタ手段の異な
る時定数の切換えを増幅器の利得を1と0との間
にて切換えて行なうことができ、最初の利得1の
場合には、第2コンデンサの電圧が第1コンデン
サの電圧と一緒に制御されるため、第2抵抗間に
は電流が流れず、第2抵抗は平滑フイルタ手段に
対して不作動となる。第2の利得0の場合には、
第2コンデンサが抵抗を介して平滑フイルタ手段
に接続される。この場合、斯かる抵抗の抵抗値は
高くする必要はないが、斯かる抵抗の抵抗値は第
2コンデンサが実際上出力端子に直接接続される
ような値とする必要がある。
なお、完全を期するために従来技術として既知
のドイツ国特許出願第2159223号を検討するに、
この場合には平滑フイルタの直列枝路内に設けた
抵抗と並列にトランジスタ増幅器を配置し、この
増幅器をスイツチとして作動させると共に斯かる
増幅器にスイツチング信号を供給せしめるように
している。この増幅器が不作動である際には、直
列抵抗が平滑フイルタに完全に接続される。これ
に対し、スイツチング増幅器が電流を搬送する場
合には、他の抵抗枝路が前記直列抵抗に並列に配
置され、実効抵抗値が著しく低減され、従つて平
滑フイルタの遮断周波数がそれ相当に増大するよ
うになる。斯かる直列抵抗は電流も搬送し得るの
で、転送される直流電圧の電圧サージの発生は防
止されない。さらに、円滑フイルタの直列インピ
ーダンスが変化し、このことは不所望なことであ
る。
前述した本発明によれば、第1コンデンサと第
1抵抗との直列回路に現われていた電圧に相当す
る電圧が第2コンデンサに存在しているから、第
2時定数を与える第2コンデンサを回路に接続し
ても電圧ジヤンプが生じなくなると云う効果を奏
する。
図面につき本発明を説明する。
第1図に示す本発明回路における制御電圧源1
は、例えば6ボルト±2ボルトのような数ボルト
程度の大きさ直流電圧を発生する。この直流電圧
は、直列抵抗2を介して第1コンデンサ3と、こ
れに関連する抵抗4との直列回路から成り、一端
を接地した並列枝路に供給される。斯かる枝路に
は随意同様な構成の他の並列枝路を設けたり、或
いは直列抵抗のない並列コンデンサだけを設けた
りすることもできる。
抵抗2と4との間における接続点に発生する電
圧は出力端子5に供給され、且つこの端子から例
えば電圧制御発振器6のような制御すべき段に供
給される。なお、出力端子5には抵抗7も接続
し、この抵抗の他端を切換スイツチ9の切換接点
8に接続する。スイツチ9のスイツチング接片1
0は例えば4.7μFの第2コンデンサ11および所
要に応じ抵抗12を介して接地する。抵抗7およ
び随意設ける抵抗12は、切換スイツチ9のスイ
ツチング接片10を図示の位置とは反対側に切換
えて、コンデンサ11が平滑フイルタの一部とし
て作動する際に、このコンデンサ11の電流回路
における第2抵抗として接続される。
12ボルトの給電端子+uと大地との間に配置し
た分離増幅器13の高オーム入力端を、抵抗4を
介してコンデンサ3を接続する直流電圧導線に接
続する。上記増幅器13の低オーム出力端を切換
スイツチ9の第2切換接点14に接続する。コン
デンサ3と抵抗4との直列回路に現われる電圧に
相当する電圧が低インピーダンスの斯かる接点1
4に発生するようにする。従つて、増幅器13の
利得率は少なくともほぼ1とする。上記電圧は、
切換スイツチ9のスイツチング接片10が図示の
位置にある際には絶えずコンデンサ11に供給さ
れる。その後スイツチ9を切換えると、斯かる電
圧はコンデンサ11によつて出力端子5に搬送さ
れ、この場合妨害電圧変動が生じ得ないことは明
らかである。
本発明は増幅器13を、破線にて示す端子15
を経て供給されるスイツチング電圧によつて利得
1と0との間にて切換え得るようにして、切換ス
イツチ9を省き、コンデンサ11を増幅器13の
出力端並びに抵抗7に永久に接続することができ
るようにしたものである。この場合には接点8お
よび14をスイツチング接片10に永久接続す
る。増幅器13の利得率を1とする場合には、コ
ンデンサ3からコンデンサ11への前述した電圧
転送が行われる。この場合にはコンデンサ11と
出力端子5との間には電圧差はなく、従つて抵抗
7間には電流が流れなくなるため、コンデンサ1
1は充電も放電もせず、しかも出力端子5に現わ
れる電圧に対する蓄積兼平滑装置としても動作し
なくなる。しかし、増幅器13を利得率0に切換
えると、この増幅器の出力端子は高オームとな
り、コンデンサ11は抵抗7を経て出力端子5に
接続され、このコンデンサは平滑フイルタとして
作動る。増幅器13を作動させる場合には抵抗7
間に電圧が現われないため、この抵抗は回路にお
ける負荷とならないから、抵抗7の抵抗値は低く
することができる。
切換えなしで作動させる本発明による回路の詳
細例を第2図に示してあり、ここに第1図の素子
と同一のものを示すものには同一符号を付して示
してある。
この回路では平滑特性を改善するために、第1
コンデンサ3と第1抵抗4との直列回路に並列に
別のコンデンサ20を配置する。抵抗2の出力側
端子および出力端子5に現われる電圧を第1npn
−トランジスタ21のベースに供給する。このト
ランジスタのエミツタは第2npnトランジスタ2
2のエミツタと第3npnトランジスタ23のコレ
クタに接続する。トランジスタ23のベースはス
イツチング電圧Vを供給する端子24に接続す
る。トランジスタ23のエミツタは抵抗25を介
して接地する。トランジスタ21および22のコ
レクタはそれぞれpnp−トランジスタ27および
28のコレクタ−エミツタ通路を経て12ボルトの
給電源+uに接続する。トランジスタ27のコレ
クタにはpnpトランジスタ29のベースも接続
し、このトランジスタ29のエミツタは前記トラ
ンジスタ27および28の相互接続したベースに
接続し、また上記トランジスタ29のコレクタは
接地する。トランジスタ27,28および29は
電流ミラー回路を成し、この回路によつてトラン
ジスタ21および22のコレクタ電流を等しく保
つようにする。
トランジスタ22のコレクタはnpnトランジス
タ30のベースにも接続し、このトランジスタ3
0のエミツタによつてnpnトランジスタ31のベ
ースを駆動せしめる。トランジスタ31のエミツ
タはトランジスタ22のベースに接続する。トラ
ンジスタ30および31のコレクタは給電源+u
に接続する。さらに、エミツタ抵抗33を有する
npnトランジスタ32のコレクタ−エミツタ通路
をトランジスタ22のベースと大地との間に接続
する。トランジスタ32のベースは端子24に接
続する。トランジスタ31のエミツタと、トラン
ジスタ32のコレクタと、トランジスタ22のベ
ースとの接続点はコンデンサ11と抵抗7との接
続点にも接続する。
図示のトランジスタ−増幅回路が、端子24に
供給される例えば+1Vのようなスイツチング電
圧に応答して動作すると、トランジスタ23およ
び32はそれぞれ一方は差動増幅器21,22に
対する電流源として、他方はデユアル・エミツタ
−ホロワ30,31のエミツタ電流枝路用の電流
源として作動する。この増幅回路ではトランジス
タ21および22のベース電圧を常に正確に等し
くして、トランジスタ21のベースが極めて高オ
ームとなり、かつトランジスタ22のベースがエ
ミツタホロワ30,31の作用により極めて低オ
ームとなるようにする。これがため、出力端子5
に現われる電圧は常にコンデンサ11に搬送さ
れ、抵抗7には電圧差が生じなくなる。斯様な状
態が望まれる場合には、コンデンサ11がトラン
ジスタ31,30,32によつて充電または放電
され、この場合の最大放電電流は電流源32,3
3によつて定まる。
端子24におけるスイツチング電圧Vを0ボル
トにまで低減させると、トランジスタ21〜32
を具えている増幅器には電流が流れず、不作動と
なる。この場合にはコンデンサ11が直列抵抗1
2と共に抵抗7を介して出力端子5に接続され、
従つてこの場合には平滑回路網の時定数が増大す
る。
【図面の簡単な説明】
第1図は本発明による切換自在の平滑フイルタ
手段を具えている回路の一例を示す基本回路図;
第2図はスイツチング電圧制御による本発明回路
の詳細回路図である。 1……制御電圧源、2……直列抵抗、3……第
1コンデンサ、4……第1抵抗、5……出力端
子、6……電圧制御発振器、7……第2抵抗、8
……第1切換接点、9……切換スイツチ、10…
…スイツチング接片、11……第2コンデンサ、
12……抵抗、13……増幅器、14……第2切
換接点、15……スイツチング電圧供給端子、2
0……コンデンサ、21,22,23……npnト
ランジスタ、21,22……差動増幅器、24…
…スイツチング電圧供給端子、25……エミツタ
抵抗、27,28,29……npnトランジスタ、
27,28,29……電流ミラー回路、30,3
1……npnトランジスタ、30,31……デユア
ル・エミツタ−ホロワ、32……npnトランジス
タ、23,32……電流源、33……エミツタ抵
抗。

Claims (1)

  1. 【特許請求の範囲】 1 入力電圧受電用の入力端子と、ろ波した出力
    電圧発生用の出力端子とを有し、且つ前記入力端
    子と出力端子との間に結合され、スイツチング信
    号に応答して第1時定数と第2時定数との間にて
    切換えることのできる平滑フイルタ手段を具えて
    おり、該平滑フイルタ手段が、前記出力端子と基
    準電位点との間に接続した第1コンデンサを有し
    ている前記第1時定数を生じさせる第1枝路と;
    前記出力端子と1つの接続点との間に接続した抵
    抗及び前記接続点と前記基準電位点との間に接続
    した第2コンデンサを有している第2枝路;とを
    具え、前記第2コンデンサと前記第1コンデンサ
    とが相俟つて第2時定数を生じさせるようにした
    切換自在の平滑フイルタ手段を具える回路におい
    て、前記平滑フイルタ手段が、前記出力端子に接
    続した入力端子と、前記接続点に接続した出力端
    子とを有している分離増幅手段を具え、該分離増
    幅手段が、この増幅手段の利得を前記スイツチン
    グ信号によつて制御されるほぼ1と、ほぼ0との
    間で切換える利得制御入力端子を有し、第1時定
    数が所望される場合には、前記分離増幅手段の利
    得をほぼ1に設定し、且つ第2時定数が所望され
    る場合には前記分離増幅手段の利得をほぼ0に設
    定するようにしたことを特徴とする切換自在の平
    滑フイルタ手段を具えている回路。 2 前記平滑フイルタ手段が、前記出力端子と前
    記基準電位点との間に接続した第3コンデンサを
    有している第3枝路も具えていることを特徴とす
    る特許請求の範囲第1項に記載の切換自在の平滑
    フイルタ手段を具えている回路。
JP57186220A 1981-10-28 1982-10-25 切換自在の平滑フィルタ手段を具えている回路 Granted JPS5882320A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19813142612 DE3142612A1 (de) 1981-10-28 1981-10-28 Schaltungsanordnung mit einem umschaltbaren glaettungsglied
DE3142612.3 1981-10-28

Publications (2)

Publication Number Publication Date
JPS5882320A JPS5882320A (ja) 1983-05-17
JPH0468810B2 true JPH0468810B2 (ja) 1992-11-04

Family

ID=6144946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57186220A Granted JPS5882320A (ja) 1981-10-28 1982-10-25 切換自在の平滑フィルタ手段を具えている回路

Country Status (4)

Country Link
US (1) US4849663A (ja)
EP (1) EP0078084B1 (ja)
JP (1) JPS5882320A (ja)
DE (2) DE3142612A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174414A (ja) * 1988-12-27 1990-07-05 Hitachi Ltd 半導体集積回路装置
JP2748676B2 (ja) * 1990-09-19 1998-05-13 日本電気株式会社 Pll回路
US5444312A (en) * 1992-05-04 1995-08-22 Compaq Computer Corp. Soft switching circuit for audio muting or filter activation
US5394028A (en) * 1992-06-26 1995-02-28 Motorola, Inc. Apparatus for transitioning between power supply levels
US5794130A (en) * 1994-04-26 1998-08-11 Funai Electric Engineering Company Limited Wireless communication system having improved PLL circuits
DE19611219A1 (de) * 1996-03-21 1997-09-25 Fraunhofer Ges Forschung Phasenregelschleife mit umschaltbarer Schleifenbandbreite
US5841324A (en) * 1996-06-20 1998-11-24 Harris Corporation Charge-based frequency locked loop and method
AT513104B1 (de) * 2012-07-10 2015-11-15 Felix Dipl Ing Dr Himmelstoss Vorrichtung zur Konstanthaltung der Frequenz eines spannungsgesteuerten Oszillators

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333029A (en) * 1976-09-09 1978-03-28 Nec Corp Cut-off frequency variable filter
JPS5843031B2 (ja) * 1978-11-14 1983-09-24 株式会社リコー インク粒子の荷電量検出装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2828419A (en) * 1954-10-11 1958-03-25 Gen Electric Automatic frequency control system
US3893034A (en) * 1958-11-04 1975-07-01 Bell Telephone Labor Inc Smoothing circuits
US3287657A (en) * 1963-04-09 1966-11-22 Ericsson Telefon Ab L M Phase controlled oscillator with a variable synchronizing range
US3408590A (en) * 1966-10-31 1968-10-29 Bell Telephone Labor Inc Active hybrid filter using frequency emphasizing and attenuating networks
DE2159223A1 (de) * 1971-11-30 1973-06-14 Licentia Gmbh Zeilensynchronisierschaltung mit umschaltbarer zeitkonstante fuer einen fernsehempfaenger
US3909735A (en) * 1974-04-04 1975-09-30 Ncr Co Slow switch for bandwidth change in phase-locked loop
US4007429A (en) * 1976-01-19 1977-02-08 Gte International Incorporated Phase-locked loop having a switched lowpass filter
US4142110A (en) * 1977-04-07 1979-02-27 Fa. Weber Lichtsteuergerate Kg. Circuit to eliminate DC bias
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
GB2017444B (en) * 1978-03-14 1982-05-26 Secr Defence Active filter network
US4540946A (en) * 1980-06-06 1985-09-10 National Research Development Corp. Variable characteristic filters
JPS5843031U (ja) * 1981-09-17 1983-03-23 パイオニア株式会社 低域通過型フイルタ
US4482869A (en) * 1982-04-13 1984-11-13 Pioneer Electronic Corporation PLL Detection circuit having dual bandwidth loop filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333029A (en) * 1976-09-09 1978-03-28 Nec Corp Cut-off frequency variable filter
JPS5843031B2 (ja) * 1978-11-14 1983-09-24 株式会社リコー インク粒子の荷電量検出装置

Also Published As

Publication number Publication date
EP0078084B1 (de) 1988-09-21
EP0078084A3 (en) 1984-10-10
JPS5882320A (ja) 1983-05-17
EP0078084A2 (de) 1983-05-04
DE3142612A1 (de) 1983-05-11
DE3279067D1 (en) 1988-10-27
US4849663A (en) 1989-07-18

Similar Documents

Publication Publication Date Title
US3962592A (en) Current source circuit arrangement
US3512096A (en) Transistor circuit having stabilized output d.c. level
US3904972A (en) Acoustic amplifier
EP0463857B1 (en) Emitter-grounded amplifier circuit with bias circuit
US3374362A (en) Operational amplifier with mode control switches
JPH0468810B2 (ja)
US4410859A (en) Signal amplifier circuit arrangement with output current limiting function
EP0732807B1 (en) Controllable filter arrangement
JPH0863947A (ja) アンテナ信号供給回路
US3553599A (en) Bias control circuit for semiconductor amplifier
US4636739A (en) Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off
US4816740A (en) Mode optimized D.C. power supply
US4538116A (en) Output stage for an operational amplifier
US4791325A (en) Class B clamp circuit
EP0264161B1 (en) Active filter with bootstrapping
US3631356A (en) Controllable amplifier stage
JP3225527B2 (ja) 遅延回路
US4284912A (en) Switching circuits for differential amplifiers
JPH0519321B2 (ja)
US4513251A (en) Miller compensation for an operational amplifier
WO1990012454A1 (en) Gyrator circuits
US4303890A (en) Circuit arrangement for transferring a signal
EP0107248B1 (en) Switching amplifier
US2927276A (en) Hearing aid transistor amplifier
US4322691A (en) Circuitry for generating electric signals with proportional, opposite-sense rates of change