JP5379512B2 - 映像信号クランプ回路 - Google Patents

映像信号クランプ回路 Download PDF

Info

Publication number
JP5379512B2
JP5379512B2 JP2009035274A JP2009035274A JP5379512B2 JP 5379512 B2 JP5379512 B2 JP 5379512B2 JP 2009035274 A JP2009035274 A JP 2009035274A JP 2009035274 A JP2009035274 A JP 2009035274A JP 5379512 B2 JP5379512 B2 JP 5379512B2
Authority
JP
Japan
Prior art keywords
current
buffer
video signal
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009035274A
Other languages
English (en)
Other versions
JP2010193157A (ja
Inventor
堅次 武渕
敏郎 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2009035274A priority Critical patent/JP5379512B2/ja
Publication of JP2010193157A publication Critical patent/JP2010193157A/ja
Application granted granted Critical
Publication of JP5379512B2 publication Critical patent/JP5379512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)

Description

本発明は、映像信号のシンクチップ部、又は、ペデスタル部をクランプする回路に係り、特に、クランプパルスに起因して映像信号に現れるパルスノイズの抑圧、除去を図ったものに関する。
従来、この種の回路としては、例えば、図4に示されたような構成のものが実用に供されている。
以下、同図を参照しつつ、この従来の映像信号クランプ回路について説明する。
このクランプ回路は、バッファBと、gmアンプAと、電流発生回路(図4においては「I−GEN」と表記)51Aと、定電圧源3Aと、クランプ用コンデンサ4Aとを主たる構成要素として構成されてなるものである。
そして、gmアンプ(トランスコンダクタンスアンプ)Aは、バッファBの出力端子と非反転入力端子の間に帰還ループを構成するように設けられている。
また、電流発生回路51Aは、クランプパルスが入力されると、このクランプパルスに同期した定電流I22をバッファBに流し、バッファBをON(導通状態)とするよう構成されたものとなっている。
かかる構成において、映像信号入力端子に映像信号が入力され、その映像信号のSync Tip(シンクチップ)部、又は、Pedestal(ペデスタル)部が、所望するDC電圧より低い、又は、高いと、バッファBに印加されたその映像信号に応じたバッファBの出力により、クランプ容量が電荷充放電され、その電圧の降下、又は、上昇を招き、その電圧がgmアンプAに入力されることとなる。
そして、gmアンプAにおける基準電圧Vrefとの比較によって、gmアンプAからは、抵抗器Rに対して電流出力が生じ、映像信号の電圧を上昇、又は、下降させるよう帰還ループが作用し、映像信号出力端子からは、Sync Tip部、又は、Pedestal部が所望のDC電圧にクランプされた映像信号が得られるものとなっている。
特開2003−209714号公報(第3−5頁、図1−図6)
しかしながら、上述の従来回路にあっては、図5に示されたように、映像信号出力端子に得られる映像信号のSync Tip部、又は、Pedestal部に、クランプパルスの立ち上がり、立ち下がりに同期したいわゆるひげ状のパルスノイズが重畳され、このパルスノイズが、他の映像信号処理回路の同期検出エラーなどの誤動作を招く要因となるという問題がある。
なお、図5(A)は、クランプパルスの入力波形であり、図5(B)は、バッファBに流される電流I22の波形であり、図5(C)は、映像出力信号の波形である。
本発明は、上記実状に鑑みてなされたもので、クランプパルスに同期したノイズの発生を抑圧できる映像信号クランプ回路を提供するものである。
上記本発明の目的を達成するため、本発明に係る映像信号クランプ回路は、
映像信号が入力されるバッファが設けられ、このバッファの出力段とグランドとの間にクランプ用コンデンサが接続され、クランプパルスに同期して前記バッファの動作に必要な電流を発生して前記バッファに供給する電流発生回路が設けられる一方、
前記バッファの出力段と入力段との間には、トランスコンダクタンスアンプが、所定基準電圧を超える前記バッファの出力が前記トランスコンダクタンスアンプを介して前記バッファの入力段へ帰還せしめらるよう設けられ、前記映像信号のシンクチップ部、又は、ペデスタル部が所定電圧にクランプされて出力可能に構成されてなる映像信号クランプ回路であって、
前記電流発生回路の出力電流の立ち上がり、立ち下がりを所定の時定数を以て遅延せしめて、前記バッファに供給可能に構成されてなる電流整形回路が設けられ、前記バッファは、前記電流整形回路を介して供給される前記電流発生回路の出力電流により、前記所定の時定数に従ってOFF状態からON状態へ、又は、ON状態からOFF状態へ移行せしめられるものである。
本発明によれば、電流整形回路によって、立ち上がり、立ち下がりが緩慢に整形された電流がバッファに供給されるため、従来と異なり、出力される映像信号において、クランプパルスに同期したノイズの発生を抑圧でき、誤動作を招くことない信頼性の高い映像信号を得ることができるという効果を奏するものである。
本発明の実施の形態における映像信号クランプ回路の基本回路構成例を示す回路図である。 図1に示された映像信号クランプ回路を構成する電流整形回路の具体回路構成例を示す回路図である。 本発明の実施の形態の映像信号クランプ回路における主要部の信号波形図であって、図3(A)は、クランプパルスの波形図、図3(B)は、電流発生回路により出力される電流I22の波形図、図3(C)は、出力される映像信号の波形である。 従来の映像信号クランプ回路の回路構成例を示す回路図である。 図4に示された従来の映像信号クランプ回路における主要部の信号波形図であって、図5(A)は、クランプパルスの波形図、図5(B)は、電流発生回路により出力される電流I22の波形図、図5(C)は、出力される映像信号の波形である。
以下、本発明の実施の形態について、図1乃至図3を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における映像信号クランプ回路の基本回路構成例について、図1を参照しつつ説明する。
本発明の実施の形態における映像信号クランプ回路は、バッファ(図1においては「B」と表記)1と、gmアンプ(図1においては「A」と表記)2と、電流発生回路(図1においては「I−GEN」と表記)51と、電流整形回路(図1においては「I−SHAP」と表記)52と、定電圧源3と、クランプ用コンデンサ4とを主たる構成要素として構成されてなるものである。
まず、具体的な回路接続について説明する。
バッファ1は、その非反転入力端子にgmアンプ(トランスコンダクタンスアンプ)2の出力端子と映像信号出力端子16が接続されると共に、抵抗器(図1においては「R」と表記)5を介して映像信号入力端子15が接続されている。
また、バッファ1の反転入力端子には、gmアンプ2の非反転入力端子と共に、定電圧源3により基準電圧Vrefが印加されるようになっている。
一方、バッファ1の出力端子は、gmアンプ2の反転入力端子に接続されて、帰還ループが構成されるようになっていると共に、外付け容量接続端子18に接続されている。そして、外付け容量接続端子18とグランドとの間には、クランプ用コンデンサ4が接続されている。
また、クランプパルス入力端子17に外部から印加されるクランプパルスに同期して電流を発生、出力する電流発生回路51が設けられており、その出力段は、電流整形回路52の入力段に接続されている。
この電流整形回路52の出力段は、バッファ1の電流供給段に接続されており、バッファ1の動作に必要な電流が電流整形回路52より供給可能に構成されたものとなっている。
次に、かかる構成における動作について、図3を参照しつつ説明する。
最初に、映像信号に対する基本的なクランプ動作は、従来同様なものとなっている。
すなわち、映像信号が映像信号入力端子15に入力されると共に、所定のタイミングでクランプパルスがクランプパルス入力端子17に入力されると、電流発生回路51により電流I1が発生され、電流整形回路52へ出力されることで、電流整形回路52からは、バッファ1をON状態とする電流I2がバッファ1に供給されバッファ1が動作状態となる。
一方、映像信号は、抵抗器5を介してバッファ1の非反転入力端子へ入力されて、基準電圧Vrefと比較結果に応じたバッファ1からの出力により、クランプ用コンデンサ4が充放電され、バッファ1の出力が所望の電圧とされるようになっている。そして、この電圧は、gmアンプ2の反転入力端子に入力され、gmアンプ2からは、基準電圧Vthとの比較結果に応じた電流が出力されることで帰還ループが形成され、それによって、映像信号のSync Tip部、又は、Pedestal部が所望するDC電圧にクランプされて、映像出力信号端子16から出力可能に構成されたものとなっている。
しかして、本発明の実施の形態においては、クランプパルスがOFF、換言すれば、論理値Lowに相当するレベルからON(論理値Highに相当するレベル)となる際に、電流整形回路52によりバッファ1をON(動作状態)とするために供給される電流I2は、所定の時定数で立ち上がるようになっている。
一方、クランプパルスがONからOFFとなると、電流発生回路51の出力電流I1は、それに対応して減少するが、電流整形回路52の出力電流I2は、所定の時定数で減少せしめられるようになっている。そのため、バッファ1は、その所定の時定数に従ってOFF状態へ移行することとなる。
バッファ1がOFFとなると、クランプ用コンデンサ4に蓄積されていた電荷によって発生する電圧がgmアンプ2に入力されて映像信号出力信号が安定して出力されるようになっている。
このように、本発明の実施の形態における映像信号クランプ回路においては、クランプパルスがOFFからONとなる際、又、ONからOFFとなる際に、所定の時定数を以て帰還ループがON又はOFFするため、映像信号出力端子16に得られる映像信号は、従来と異なり、クランプパルスの立ち上がり、立ち下がりに同期したひげ状のノイズの重畳が無いものとなっている(図3参照)。
なお、図3において、図3(A)は、クランプパルスを、図3(B)は、電流整形回路の出力電流I2を、図3(C)は、映像信号出力端子における映像信号を、それぞれ表している。
図2には、電流整形回路52の具体回路構成例が示されており、以下、同図を参照しつつ、この具体回路構成例について説明する。なお、図1に示された構成要素と同一の構成要素については、その詳細な説明を省略し、以下、異なる点を中心に説明する。
本発明の実施の形態における電流整形回路52は、NPN型の第1及び第2のトランジスタ(図2においては、それぞれ「Q1」、「Q2」と表記)11,12と、時定数用コンデンサ(図2においては「C」と表記)13とを具備して構成されたものとなっている。
以下、かかる電流整形回路52の具体的な回路接続について説明することとする。
まず、第1及び第2のトランジスタ11,12は、ベースが相互に接続されると共に、第1のトランジスタ11のベースとコレクタとが接続されて、ダイオード接続状態となっている。
また、第1及び第2のトランジスタ11,12のエミッタは、共にグランドに接続されている。
そして、第1のトランジスタ11のコレクタは、電流発生回路51の出力段に接続されると共に、時定数用コンデンサ13を介してグランドに接続される一方、第2のトランジスタ12のコレクタは、バッファ1の電流供給段に接続されて、第1及び第2のトランジスタ11,12によるカレントミラーが構成されたものとなっている。
次に、かかる構成における動作について説明する。
クランプパルスに同期して電流発生回路51からの電流I1が電流整形回路51に流入されると、時定数用コンデンサ13が充電され、第1のトランジスタ11のベース電圧が、時定数用コンデンサ13の容量に応じて定まる時定数で上昇してゆくこととなる。
この際、第1のトランジスタ11のベース電流は、電流I1及び時定数用コンデンサ13から供給されて、第1のトランジスタ11が導通状態となり、徐々にコレクタタ電流が流れてゆく。
上述の第1のトランジスタ11のコレクタ電流は、第2のトランジスタ12にカレントミラーされるため、第2のトランジスタ12のコレクタ電流I2も同様に所定の時定数で増加してゆくこととなる。
ここで、例えば、第1のトランジスタ11がON状態となるベース電圧を、0.7Vとすると、上述の所定の時定数tは、下記する式によって定まるものとなっている。
t=(0.7V×時定数用コンデンサ13の容量)÷電流I1
しかして、第2のトランジスタ12は、上述の所定の時定数を以てONとなる。
すなわち、帰還ループが上述の所定の時定数を以てON又はOFFするために、従来と異なり、映像信号出力端子16から出力される映像信号に対するクランプパルスの立ち上がり、立ち下がりに同期したひげ状のパルスノイズの重畳が確実に抑圧されることとなる(図3参照)。
1…バッファ
2…gmアンプ
4…クランプコンデンサ
5…抵抗器
51…電流発生回路
52…電流整形回路

Claims (2)

  1. 映像信号が入力されるバッファが設けられ、このバッファの出力段とグランドとの間にクランプ用コンデンサが接続され、クランプパルスに同期して前記バッファの動作に必要な電流を発生して前記バッファに供給する電流発生回路が設けられる一方、
    前記バッファの出力段と入力段との間には、トランスコンダクタンスアンプが、所定基準電圧を超える前記バッファの出力が前記トランスコンダクタンスアンプを介して前記バッファの入力段へ帰還せしめらるよう設けられ、前記映像信号のシンクチップ部、又は、ペデスタル部が所定電圧にクランプされて出力可能に構成されてなる映像信号クランプ回路であって、
    前記電流発生回路の出力電流の立ち上がり、立ち下がりを所定の時定数を以て遅延せしめて、前記バッファに供給可能に構成されてなる電流整形回路が設けられ、前記バッファは、前記電流整形回路を介して供給される前記電流発生回路の出力電流により、前記所定の時定数に従ってOFF状態からON状態へ、又は、ON状態からOFF状態へ移行せしめられることを特徴とする映像信号クランプ回路。
  2. 前記電流整形回路は、カレントミラー回路を有してなり、当該カレントミラー回路は、前記電流発生回路により発生された電流を、前記バッファへカレントミラーするよう設けられると共に、前記電流発生回路の出力段との接続点とグランドとの間には、コンデンサが接続されてなることを特徴とする請求項1記載の映像信号クランプ回路。
JP2009035274A 2009-02-18 2009-02-18 映像信号クランプ回路 Active JP5379512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009035274A JP5379512B2 (ja) 2009-02-18 2009-02-18 映像信号クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035274A JP5379512B2 (ja) 2009-02-18 2009-02-18 映像信号クランプ回路

Publications (2)

Publication Number Publication Date
JP2010193157A JP2010193157A (ja) 2010-09-02
JP5379512B2 true JP5379512B2 (ja) 2013-12-25

Family

ID=42818725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035274A Active JP5379512B2 (ja) 2009-02-18 2009-02-18 映像信号クランプ回路

Country Status (1)

Country Link
JP (1) JP5379512B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136474A (ja) * 1989-10-23 1991-06-11 Hitachi Ltd 帰還形ピーククランプ回路
JP2698266B2 (ja) * 1990-11-19 1998-01-19 三洋電機株式会社 ホールド回路
JPH06104702A (ja) * 1992-09-17 1994-04-15 Sony Corp 波形変換回路
JPH06339046A (ja) * 1993-05-27 1994-12-06 Toshiba Corp クランプ回路
JPH0993462A (ja) * 1995-09-21 1997-04-04 Fuji Electric Co Ltd アナログ画像信号の二値化変換装置
JPH118781A (ja) * 1997-06-17 1999-01-12 Mitsumi Electric Co Ltd レベルシフト回路、及び、ビデオアンプ回路
JP3080905B2 (ja) * 1997-06-26 2000-08-28 日本電気アイシーマイコンシステム株式会社 クランプ回路
JP2002281344A (ja) * 2001-03-19 2002-09-27 Sony Corp 直流伝送率回路

Also Published As

Publication number Publication date
JP2010193157A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
JP2010035316A (ja) スイッチング電源装置
JP2011083050A (ja) チャージポンプ回路、チャージポンプ回路の制御方法
US20160349774A1 (en) Dynamic biasing circuits for low drop out (ldo) regulators
JP2010136001A (ja) 発振器
CN101604174A (zh) 稳压器
JP2008141358A (ja) 利得可変増幅回路
JPH10260741A (ja) 定電圧発生回路
JP2005011280A (ja) 電源回路
JP5379512B2 (ja) 映像信号クランプ回路
TWI343744B (ja)
US20090230942A1 (en) Voltage generator having a dynamic resistors feedback control
CN111934653B (zh) 一种电压模式pwm调制前馈电路
JP3581260B2 (ja) パルス発生回路
JP6024408B2 (ja) 電源回路
WO2023002744A1 (ja) 電源安定化回路
JP4670672B2 (ja) フィルタ回路
JP2005020922A (ja) チャージポンプ回路
KR101794798B1 (ko) 반도체 장치의 내부 전압 생성 회로
JP2699610B2 (ja) 同期信号分離回路
JP4826966B2 (ja) ビデオ信号クランプ回路
US10523164B2 (en) Semiconductor integrated circuit
JP2001274332A (ja) 半導体装置
JP2007206997A (ja) 電源回路
KR890003485B1 (ko) 합성비디오신호에 포함되어 있는 디지탈 정보신호 분리집적회로
WO2017179301A1 (ja) 参照電圧安定化回路およびこれを備えた集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111230

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5379512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250