JP4826966B2 - ビデオ信号クランプ回路 - Google Patents

ビデオ信号クランプ回路 Download PDF

Info

Publication number
JP4826966B2
JP4826966B2 JP2008193576A JP2008193576A JP4826966B2 JP 4826966 B2 JP4826966 B2 JP 4826966B2 JP 2008193576 A JP2008193576 A JP 2008193576A JP 2008193576 A JP2008193576 A JP 2008193576A JP 4826966 B2 JP4826966 B2 JP 4826966B2
Authority
JP
Japan
Prior art keywords
voltage
clamp circuit
sync chip
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008193576A
Other languages
English (en)
Other versions
JP2010034770A (ja
Inventor
勝彦 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2008193576A priority Critical patent/JP4826966B2/ja
Publication of JP2010034770A publication Critical patent/JP2010034770A/ja
Application granted granted Critical
Publication of JP4826966B2 publication Critical patent/JP4826966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)

Description

本発明は、同期信号を含有するビデオ信号からシンクチップレベルをクランプするビデオ信号クランプ回路に関する。
ビデオ信号から画像を再生する場合、ビデオ信号の黒レベル(ペデスタルレベル)が重要となる。特に、回路の小型化を実現するためには、出力のカップリングコンデンサを削除するが肝要であるが、それにはビデオ信号の黒レベルを一定にすることが不可欠である。ビデオ信号の黒レベルを一定にする方法としてクランプ回路が用いられる。クランプ回路では、一般に、入力回路にダイオードクランプ回路を用いてシンクチップレベルを一定にしてビデオ信号の黒レベルを一定にする方法、外部入力の同期信号でビデオ信号の黒レベルをパルスクランプする方法、ビデオ信号の同期信号を自ら検出して取り出し、その検出した同期信号でビデオ信号の黒レベルをパルスクランプする方法等が採用される。
図5は従来のビデオ信号クランプ回路の一例を示す(特許文献1)。このパルスクランプ回路は、第1の方法と第3の方法を併用し、ビデオ信号をシンクチップクランプするシンクチップクランプ回路2と、シンクチップクランプ回路2からの信号から同期信号を検出する比較回路12と、比較回路12が出力する同期信号からクランプパルスを発生するクランプパルス発生回路13と、クランプパルス発生回路13により発生されたクランプパルスによりビデオ信号をペデスタルクランプするペデスタルクランプ回路15とで構成されている。
図6は上記ビデオ信号クランプ回路のタイムチャートを示す。ビデオ信号入力端子1より入力されたビデオ信号(図6のA)は、シンクチップクランプ回路2においてビデオ信号中の同期信号S部の先端を予め設定しているクランプレベルL1にクランプ(図6のB)した後、比較回路12に供給する。比較回路12においては、クランプレベルL1にクランプされたビデオ信号をクランプレベルよりもやや高めに設定されているスライスレベルL2と比較することにより同期信号を検出し、クランプパルス発生回路13に供給する(図6のC)。
そして、クランプパルス発生回路13からは、比較回路12から供給される同期信号に同期して同期信号のバックポーチのタイミングにてクランプパルスが発生され、ペデスタルクランプ回路15に供給される(図6のD)。ペデスタルクランプ回路15には、ビデオ入力端子1より入力されたビデオ信号が供給されており、ペデスタルクランプ回路15は、クランプパルス発生回路13より出力されるクランプパルスに従って、予め設定されたレベルにビデオ信号をクランプする。この結果、ぺデスタルレベルL3が所定のレベルに安定した状態となったビデオ信号をビデオ信号端子出力8に出力することができる(図6のE)。
平4−107073号公報(第2頁、第1図)
上述した従来のビデオ信号クランプ回路では、ダイオードクランプ回路を用いてシンクチップレベルを一定にする方法におけるように、クランプを行うダイオード回路が温度変動や製造バラツキによりベースとエミッタ間の電圧が変動して、シンクチップレベルが変動し特性劣化が発生することはない。しかしながら、ビデオ信号の同期信号を自ら検出して取り出し、その検出した同期信号で黒レベルをパルスクランプするため、パルスクランプのタイミング等の調整回路が必要となって回路規模が大きくなるという問題が生じる。
そこで、本発明の目的は、温度変動や製造バラツキによる特性劣化を阻止すると共に、回路規模を小さくしたビデオ信号クランプ回路を提供することを目的とする。
本発明のビデオ信号クランプ回路は、ビデオ入力信号にシンクチップレベルをクランプしたビデオ出力信号を出力するビデオ信号クランプ回路において、第1基準電圧入力端子からの第1基準電圧に基づく基準電圧を出力する第1シンクチップクランプ回路と、第1シンクチップクランプ回路が出力する基準電圧と、第2基準電圧入力端子からの第2基準電圧との差電圧を検出し、前者が後者よりも低くなった時は差電圧をシンクチップレベル電圧入力端子から入力されるシンクチップレベル電圧に加算し、高くなった時は減算する差電圧検出回路と、ビデオ入力信号を入力し、そのシンクチップレベルを差電圧検出回路からの出力に基づいて設定する第1シンクチップクランプ回路と同構成の第2シンクチップクランプ回路を有することを特徴とする。
本発明によれば、従来のビデオ信号クランプ回路に、差電圧検出回路と第2のシンクチップクランプ回路を追加することにより、温度変動や製造バラツキが発生しても回路の誤動作を防止し、特性・性能の向上を実現することができ、また、そのために複雑なタイミング回路等を必要とすることがないため回路規模を小さくできるという効果を得ることができる。
次に、発明の実施の形態について図面を参照しながら詳細に説明する。
[構成の説明]
図1は本発明のビデオ信号クランプ回路の実施の形態を示す。このビデオ信号クランプ回路は、ビデオ信号入力端子1から入力するビデオ信号(ビデオ入力信号)をシンクチップレベルにクランプして、ビデオ信号出力端子8へ出力する。そのために、主要部が同構成かつ同特性の第1シンクチップクランプ回路4,第2シンクチップクランプ回路2と、差電圧検出回路5を有する。また、第1シンクチップクランプ回路4の基準電圧入力端子3から第1基準電圧、差電圧検出回路5の基準電圧入力端子6から第2基準電圧、シンクチップレベル電圧入力端子7からシンクチップレベル電が供給される。
第1シンクチップクランプ回路4と第2シンクチップクランプ回路2は主要部が同構成かつ同特性であるため、温度変動や製造バラツキも等しくなる。差電圧検出回路5は、この変化を第1シンクチップクランプ回路4の出力により検出して、第2シンクチップクランプ回路2へ負帰還することによって相殺し、ビデオ出力信号のシンクチップレベルを一定に維持する。
第1シンクチップクランプ回路4は、第1基準電圧をシフトダウンした基準電圧を差電圧検出回路5へ出力する。差電圧検出回路5は、この基準電圧と第2基準電圧の差電圧を検出し、その差電圧とシンクチップレベル電圧と加減算して第2シンクチップクランプ回路2へ出力する。第2シンクチップクランプ回路2は、差電圧検出回路5から入力する電圧をビデオ入力信号のシンクチップレベルとしたビデオ信号(ビデオ出力信号)をビデオ信号出力端子8へ出力する。
[動作の説明]
次に、本発明の実施の形態の動作について、図1を参照して詳細に説明する。第1シンクチップクランプ回路4が出力する基準電圧と第2基準電圧は同じ値に初期設定される。この時、差電圧検出回路5はシンクチップレベル電圧を出力するように動作する。この電圧は、ビデオ出力信号のシンクチップレベルが所望のレベルになるように設定する。
ビデオ信号入力端子1からビデオ入力信号が入力すると、第2シンクチップクランプ回路2はビデオ信号の一番低いレベルであるシンクチップレベルをクランプし安定する。このシンクチップクランプレベルは、差電圧検出回路5の出力により設定される。
第1シンクチップクランプ回路4と第2シンクチップクランプ回路2を同じ構成であるため、差電圧検出回路5の出力電圧と第1基準電圧が等しい場合は、第1シンクチップクランプ回路4と第2シンクチップクランプ回路2の出力電圧は同じ値となる。温度変動及び製造バラツキ等が発生し第2シンクチップクランプ回路2の出力電圧が変動した場合、第1シンクチップクランプ回路4の出力電圧も第2シンクチップクランプ回路2の回路構成と同じため同様に変動する。つまり、差電圧検出回路5は第2シンクチップクランプ回路2の電圧変動を第1シンクチップクランプ回路4の電圧変動により検出できるのである。
第1シンクチップクランプ回路4の出力電圧が変動すると、第2基準電圧との間に差電圧が発生し、差電圧検出回路5はこの差電圧を検出してシンクチップレベル電圧と加減算して第2シンクチップクランプ回路2に出力する。差電圧検出回路5は、第1シンクチップクランプ回路4の出力電圧が第2基準電圧よりも低くなった時は差電圧をシンクチップレベル電圧に加算し、高くなった時は減算する動作を行う。
例えば、第2シンクチップクランプ回路2の出力電圧が+0.1V変動すると、第1シンクチップクランプ回路4の出力電圧も+0.1V変動する。第2基準電圧は一定であるため、差電圧検出回路5はシンクチップレベル電圧に−0.1V加算して第2シンクチップクランプ回路2に出力する。この結果、第2シンクチップクランプ回路2の出力電圧は、+0.1Vから−0.1V補正されるため常に変動せず一定となる。このような動作により、第2シンクチップクランプ回路2の出力が変動した場合、常に差電圧検出回路5から補正電圧が出力され、ビデオ出力信号のシンクチップクランプ電圧は一定となる。その他の変動でも同様な動作が行われる。
[構成の説明]
図2は、本発明のビデオ信号クランプ回路の一実施例を示す回路図であって、図1に示した第1シンクチップクランプ回路4、第2シンクチップクランプ回路2および差電圧検出回路5を詳細化したものである。
第2シンクチップクランプ回路2は、一般的なダイオード回路を用いたダイオードクランプ回路に、ビデオ入力信号の直流成分をカットするコンデンサ25を付加した回路である。このダイオードクランプ回路は、ビデオ入力信号のシンクチップレベルが、差電圧検出回路5の出力とベースエミッタ電圧(VBE電圧)により決まるエミッタ電圧より低いときにコンデンサ25に電荷を充電するNPNトランジスタ22と、NPNトランジスタ22のエミッタ出力を入力とするNPNトランジスタ23と抵抗24で構成されたバッファとで構成されている。
第1シンクチップクランプ回路4は、上記第2シンクチップクランプ回路2の構成からコンデンサ25を削除したダイオードクランプ回路であって、各構成要素の参照番号41〜44は第2シンクチップクランプ回路2における参照番号21〜24に対応する。
差電圧検出回路5は4つの抵抗51,52,53,54と差動増幅回路55で構成されている。差動増幅回路55は、第1シンクチップクランプ回路4のバッファ出力を抵抗51を介して−端子に入力し、第2基準電圧を抵抗53、シンクチップレベル電圧を抵抗54を介して+端子に入力し、差電圧を第2シンクチップクランプ回路2におけるNPNトランジスタ22のベースへ供給している。抵抗52は差動増幅回路55の負帰還ループを形成する。
[動作の説明]
先ず、第1シンクチップクランプ回路4が出力する基準電圧と第2基準電圧は同じ値に初期設定される。この時、差電圧検出回路5はシンクチップレベル電圧を第2シンクチップクランプ回路のNPNトランジスタ22のベースへ出力している。シンクチップレベル電圧は、NPNトランジスタ22,23のVBE電圧だけ2ダウンして、ビデオ出力信号の所望のシンクチップレベルとなる。
この状態で、図3の波形図で示すように、ビデオ信号入力端子1からビデオ入力信号(図3のA)が入力すると、ビデオ入力信号は充放電用コンデンサ22に供給される。ここで、ビデオ入力信号のシンクチップレベルが充電用NPNトランジスタ22のエミッタ電位よりも低いときには、NPNトランジスタ22からコンデンサ25に電荷が充電される。この動作により徐々にビデオ信号のシンクチップレベルがNPNトランジスタ22のエミッタ電位となり安定し一定状態となる。
NPNトランジスタ22のエミッタ電圧(図3のB)は差電圧検出回路5の出力とNPNトランジスタ22のVBE電圧により決まる。NPNトランジスタ22のエミッタは、NPNトランジスタ23と抵抗24で構成されるバッファに入力され、ビデオ入力信号はバッファによりビデオ信号出力端子8にビデオ出力信号(図3のC)として出力される。この時のシンクチップレベルはNPNトランジスタ22のエミッタ電圧とNPNトランジスタ23のVBE電圧により決まる。
一方、第1シンクチップクランプ回路4の出力は、第2シンクチップクランプ回路2と回路構成が同じであり、第1基準電圧とNPNトランジスタ42のVBE電圧と、NPNトランジスタ43のVBE電圧により決まる。この第2シンクチップクランプ回路4の出力と、第2基準電圧と、シンクチップレベル電圧を入力とする差電圧検出回路5の出力は次式で表せられる。
差電圧検出回路5出力=(抵抗52/抵抗51)×(第2基準電圧−シンクチップクランプ回路4出力)+シンクチップレベル電圧
但し、抵抗51=抵抗53、抵抗52=抵抗54とする。
初期設定では第1シンクチップクランプ回路4の出力と第2基準電圧を同じに値にするため、差電圧検出回路5の出力は上式からシンクチップレベル電圧となる。つまり、初期設定ではシンクチップレベル電圧により差電圧検出回路5の出力を調整することで、第2シンクチップクランプ回路2の出力であるビデオ入力信号出力のシンクチップクランプ電圧を所望の値に設定する。
次に、温度変動または製造バラツキ等が発生した場合、NPNトランジスタ22,23のVBE電圧が変動するため、第2シンクチップクランプ回路2の出力電圧が変動する。この時、第1シンクチップクランプ回路4の出力電圧も第2シンクチップクランプ回路2と同じ値だけ変動する。第1シンクチップクランプ回路4の出力電圧が変動すると、第2基準電圧との間に差電圧が発生し、差電圧検出回路5はこの差電圧を検出する。差電圧検出回路5は、上式に示したように、この差電圧を第1シンクチップクランプ回路4の出力変動だけ相殺するようにシンクチップレベル電圧に加算する。
例えば、第2シンクチップクランプ回路2の出力電圧が高くなると、差電圧検出回路5の出力電圧は低くなり、第2シンクチップクランプ回路2の出力電圧が低くなると、差電圧検出回路5の出力電圧は高くなる動作を行う。つまり、温度変動または製造バラツキ等で第2シンクチップクランプ回路2の出力が変動した電圧だけ、差電圧検出回路5の出力が逆に変動し、第2シンクチップクランプ回路2の出力電圧が常に一定となるように動作し、ビデオ出力信号のシンクチップレベルを一定に維持する。
図4は、温度変動が発生した場合のタイムチャートである。図4(A)は温度変動による各回路の出力電圧を示し、図4(B)は、NPNトランジスタ22の出力信号を示す。図4(A)では、第2シンクチップクランプ回路2の出力が変動すると、第1シンクチップクランプ回路4の出力も同様に変動している。差電圧検出回路5の出力は、第2基準電圧と第2シンクチップクランプ回路4の出力の差電圧とシンクチップレベル電圧を加算して第2シンクチップクランプ回路2に出力する。
例えば、第2シンクチップクランプ回路2に差電圧検出回路5の補正電圧が入力されなければ、破線のように第2シンクチップクランプ回路2の出力が変動するが、補正電圧が入力されるため第2シンクチップクランプ回路2の出力は実線のように一定となる。図4(B)では、第1シンクチップクランプ回路4の出力が低くなっているが、差電圧検出回路5の出力が高くなり、NPNトランジスタ22のエミッタ電圧の出力は常に一定となり、この結果、ビデオ出力信号のシンクチップクランプ電圧は一定となっている。
本発明のビデオ信号クランプ回路の実施の形態を示すブロック図 本発明のビデオ信号クランプ回路の一実施例を示す回路図 本発明の実施例の波形図 図2の実施例で温度変動が発生した場合の電圧変化を示すタイムチャート 従来のビデオ信号クランプ回路の一例を示すブロック図 従来のビデオ信号クランプ回路の波形図
符号の説明
1 ビデオ信号入力端子
2,4 シンクチップクランプ回路
22,23,42,43 NPNトランジスタ
25 コンデンサ
21,41 電源端子
24,44,51〜54 抵抗
55 差動増幅回路
3,6,9 基準電圧入力端子
7 シンクチップレベル電圧入力端子
8 ビデオ信号出力端子

Claims (3)

  1. ビデオ入力信号にシンクチップレベルをクランプしたビデオ出力信号を出力するビデオ信号クランプ回路において、
    第1基準電圧入力端子からの第1基準電圧に基づく基準電圧を出力する第1シンクチップクランプ回路と、
    前記第1シンクチップクランプ回路が出力する基準電圧と、第2基準電圧入力端子からの第2基準電圧との差電圧を検出し、前者が後者よりも低くなった時は差電圧をシンクチップレベル電圧入力端子から入力されるシンクチップレベル電圧に加算し、高くなった時は減算する差電圧検出回路と、
    前記ビデオ入力信号を入力し、そのシンクチップレベルを前記差電圧検出回路からの出力に基づいて設定する前記第1シンクチップクランプ回路と同構成の第2シンクチップクランプ回路を有することを特徴とするビデオ信号クランプ回路。
  2. 前記第1シンクチップクランプ回路が出力する基準電圧と前記第2基準電圧は同じ値に初期設定されることを特徴とする請求項1記載のビデオ信号クランプ回路。
  3. 前記第1シンクチップクランプ回路は前記第1基準電圧、前記第2シンクチップクランプ回路は前記差電圧検出回路の出力をそれぞれ第1段トランジスタのベースへ入力し、そのエミッタ・ベース間電圧によりシフトした電圧を第2段トランジスタのベースへ入力し、そのエミッタ・ベース間電圧によりシフトした電圧を出力とすることを特徴とする請求項1または請求項2記載のビデオ信号クランプ回路。
JP2008193576A 2008-07-28 2008-07-28 ビデオ信号クランプ回路 Active JP4826966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008193576A JP4826966B2 (ja) 2008-07-28 2008-07-28 ビデオ信号クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008193576A JP4826966B2 (ja) 2008-07-28 2008-07-28 ビデオ信号クランプ回路

Publications (2)

Publication Number Publication Date
JP2010034770A JP2010034770A (ja) 2010-02-12
JP4826966B2 true JP4826966B2 (ja) 2011-11-30

Family

ID=41738772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008193576A Active JP4826966B2 (ja) 2008-07-28 2008-07-28 ビデオ信号クランプ回路

Country Status (1)

Country Link
JP (1) JP4826966B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2584368B2 (ja) * 1991-09-09 1997-02-26 三洋電機株式会社 クランプ回路
JPH09200627A (ja) * 1996-01-22 1997-07-31 Sansei Denshi Japan Kk Ccd用信号処理装置の出力アンプ
JPH10257353A (ja) * 1997-03-10 1998-09-25 Sony Corp クランプ回路
JPH11205632A (ja) * 1998-01-13 1999-07-30 Sony Corp サンプルホールド回路及びクランプ回路

Also Published As

Publication number Publication date
JP2010034770A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
US7259619B2 (en) Amplifier circuit with reduced power-on transients and method thereof
KR20050048521A (ko) 차지 펌프 회로 및 증폭기
KR20080090520A (ko) 온도 보상 회로 및 시험 장치
US7528659B2 (en) Fully differential amplification device
JP2006311419A (ja) 信号出力回路
US20050105364A1 (en) Amplifier for amplifying input signal such as video signal and outputting amplified signal
JP4826966B2 (ja) ビデオ信号クランプ回路
JP5433510B2 (ja) 電源電圧監視回路
JP5578048B2 (ja) 映像信号出力回路
TW201501468A (zh) 位準轉換電路及其電壓位準轉換方法
JP4370156B2 (ja) 映像信号出力回路
JP3976149B2 (ja) ビデオ信号出力回路及びそれを用いた電子機器
JP5785437B2 (ja) 安定化電圧電源回路
US6806770B2 (en) Operational amplifier
WO2023002744A1 (ja) 電源安定化回路
JP2584368B2 (ja) クランプ回路
JP2007019850A (ja) Dcオフセットキャンセル回路およびこれを用いた表示装置
JP5379512B2 (ja) 映像信号クランプ回路
JP4487788B2 (ja) 半導体集積回路
TW201337493A (zh) 動態電源控制方法及其相關電路
JPH06245100A (ja) 映像信号処理装置
JP5074336B2 (ja) クランプ回路および映像信号処理装置
JP2009141638A (ja) 映像出力回路
US20060050456A1 (en) Semiconductor integrated circuit and video signal amplification method
JP2005078340A (ja) Usbバス電流制限回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4826966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350