JP2584368B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2584368B2 JP2584368B2 JP3229103A JP22910391A JP2584368B2 JP 2584368 B2 JP2584368 B2 JP 2584368B2 JP 3229103 A JP3229103 A JP 3229103A JP 22910391 A JP22910391 A JP 22910391A JP 2584368 B2 JP2584368 B2 JP 2584368B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- output
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、映像信号等のアナログ
信号の基準レベルを所定のレベルに固定するクランプ回
路に関する。
信号の基準レベルを所定のレベルに固定するクランプ回
路に関する。
【０００２】
【従来の技術】ＣＣＤイメージセンサ等の撮像素子から
得られる映像信号は、水平ライン単位の映像情報が水平
走査期間毎に出力され、この水平ライン単位の映像情報
が垂直走査期間に所定のライン分連続することで１画面
の映像が構成される。このような映像信号には、各水平
走査期間を分割するブランキング期間が設定されてお
り、撮像素子の出力を受ける信号処理回路においては、
このブランキング期間の出力がクランプ回路により所定
のレベルに固定されることで映像情報の基準レベルが設
定される。このクランプ回路としては、回路を構成する
素子の温度特性の影響を取り除き易いバイポーラトラン
ジスタ回路が用いられる。
得られる映像信号は、水平ライン単位の映像情報が水平
走査期間毎に出力され、この水平ライン単位の映像情報
が垂直走査期間に所定のライン分連続することで１画面
の映像が構成される。このような映像信号には、各水平
走査期間を分割するブランキング期間が設定されてお
り、撮像素子の出力を受ける信号処理回路においては、
このブランキング期間の出力がクランプ回路により所定
のレベルに固定されることで映像情報の基準レベルが設
定される。このクランプ回路としては、回路を構成する
素子の温度特性の影響を取り除き易いバイポーラトラン
ジスタ回路が用いられる。
【０００３】図４は、バイポーラトランジスタを用いた
クランプ回路の構成を示す回路図である。ベースにアナ
ログ信号を受ける入力用のｎｐｎトランジスタＴ１は、
コレクタが電源に接続され、ミッタが抵抗Ｒ１を介して
接地される。またｎｐｎトランジスタＴ１のエミッタに
は、電位固定用のコンデンサＣ１の一端が接続される。
出力用のｎｐｎトランジスタＴ２は、ベースにコンデン
サＣ１他端が接続され、コレクタに電源が接続されてエ
ミッタが抵抗Ｒ２を介して接地され、さらにエミッタに
は、ｎｐｎトランジスタＴ２に対して相補的な特性を有
するｐｎｐトランジスタＴ３のベースが接続される。ｐ
ｎｐトランジスタＴ３は、コレクタが接地されてエミッ
タが抵抗Ｒ３を介して電源が接続されると共に、このエ
ミッタからクランプ出力を発生する。
クランプ回路の構成を示す回路図である。ベースにアナ
ログ信号を受ける入力用のｎｐｎトランジスタＴ１は、
コレクタが電源に接続され、ミッタが抵抗Ｒ１を介して
接地される。またｎｐｎトランジスタＴ１のエミッタに
は、電位固定用のコンデンサＣ１の一端が接続される。
出力用のｎｐｎトランジスタＴ２は、ベースにコンデン
サＣ１他端が接続され、コレクタに電源が接続されてエ
ミッタが抵抗Ｒ２を介して接地され、さらにエミッタに
は、ｎｐｎトランジスタＴ２に対して相補的な特性を有
するｐｎｐトランジスタＴ３のベースが接続される。ｐ
ｎｐトランジスタＴ３は、コレクタが接地されてエミッ
タが抵抗Ｒ３を介して電源が接続されると共に、このエ
ミッタからクランプ出力を発生する。
【０００４】また、コレクタがコンデンサＣ１の他端に
接続されるスイッチ用のｎｐｎトランジスタＴ４は、ベ
ースに並列に接続されたコンデンサＣ２及び抵抗Ｒ４を
介してクランプパルスが供給され、エミッタがコンデン
サＣ３を介して接地される。そして、ｎｐｎトランジス
タＴ４のエミッタには、電源電位を分圧する可変抵抗Ｖ
Ｒからクランプレベルを決定する所定の電位が与えられ
る。従って、クランプパルスが立ち上がると、ｎｐｎト
ランジスタＴ４がオンし、コンデンサＣ１の出力側のＡ
点の電位が、可変抵抗ＶＲから与えられる電位に対応す
るレベルに固定される。そして、クランプパルスが立ち
下がった後、ｎｐｎトランジスタＴ１のベースに入力さ
れる信号レベルに従ってｎｐｎトランジスタＴ１のコレ
クタの電位、即ちコンデンサＣ１の入力側の電位が変動
すると、Ａ点の電位は、クランプパルスの立ち上がりの
際に固定された電位にコンデンサＣ１の入力側の変動分
が重畳されて変化することになる。このＡ点の電位の変
化は、ｎｐｎトランジスタＴ２のエミッタの電位の変化
となり、さらに、このエミッタの電位の変化がｐｎｐト
ランジスタＴ３のエミッタの電位の変化として出力され
る。
接続されるスイッチ用のｎｐｎトランジスタＴ４は、ベ
ースに並列に接続されたコンデンサＣ２及び抵抗Ｒ４を
介してクランプパルスが供給され、エミッタがコンデン
サＣ３を介して接地される。そして、ｎｐｎトランジス
タＴ４のエミッタには、電源電位を分圧する可変抵抗Ｖ
Ｒからクランプレベルを決定する所定の電位が与えられ
る。従って、クランプパルスが立ち上がると、ｎｐｎト
ランジスタＴ４がオンし、コンデンサＣ１の出力側のＡ
点の電位が、可変抵抗ＶＲから与えられる電位に対応す
るレベルに固定される。そして、クランプパルスが立ち
下がった後、ｎｐｎトランジスタＴ１のベースに入力さ
れる信号レベルに従ってｎｐｎトランジスタＴ１のコレ
クタの電位、即ちコンデンサＣ１の入力側の電位が変動
すると、Ａ点の電位は、クランプパルスの立ち上がりの
際に固定された電位にコンデンサＣ１の入力側の変動分
が重畳されて変化することになる。このＡ点の電位の変
化は、ｎｐｎトランジスタＴ２のエミッタの電位の変化
となり、さらに、このエミッタの電位の変化がｐｎｐト
ランジスタＴ３のエミッタの電位の変化として出力され
る。
【０００５】出力用に接続されるｎｐｎトランジスタＴ
２とｐｎｐトランジスタＴ３とは、逆の温度特性を有す
るため、温度変化に対して互いに逆の方向に特性が変化
し、その変動分が相殺されて出力の変化が抑圧される。
例えば、温度上昇により各トランジスタＴ２の電流増幅
率が大きくなると、同時にｎｐｎトランジスタＴ２のエ
ミッタの電位が上昇するが、ｐｎｐトランジスタＴ３の
電流増幅率が小さくなるためにｐｎｐトランジスタＴ３
のエミッタの電位が逆に低下し、結果的に出力の変動が
相殺される。
２とｐｎｐトランジスタＴ３とは、逆の温度特性を有す
るため、温度変化に対して互いに逆の方向に特性が変化
し、その変動分が相殺されて出力の変化が抑圧される。
例えば、温度上昇により各トランジスタＴ２の電流増幅
率が大きくなると、同時にｎｐｎトランジスタＴ２のエ
ミッタの電位が上昇するが、ｐｎｐトランジスタＴ３の
電流増幅率が小さくなるためにｐｎｐトランジスタＴ３
のエミッタの電位が逆に低下し、結果的に出力の変動が
相殺される。
【０００６】
【発明が解決しようとする課題】以上のようなクランプ
回路においては、コンデンサＣ１からｎｐｎトランジス
タＴ２のベースに流れる電流によりＡ点の基準レベルが
徐々に低下するのを防止するために、コンデンサＣ１の
容量を大きく設定している。しかしながら、コンデンサ
Ｃ１の容量を大きく設定すると、クランプパルスにより
ｎｐｎトランジスタＴ４をオンさせてからＡ点の電位を
所定のレベルとするまでの時間が長くなるため、高速で
の動作が困難になる。従って、短い周期の入力信号に対
して十分に追従できず、高速動作が要求される映像信号
の処理回路としては適さない。
回路においては、コンデンサＣ１からｎｐｎトランジス
タＴ２のベースに流れる電流によりＡ点の基準レベルが
徐々に低下するのを防止するために、コンデンサＣ１の
容量を大きく設定している。しかしながら、コンデンサ
Ｃ１の容量を大きく設定すると、クランプパルスにより
ｎｐｎトランジスタＴ４をオンさせてからＡ点の電位を
所定のレベルとするまでの時間が長くなるため、高速で
の動作が困難になる。従って、短い周期の入力信号に対
して十分に追従できず、高速動作が要求される映像信号
の処理回路としては適さない。
【０００７】そこで本発明は、クランプレベルの低下を
抑圧すると共に、高速での動作が可能なクランプ回路を
提供することを目的とする。
抑圧すると共に、高速での動作が可能なクランプ回路を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、連続的に変動するアナログ信号をベースに受けてエ
ミッタから上記アナログ信号のレベルに応じた電位を発
生する入力トランジスタと、この入力トランジスタのエ
ミッタに一方の側が接続され、上記アナログ信号レベル
に対応する電荷量を蓄積するコンデンサと、このコンデ
ンサの他方の側にベースが接続されてエミッタから第１
の出力を得る第１の出力トランジスタと、この第１の出
力トランジスタに対して相補的特性を有し、上記第１の
出力トランジスタの第１の出力をベースに受けてエミッ
タから第２の出力を得る第２の出力トランジスタと、エ
ミッタに与えられる所定の固定電位をベースに与えられ
るタイミングパルスに従って上記コンデンサの他方の側
に印加するスイッチングトランジスタと、上記第１の出
力トランジスタに対して相補的特性を有し、上記第１の
出力トランジスタに並列に接続されて上記コンデンサの
他方の側に電荷を供給する補償トランジスタと、を備
え、上記コンデンサと上記第１の出力トランジスタとの
間に流れる電流を上記コンデンサと上記補償トランジス
タとの間に流れる電流で補償することにある。
解決するために成されたもので、その特徴とするところ
は、連続的に変動するアナログ信号をベースに受けてエ
ミッタから上記アナログ信号のレベルに応じた電位を発
生する入力トランジスタと、この入力トランジスタのエ
ミッタに一方の側が接続され、上記アナログ信号レベル
に対応する電荷量を蓄積するコンデンサと、このコンデ
ンサの他方の側にベースが接続されてエミッタから第１
の出力を得る第１の出力トランジスタと、この第１の出
力トランジスタに対して相補的特性を有し、上記第１の
出力トランジスタの第１の出力をベースに受けてエミッ
タから第２の出力を得る第２の出力トランジスタと、エ
ミッタに与えられる所定の固定電位をベースに与えられ
るタイミングパルスに従って上記コンデンサの他方の側
に印加するスイッチングトランジスタと、上記第１の出
力トランジスタに対して相補的特性を有し、上記第１の
出力トランジスタに並列に接続されて上記コンデンサの
他方の側に電荷を供給する補償トランジスタと、を備
え、上記コンデンサと上記第１の出力トランジスタとの
間に流れる電流を上記コンデンサと上記補償トランジス
タとの間に流れる電流で補償することにある。
【０００９】
【作用】本発明によれば、クランプレベルに対応する電
位を保持するコンデンサの出力側に、出力トランジスタ
に対して相補的特性を有する補償トランジスタを接続す
ることにより、コンデンサから出力トランジスタのベー
スに流れる電流が、補償トランジスタのベースからコン
デンサ側に流れる電流で補われ、コンデンサの電荷量が
保持されて電位レベルの低下が抑圧される。
位を保持するコンデンサの出力側に、出力トランジスタ
に対して相補的特性を有する補償トランジスタを接続す
ることにより、コンデンサから出力トランジスタのベー
スに流れる電流が、補償トランジスタのベースからコン
デンサ側に流れる電流で補われ、コンデンサの電荷量が
保持されて電位レベルの低下が抑圧される。
【００１０】
【実施例】図１は、本発明のクランプ回路の構成を示す
回路図である。この図において、入力及び出力の各トラ
ンジスタＴ１、Ｔ２、Ｔ３、スイッチングトランジスタ
Ｔ４及びコンデンサＣ１は、図４と同一であり、ｎｐｎ
トランジスタＴ４をオンさせることでコンデンサＣ１の
出力側の電位を所定のレベルに固定し、入力用のｎｐｎ
トランジスタＴ１のベースに与えられるアナログ信号の
変化分をコンデンサＣ１の固定電位に重畳して出力用の
ｎｐｎトランジスタＴ２及びｐｎｐトランジスタＴ３か
ら出力を得るように構成される。
回路図である。この図において、入力及び出力の各トラ
ンジスタＴ１、Ｔ２、Ｔ３、スイッチングトランジスタ
Ｔ４及びコンデンサＣ１は、図４と同一であり、ｎｐｎ
トランジスタＴ４をオンさせることでコンデンサＣ１の
出力側の電位を所定のレベルに固定し、入力用のｎｐｎ
トランジスタＴ１のベースに与えられるアナログ信号の
変化分をコンデンサＣ１の固定電位に重畳して出力用の
ｎｐｎトランジスタＴ２及びｐｎｐトランジスタＴ３か
ら出力を得るように構成される。
【００１１】本発明の特徴とするところは、出力用のｎ
ｐｎトランジスタＴ２に対して相補的特性を有する補償
用のｐｎｐトランジスタＴ５をｎｐｎトランジスタＴ２
に並列に接続することにある。即ち、コンデンサＣ１か
らｎｐｎトランジスタＴ２に流れる電流を補償するｐｎ
ｐトランジスタＴ５は、ベースがコンデンサＣ１の出力
側のＡ点に接続され、エミッタが可変抵抗ＶＲ１を介し
て電源に接続されてコレクタが接地される。これによ
り、コンデンサＣ１からｎｐｎトランジスタＴ２のベー
スに流れる電流ＩB1に対して、ｐｎｐトランジスタＴ５
のベースからコンデンサＣ１に同等の電流ＩB2が流れる
ことになり、ｎｐｎトランジスタＴ２に流れ出す電流Ｉ
B1によって減少するコンデンサＣ１の電荷量がｐｎｐト
ランジスタＴ５から流れ込む電流ＩB2により補われて、
コンデンサＣ１の出力側のＡ点の電位の基準レベルの低
下が抑圧される。ここで、電流ＩB2を電流ＩB1と等しく
するには、ｐｎｐトランジスタＴ５の特性をｎｐｎトラ
ンジスタＴ２に対して相補的なものとすると同時に、可
変抵抗ＶＲ１を調整してｐｎｐトランジスタＴ５のエミ
ッタに与えられる電位を制御することにより行う。この
とき、可変抵抗ＶＲの抵抗値を変更してクランプレベル
を変えると、電流ＩB1が変動するため、可変抵抗ＶＲ１
の調整を可変抵抗ＶＲの値の変更に併せて行うようにす
る。
ｐｎトランジスタＴ２に対して相補的特性を有する補償
用のｐｎｐトランジスタＴ５をｎｐｎトランジスタＴ２
に並列に接続することにある。即ち、コンデンサＣ１か
らｎｐｎトランジスタＴ２に流れる電流を補償するｐｎ
ｐトランジスタＴ５は、ベースがコンデンサＣ１の出力
側のＡ点に接続され、エミッタが可変抵抗ＶＲ１を介し
て電源に接続されてコレクタが接地される。これによ
り、コンデンサＣ１からｎｐｎトランジスタＴ２のベー
スに流れる電流ＩB1に対して、ｐｎｐトランジスタＴ５
のベースからコンデンサＣ１に同等の電流ＩB2が流れる
ことになり、ｎｐｎトランジスタＴ２に流れ出す電流Ｉ
B1によって減少するコンデンサＣ１の電荷量がｐｎｐト
ランジスタＴ５から流れ込む電流ＩB2により補われて、
コンデンサＣ１の出力側のＡ点の電位の基準レベルの低
下が抑圧される。ここで、電流ＩB2を電流ＩB1と等しく
するには、ｐｎｐトランジスタＴ５の特性をｎｐｎトラ
ンジスタＴ２に対して相補的なものとすると同時に、可
変抵抗ＶＲ１を調整してｐｎｐトランジスタＴ５のエミ
ッタに与えられる電位を制御することにより行う。この
とき、可変抵抗ＶＲの抵抗値を変更してクランプレベル
を変えると、電流ＩB1が変動するため、可変抵抗ＶＲ１
の調整を可変抵抗ＶＲの値の変更に併せて行うようにす
る。
【００１２】従って、コンデンサＣ１の容量が十分に大
きくない場合でも、Ａ点の電位の基準レベルが低下しに
くくなるため、クランプレベルの低下を抑圧すると同時
にＡ点の電位の立ち上がりを早くして高速動作を可能に
することができる。図２は、本発明の他の実施例を示す
回路図である。ここでは、ｐｎｐ型のトランジスタを出
力側に用いた場合を示している。
きくない場合でも、Ａ点の電位の基準レベルが低下しに
くくなるため、クランプレベルの低下を抑圧すると同時
にＡ点の電位の立ち上がりを早くして高速動作を可能に
することができる。図２は、本発明の他の実施例を示す
回路図である。ここでは、ｐｎｐ型のトランジスタを出
力側に用いた場合を示している。
【００１３】出力用のｐｎｐトランジスタＴ６は、ベー
スにコンデンサＣ１が接続され、エミッタが抵抗Ｒ５を
介して電源に接続されてコレクタが接地される。このｐ
ｎｐトランジスタＴ６のエミッタには、ｐｎｐトランジ
スタＴ６に対して相補的な特性を有するｎｐｎトランジ
スタＴ７のベースが接続される。ｎｐｎトランジスタＴ
７は、コレクタが電源に接続されてエミッタが接地され
ると共に、このエミッタからクランプ出力を得ている。
そして、ｐｎｐトランジスタＴ６と並列にｐｎｐトラン
ジスタＴ６に対して相補的な特性を有するｎｐｎトラン
ジスタＴ８が接続される。即ち、ｎｐｎトランジスタＴ
８は、ベースにコンデンサＣ１が接続され、コレクタが
電源に接続されてエミッタが可変抵抗ＶＲ２を介して接
地されることにより、ｐｎｐトランジスタＴ６のベース
からコンデンサＣ１に流れる電流ＩB1をコンデンサＣ１
からｎｐｎトランジスタＴ８に流れる電流ＩB2で補償す
るように構成される。この電流ＩB2については、図１の
場合と同様にして、可変抵抗ＶＲ２の抵抗値を調整する
ことによって電流ＩB1と等しくなるようにしている。こ
れにより、ｐｎｐトランジスタＴ６からコンデンサＣ１
に流れ込む電流によるコンデンサＣ１の電荷量の増加分
がコンデンサＣ１からｎｐｎトランジスタＴ８に流れ出
す電流ＩB2により排出されるため、コンデンサＣ１の電
荷量が保持される。従って、出力用のトランジスタとし
てｐｎｐトランジスタＴ６を用いた場合でも、Ａ点の電
位の基準レベルの上昇を防止するためにコンデンサＣ１
の容量を十分に大きくする必要がなくなり、クランプレ
ベルの安定化と同時に高速での動作を可能にすることが
できる。
スにコンデンサＣ１が接続され、エミッタが抵抗Ｒ５を
介して電源に接続されてコレクタが接地される。このｐ
ｎｐトランジスタＴ６のエミッタには、ｐｎｐトランジ
スタＴ６に対して相補的な特性を有するｎｐｎトランジ
スタＴ７のベースが接続される。ｎｐｎトランジスタＴ
７は、コレクタが電源に接続されてエミッタが接地され
ると共に、このエミッタからクランプ出力を得ている。
そして、ｐｎｐトランジスタＴ６と並列にｐｎｐトラン
ジスタＴ６に対して相補的な特性を有するｎｐｎトラン
ジスタＴ８が接続される。即ち、ｎｐｎトランジスタＴ
８は、ベースにコンデンサＣ１が接続され、コレクタが
電源に接続されてエミッタが可変抵抗ＶＲ２を介して接
地されることにより、ｐｎｐトランジスタＴ６のベース
からコンデンサＣ１に流れる電流ＩB1をコンデンサＣ１
からｎｐｎトランジスタＴ８に流れる電流ＩB2で補償す
るように構成される。この電流ＩB2については、図１の
場合と同様にして、可変抵抗ＶＲ２の抵抗値を調整する
ことによって電流ＩB1と等しくなるようにしている。こ
れにより、ｐｎｐトランジスタＴ６からコンデンサＣ１
に流れ込む電流によるコンデンサＣ１の電荷量の増加分
がコンデンサＣ１からｎｐｎトランジスタＴ８に流れ出
す電流ＩB2により排出されるため、コンデンサＣ１の電
荷量が保持される。従って、出力用のトランジスタとし
てｐｎｐトランジスタＴ６を用いた場合でも、Ａ点の電
位の基準レベルの上昇を防止するためにコンデンサＣ１
の容量を十分に大きくする必要がなくなり、クランプレ
ベルの安定化と同時に高速での動作を可能にすることが
できる。
【００１４】以上の実施例においては、ｐｎｐトランジ
スタＴ４またはｎｐｎトランジスタＴ８を補償用として
ｎｐｎトランジスタＴ２またはｐｎｐトランジスタＴ６
に並列に接続する場合を例示したが、コンデンサＣ１に
接続されて別の回路動作をするトランジスタに補償動作
を行わせることも可能である。例えば、映像信号の入力
に対して、映像信号のブランキング期間に対応するクラ
ンプパルスを作成するための回路が設けられたクランプ
回路においては、出力トランジスタに対して相補的な特
性を有する補償トランジスタを出力側に接続し、この補
償トランジスタにより信号の電位変動を取り出すと同時
に出力トランジスタに流れる電流を補償するように構成
できる。
スタＴ４またはｎｐｎトランジスタＴ８を補償用として
ｎｐｎトランジスタＴ２またはｐｎｐトランジスタＴ６
に並列に接続する場合を例示したが、コンデンサＣ１に
接続されて別の回路動作をするトランジスタに補償動作
を行わせることも可能である。例えば、映像信号の入力
に対して、映像信号のブランキング期間に対応するクラ
ンプパルスを作成するための回路が設けられたクランプ
回路においては、出力トランジスタに対して相補的な特
性を有する補償トランジスタを出力側に接続し、この補
償トランジスタにより信号の電位変動を取り出すと同時
に出力トランジスタに流れる電流を補償するように構成
できる。
【００１５】図３は、映像信号のブランキング期間を検
知してクランプパルスを作成する回路が設けられたクラ
ンプ回路の構成を示す回路図である。この図において、
入力トランジスタ及び出力トランジスタ等は、図２と同
一であり、同一部分には同一符号が付してある。Ａ点の
電位変動をベースに受けるｎｐｎトランジスタＴ９は、
コレクタが電源に接続されてエミッタが抵抗Ｒ７を介し
て接地され、このエミッタにコンデンサＣ４の一端が接
続される。コンデンサＣ４の他端は、電源接地間に直列
に接続される抵抗Ｒ８、Ｒ９の間に接続され、さらにｎ
ｐｎトランジスタＴ１０のベースに接続される。このｎ
ｐｎトランジスタＴ１０は、コレクタが電源に接続され
てエミッタが抵抗Ｒ１０を介して接地され、さらにエミ
ッタからクランプパルスを出力するように構成される。
知してクランプパルスを作成する回路が設けられたクラ
ンプ回路の構成を示す回路図である。この図において、
入力トランジスタ及び出力トランジスタ等は、図２と同
一であり、同一部分には同一符号が付してある。Ａ点の
電位変動をベースに受けるｎｐｎトランジスタＴ９は、
コレクタが電源に接続されてエミッタが抵抗Ｒ７を介し
て接地され、このエミッタにコンデンサＣ４の一端が接
続される。コンデンサＣ４の他端は、電源接地間に直列
に接続される抵抗Ｒ８、Ｒ９の間に接続され、さらにｎ
ｐｎトランジスタＴ１０のベースに接続される。このｎ
ｐｎトランジスタＴ１０は、コレクタが電源に接続され
てエミッタが抵抗Ｒ１０を介して接地され、さらにエミ
ッタからクランプパルスを出力するように構成される。
【００１６】一般に映像信号は、基準レベルに対してプ
ラス側に映像成分が重畳され、マイナス側に同期成分が
重畳されるため、基準レベルより僅かに低いレベルに対
してレベルの大小を判定することで、同期成分を分離す
ることができる。そこで、抵抗Ｒ８、Ｒ９の抵抗値の設
定によって信号の判定レベルを映像信号の基準レベルよ
り僅かに低い値とすることで、映像信号のブランキング
期間に対応するクランプパルスがｎｐｎトランジスタＴ
１０エミッタから出力される。そして、このクランプパ
ルスは、回路の遅延時間分を補うための抵抗Ｒ１１及び
コンデンサＣ５を介してスイッチ用のｎｐｎトランジス
タＴ４のゲートに供給される。ここで、ｎｐｎトランジ
スタＴ４のベースエミッタ間に接続される抵抗Ｒ１２
は、ベース側をバイアスするためのものである。
ラス側に映像成分が重畳され、マイナス側に同期成分が
重畳されるため、基準レベルより僅かに低いレベルに対
してレベルの大小を判定することで、同期成分を分離す
ることができる。そこで、抵抗Ｒ８、Ｒ９の抵抗値の設
定によって信号の判定レベルを映像信号の基準レベルよ
り僅かに低い値とすることで、映像信号のブランキング
期間に対応するクランプパルスがｎｐｎトランジスタＴ
１０エミッタから出力される。そして、このクランプパ
ルスは、回路の遅延時間分を補うための抵抗Ｒ１１及び
コンデンサＣ５を介してスイッチ用のｎｐｎトランジス
タＴ４のゲートに供給される。ここで、ｎｐｎトランジ
スタＴ４のベースエミッタ間に接続される抵抗Ｒ１２
は、ベース側をバイアスするためのものである。
【００１７】このようなクランプ回路においては、ｎｐ
ｎトランジスタＴ９により、コンデンサＣ１の出力側の
電位変動が取り出されるのと同時に、このｎｐｎトラン
ジスタＴ９が補償用のトランジスタとして働き、ｐｎｐ
トランジスタＴ６からコンデンサＣ１に流れ込む電流Ｉ
B1に対応してコンデンサＣ１からｎｐｎトランジスタＴ
９に電流ＩB2が流れ出す。従って、図２に示すクランプ
回路と同様にして、コンデンサＣ１の電荷量が保持さ
れ、クランプレベルの変動が防止される。
ｎトランジスタＴ９により、コンデンサＣ１の出力側の
電位変動が取り出されるのと同時に、このｎｐｎトラン
ジスタＴ９が補償用のトランジスタとして働き、ｐｎｐ
トランジスタＴ６からコンデンサＣ１に流れ込む電流Ｉ
B1に対応してコンデンサＣ１からｎｐｎトランジスタＴ
９に電流ＩB2が流れ出す。従って、図２に示すクランプ
回路と同様にして、コンデンサＣ１の電荷量が保持さ
れ、クランプレベルの変動が防止される。
【００１８】
【発明の効果】本発明によれば、クランプ用のコンデン
サの容量に影響されず、クランプレベルの変動が防止で
きるため、コンデンサ容量の設定範囲が広がって高速で
の動作にも対応することができる。従って、周期の短い
信号にも十分に追従することができ、映像信号の処理に
も問題なく適用できる。
サの容量に影響されず、クランプレベルの変動が防止で
きるため、コンデンサ容量の設定範囲が広がって高速で
の動作にも対応することができる。従って、周期の短い
信号にも十分に追従することができ、映像信号の処理に
も問題なく適用できる。
【００１９】また、バイポーラトランジスタを用いて構
成したことにより、素子の温度特性を容易に相殺するこ
とができ、回路構成の簡略化と共に、回路全体の温度特
性をフラットに近いものにできる。
成したことにより、素子の温度特性を容易に相殺するこ
とができ、回路構成の簡略化と共に、回路全体の温度特
性をフラットに近いものにできる。
【図１】本発明のクランプ回路の一実施例を示す回路図
である。
である。
【図２】本発明のクランプ回路の他の実施例を示す回路
図である。
図である。
【図３】本発明のクランプ回路の応用を示す回路図であ
る。
る。
【図４】従来のクランプ回路を示す回路図である。
Ｔ１〜Ｔ１０ トランジスタ Ｃ１〜Ｃ４ コンデンサ Ｒ１〜Ｒ１２ 抵抗 ＶＲ、ＶＲ１、ＶＲ２ 可変抵抗
Claims (3)
- 【請求項１】 連続的に変動するアナログ信号をベース
に受けてエミッタから上記アナログ信号のレベルに応じ
た電位を発生する入力トランジスタと、この入力トラン
ジスタのエミッタに一方の側が接続され、上記アナログ
信号レベルに対応する電荷量を蓄積するコンデンサと、
このコンデンサの他方の側にベースが接続されてエミッ
タから第１の出力を得る第１の出力トランジスタと、こ
の第１の出力トランジスタに対して相補的特性を有し、
上記第１の出力トランジスタの第１の出力をベースに受
けてエミッタから第２の出力を得る第２の出力トランジ
スタと、エミッタに与えられる所定の固定電位をベース
に与えられるタイミングパルスに従って上記コンデンサ
の他方の側に印加するスイッチングトランジスタと、上
記第１の出力トランジスタに対して相補的特性を有し、
上記第１の出力トランジスタに並列に接続されて上記コ
ンデンサの他方の側に電荷を供給する補償トランジスタ
と、を備え、上記コンデンサと上記第１の出力トランジ
スタとの間に流れる電流を上記コンデンサと上記補償ト
ランジスタとの間に流れる電流で補償することを特徴と
するクランプ回路。 - 【請求項２】 ｎｐｎ型を成す上記第１の出力トランジ
スタに対して、ｐｎｐ型を成す上記第２の出力トランジ
スタ及び補償トランジスタを接続することを特徴とする
請求項１記載のクランプ回路。 - 【請求項３】 ｐｎｐ型を成す上記第１の出力トランジ
スタに対して、ｎｐｎ型を成す上記第２の出力トランジ
スタ及び補償トランジスタを接続することを特徴とする
請求項１記載のクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229103A JP2584368B2 (ja) | 1991-09-09 | 1991-09-09 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229103A JP2584368B2 (ja) | 1991-09-09 | 1991-09-09 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191186A JPH05191186A (ja) | 1993-07-30 |
| JP2584368B2 true JP2584368B2 (ja) | 1997-02-26 |
Family
ID=16886790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229103A Expired - Lifetime JP2584368B2 (ja) | 1991-09-09 | 1991-09-09 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2584368B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432761B2 (en) | 2004-07-23 | 2008-10-07 | Rohm Co., Ltd. | Amplifier circuit, semiconductor device and electronic apparatus |
| JP4826966B2 (ja) * | 2008-07-28 | 2011-11-30 | Ｎｅｃエンジニアリング株式会社 | ビデオ信号クランプ回路 |
-
1991
- 1991-09-09 JP JP3229103A patent/JP2584368B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05191186A (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272328A (en) | Photo-electric converter having variable accumulation time and a compensating circuit | |
| JP2584368B2 (ja) | クランプ回路 | |
| US4035840A (en) | Television display apparatus having a video amplifier | |
| JPS5990473A (ja) | ビデオ信号処理装置における自動バイアス制御装置 | |
| CA1078504A (en) | Video amplifier including an a-c coupled voltage follower output stage | |
| JPH056444A (ja) | 絶対値検出用信号処理回路装置 | |
| US5410222A (en) | Sample pulse generator for automatic kinescope bias system | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| JPS588794B2 (ja) | 垂直発振回路 | |
| US4393406A (en) | Circuit for modifying the gradation of pictures produced by video signals | |
| KR910006459B1 (ko) | 신호 표본화 장치 | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| US4849830A (en) | Picture stabilizing circuit for generating a forced synchronizing signal | |
| JPH03283811A (ja) | レベル変換回路 | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JP2931713B2 (ja) | クランプ回路 | |
| JP2808194B2 (ja) | Ｒｃ誤差検出回路および時定数自動調整回路 | |
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| EP0217443B1 (en) | Picture signal processing circuit | |
| JP3106665B2 (ja) | 陰極線管のカソード電流検出装置 | |
| JP3843481B2 (ja) | サンプルホールド回路 | |
| JPH0339980Y2 (ja) | ||
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP2761806B2 (ja) | 信号処理装置 |