JPH0514087A - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JPH0514087A JPH0514087A JP3165621A JP16562191A JPH0514087A JP H0514087 A JPH0514087 A JP H0514087A JP 3165621 A JP3165621 A JP 3165621A JP 16562191 A JP16562191 A JP 16562191A JP H0514087 A JPH0514087 A JP H0514087A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- clamp
- circuit
- base
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】この発明は、雑音によって各水平同期信号の先
端レベルに変動が生じても、輝度レベルへの悪影響を低
減させることができるクランプ回路を提供することを目
的とする。 【構成】入力映像信号をトランジスタＱ２９によるダイ
オードクランプ動作でクランプするクランプ回路におい
て、一方のベースが入力端となり他方のベースがクラン
プ電圧を決定する基準電位端となる一対のトランジスタ
Ｑ２１，Ｑ２２で構成される差動回路２３と、この差動
回路２３を入力映像信号のクランプ状態で能動状態とな
す駆動手段２８，２９と、差動回路２３による入力端と
基準電位端との誤差電圧検出結果に基づいて、基準電位
端の電位を該誤差電圧が生じる方向と同方向に移行させ
る制御手段２４，２６，２７，Ｑ３５〜Ｑ３７，Ｅ２
２，Ｉ２２，Ｉ２３とを備えている。
端レベルに変動が生じても、輝度レベルへの悪影響を低
減させることができるクランプ回路を提供することを目
的とする。 【構成】入力映像信号をトランジスタＱ２９によるダイ
オードクランプ動作でクランプするクランプ回路におい
て、一方のベースが入力端となり他方のベースがクラン
プ電圧を決定する基準電位端となる一対のトランジスタ
Ｑ２１，Ｑ２２で構成される差動回路２３と、この差動
回路２３を入力映像信号のクランプ状態で能動状態とな
す駆動手段２８，２９と、差動回路２３による入力端と
基準電位端との誤差電圧検出結果に基づいて、基準電位
端の電位を該誤差電圧が生じる方向と同方向に移行させ
る制御手段２４，２６，２７，Ｑ３５〜Ｑ３７，Ｅ２
２，Ｉ２２，Ｉ２３とを備えている。
Description
【０００１】
【産業上の利用分野】この発明は、各種電子回路に用い
られるクランプ回路の改良に関する。
られるクランプ回路の改良に関する。
【０００２】
【従来の技術】従来のクランプ回路は、図２に示すよう
に構成される。入力信号を発生する信号源１１は、内部
抵抗Ｒ１１，交流電源Ｖ１１及び直流電源Ｅ１１の直列
接続として等価的に表わされる。信号源１１の一端は接
地され、他端はコンデンサＣ１１を介して入力端子１２
に接続される。入力端子１２は、ＮＰＮ型トランジスタ
Ｑ１１のエミッタ及び同型のトランジスタＱ１２のベー
スに接続される。
に構成される。入力信号を発生する信号源１１は、内部
抵抗Ｒ１１，交流電源Ｖ１１及び直流電源Ｅ１１の直列
接続として等価的に表わされる。信号源１１の一端は接
地され、他端はコンデンサＣ１１を介して入力端子１２
に接続される。入力端子１２は、ＮＰＮ型トランジスタ
Ｑ１１のエミッタ及び同型のトランジスタＱ１２のベー
スに接続される。
【０００３】トランジスタＱ１１のベースは、直流電源
Ｅ１２を図示極性に介して接地される。トランジスタＱ
１１，Ｑ１２の各コレクタは、共に電源端子１３に接続
される。トランジスタＱ１２のエミッタは、出力端子１
４に接続されるとともに、電流源Ｉ１１を介して接地さ
れる。
Ｅ１２を図示極性に介して接地される。トランジスタＱ
１１，Ｑ１２の各コレクタは、共に電源端子１３に接続
される。トランジスタＱ１２のエミッタは、出力端子１
４に接続されるとともに、電流源Ｉ１１を介して接地さ
れる。
【０００４】図２に示す回路は、一般的なダイオードク
ランプ回路であり、交流電源Ｖ１１及び直流電源Ｅ１１
で構成される入力信号は、内部抵抗Ｒ１１を介してコン
デンサＣ１１に入力される。トランジスタＱ１１は、入
力信号の最下位レベル時に急激に能動状態となり、入力
信号の最下位レベルを一定にするもので、基本的なクラ
ンプ動作は以上の説明で完了する。
ランプ回路であり、交流電源Ｖ１１及び直流電源Ｅ１１
で構成される入力信号は、内部抵抗Ｒ１１を介してコン
デンサＣ１１に入力される。トランジスタＱ１１は、入
力信号の最下位レベル時に急激に能動状態となり、入力
信号の最下位レベルを一定にするもので、基本的なクラ
ンプ動作は以上の説明で完了する。
【０００５】ところで、入力信号が映像信号である場
合、信号の最下位レベルは同期信号先端レベルとなる。
仮に、弱電界等で雑音レベルが大きくなると、同期信号
の先端レベルは必ずしも一定ではなくなり、各水平同期
毎に雑音による電圧誤差が生じる。このような信号が入
力されると、同期信号の最下位レベルが一定になる分、
輝度レベルの上昇あるいは下降を伴ない、それが画面上
に筋状の雑音として表われるという問題が生じる。
合、信号の最下位レベルは同期信号先端レベルとなる。
仮に、弱電界等で雑音レベルが大きくなると、同期信号
の先端レベルは必ずしも一定ではなくなり、各水平同期
毎に雑音による電圧誤差が生じる。このような信号が入
力されると、同期信号の最下位レベルが一定になる分、
輝度レベルの上昇あるいは下降を伴ない、それが画面上
に筋状の雑音として表われるという問題が生じる。
【０００６】
【発明が解決しようとする課題】以上のように、従来の
クランプ回路では、雑音により各水平同期信号の先端レ
ベルが一定でない映像信号が入力された場合、輝度レベ
ルに悪影響を与えるという問題を有している。
クランプ回路では、雑音により各水平同期信号の先端レ
ベルが一定でない映像信号が入力された場合、輝度レベ
ルに悪影響を与えるという問題を有している。
【０００７】そこで、この発明は上記事情を考慮してな
されたもので、雑音によって各水平同期信号の先端レベ
ルに変動が生じても、輝度レベルへの悪影響を低減させ
得る極めて良好なクランプ回路を提供することを目的と
する。
されたもので、雑音によって各水平同期信号の先端レベ
ルに変動が生じても、輝度レベルへの悪影響を低減させ
得る極めて良好なクランプ回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】この発明に係るクランプ
回路は、入力映像信号をトランジスタによるダイオード
クランプ動作でクランプするものを対象としている。そ
して、一方のベースが入力端となり他方のベースがクラ
ンプ電圧を決定する基準電位端となる一対のトランジス
タで構成される差動回路と、この差動回路を入力映像信
号のクランプ状態で能動状態となす駆動手段と、差動回
路による入力端と基準電位端との誤差電圧検出結果に基
づいて、基準電位端の電位を該誤差電圧が生じる方向と
同方向に移行させる制御手段とを備えるようにしたもの
である。
回路は、入力映像信号をトランジスタによるダイオード
クランプ動作でクランプするものを対象としている。そ
して、一方のベースが入力端となり他方のベースがクラ
ンプ電圧を決定する基準電位端となる一対のトランジス
タで構成される差動回路と、この差動回路を入力映像信
号のクランプ状態で能動状態となす駆動手段と、差動回
路による入力端と基準電位端との誤差電圧検出結果に基
づいて、基準電位端の電位を該誤差電圧が生じる方向と
同方向に移行させる制御手段とを備えるようにしたもの
である。
【０００９】
【作用】上記のような構成によれば、雑音等によって入
力映像信号の各水平同期信号の先端レベルに生じる誤差
電圧を差動回路によって検出し、クランプ電圧の基準と
なる差動回路のトランジスタのベース電位を、誤差電圧
を生じる方向と同方向に移行させることができるので、
雑音によって各水平同期信号の先端レベルに変動が生じ
ても、映像信号の輝度レベルへの悪影響を低減させるこ
とができる。
力映像信号の各水平同期信号の先端レベルに生じる誤差
電圧を差動回路によって検出し、クランプ電圧の基準と
なる差動回路のトランジスタのベース電位を、誤差電圧
を生じる方向と同方向に移行させることができるので、
雑音によって各水平同期信号の先端レベルに変動が生じ
ても、映像信号の輝度レベルへの悪影響を低減させるこ
とができる。
【００１０】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、映像信号を発生
する信号源２１は、内部抵抗Ｒ２１，交流電源Ｖ２１及
び直流電源Ｅ２１の直列接続として等価的に表わされ
る。信号源２１の一端は接地され、他端はコンデンサＣ
２１を介して入力端子２２に接続される。入力端子２２
は、ＮＰＮ型トランジスタＱ２１のベースに接続され
る。トランジスタＱ２１は、同型のトランジスタＱ２２
とエミッタ共通接続されて、差動増幅回路２３を構成し
ている。
照して詳細に説明する。図１において、映像信号を発生
する信号源２１は、内部抵抗Ｒ２１，交流電源Ｖ２１及
び直流電源Ｅ２１の直列接続として等価的に表わされ
る。信号源２１の一端は接地され、他端はコンデンサＣ
２１を介して入力端子２２に接続される。入力端子２２
は、ＮＰＮ型トランジスタＱ２１のベースに接続され
る。トランジスタＱ２１は、同型のトランジスタＱ２２
とエミッタ共通接続されて、差動増幅回路２３を構成し
ている。
【００１１】トランジスタＱ２１のコレクタは、ＰＮＰ
型トランジスタＱ２３のコレクタに接続される。トラン
ジスタＱ２３は、そのベース・コレクタが共通接続さ
れ、同型のトランジスタＱ２４とベース共通接続され
て、カレントミラー回路２４を構成している。トランジ
スタＱ２３，Ｑ２４の各エミッタは、電源端子２５に接
続される。
型トランジスタＱ２３のコレクタに接続される。トラン
ジスタＱ２３は、そのベース・コレクタが共通接続さ
れ、同型のトランジスタＱ２４とベース共通接続され
て、カレントミラー回路２４を構成している。トランジ
スタＱ２３，Ｑ２４の各エミッタは、電源端子２５に接
続される。
【００１２】トランジスタＱ２２のコレクタは、ＰＮＰ
型トランジスタＱ２５のコレクタに接続される。トラン
ジスタＱ２５は、そのベース・コレクタが共通接続さ
れ、同型のトランジスタＱ２６とベース共通接続され
て、カレントミラー回路２６を構成している。トランジ
スタＱ２５，Ｑ２６の各エミッタは、電源端子２５に接
続される。
型トランジスタＱ２５のコレクタに接続される。トラン
ジスタＱ２５は、そのベース・コレクタが共通接続さ
れ、同型のトランジスタＱ２６とベース共通接続され
て、カレントミラー回路２６を構成している。トランジ
スタＱ２５，Ｑ２６の各エミッタは、電源端子２５に接
続される。
【００１３】カレントミラー回路２４，２６の出力端と
なるトランジスタＱ２４，Ｑ２６の各コレクタは、それ
ぞれＮＰＮ型トランジスタＱ２７，Ｑ２８のコレクタに
接続される。トランジスタＱ２７，Ｑ２８は、トランジ
スタＱ２８のベース・コレクタが共通接続され、それぞ
れのエミッタが接地されて、カレントミラー回路２７を
構成している。
なるトランジスタＱ２４，Ｑ２６の各コレクタは、それ
ぞれＮＰＮ型トランジスタＱ２７，Ｑ２８のコレクタに
接続される。トランジスタＱ２７，Ｑ２８は、トランジ
スタＱ２８のベース・コレクタが共通接続され、それぞ
れのエミッタが接地されて、カレントミラー回路２７を
構成している。
【００１４】カレントミラー回路２７の出力端となるト
ランジスタＱ２７のコレクタは、ＮＰＮ型トランジスタ
Ｑ２９のベースに接続される。トランジスタＱ２９のエ
ミッタは、入力端子２２に接続され、コレクタは、ＰＮ
Ｐ型トランジスタＱ３０のコレクタに接続される。トラ
ンジスタＱ３０は、そのベース・コレクタが共通接続さ
れ、同型のトランジスタＱ３１とベース共通接続され
て、カレントミラー回路２８を構成している。トランジ
スタＱ３０，Ｑ３１の各エミッタは、電源端子２５に接
続される。
ランジスタＱ２７のコレクタは、ＮＰＮ型トランジスタ
Ｑ２９のベースに接続される。トランジスタＱ２９のエ
ミッタは、入力端子２２に接続され、コレクタは、ＰＮ
Ｐ型トランジスタＱ３０のコレクタに接続される。トラ
ンジスタＱ３０は、そのベース・コレクタが共通接続さ
れ、同型のトランジスタＱ３１とベース共通接続され
て、カレントミラー回路２８を構成している。トランジ
スタＱ３０，Ｑ３１の各エミッタは、電源端子２５に接
続される。
【００１５】カレントミラー回路２８の出力端となるト
ランジスタＱ３１のコレクタは、ＮＰＮ型トランジスタ
Ｑ３２のコレクタに接続される。トランジスタＱ３２
は、そのベース・コレクタが共通接続され、同型のトラ
ンジスタＱ３３とベース共通接続されて、カレントミラ
ー回路２９を構成している。トランジスタＱ３２，Ｑ３
３の各エミッタは接地される。カレントミラー回路２９
の出力端となるトランジスタＱ３３のコレクタは、トラ
ンジスタＱ２１，Ｑ２２のエミッタ共通接続点に接続さ
れる。
ランジスタＱ３１のコレクタは、ＮＰＮ型トランジスタ
Ｑ３２のコレクタに接続される。トランジスタＱ３２
は、そのベース・コレクタが共通接続され、同型のトラ
ンジスタＱ３３とベース共通接続されて、カレントミラ
ー回路２９を構成している。トランジスタＱ３２，Ｑ３
３の各エミッタは接地される。カレントミラー回路２９
の出力端となるトランジスタＱ３３のコレクタは、トラ
ンジスタＱ２１，Ｑ２２のエミッタ共通接続点に接続さ
れる。
【００１６】入力端子２２は、ＮＰＮ型トランジスタＱ
３４のベースに接続される。トランジスタＱ３４は、そ
のコレクタが電源端子２５に接続され、そのエミッタが
出力端子３０に接続されるとともに、電流源Ｉ２１を介
して接地される。
３４のベースに接続される。トランジスタＱ３４は、そ
のコレクタが電源端子２５に接続され、そのエミッタが
出力端子３０に接続されるとともに、電流源Ｉ２１を介
して接地される。
【００１７】カレントミラー回路２７の出力端となるト
ランジスタＱ２７のコレクタは、ＮＰＮ型トランジスタ
Ｑ３５のエミッタに接続されるとともに、電流源Ｉ２２
を介して接地される。トランジスタＱ３５は、そのコレ
クタが電源端子２５に接続され、そのベースが同型のト
ランジスタＱ３６のベースに接続されるとともに、直流
電源Ｅ２２を図示極性に介して接地される。トランジス
タＱ３６は、そのコレクタが電源端子２５に接続され、
そのエミッタが同型のトランジスタＱ３７のベースに接
続されるとともに、電流源Ｉ２３を介して接地される。
トランジスタＱ３７は、そのコレクタが電源端子２５に
接続され、そのエミッタが差動増幅回路２３を構成する
トランジスタＱ２２のベースに接続される。
ランジスタＱ２７のコレクタは、ＮＰＮ型トランジスタ
Ｑ３５のエミッタに接続されるとともに、電流源Ｉ２２
を介して接地される。トランジスタＱ３５は、そのコレ
クタが電源端子２５に接続され、そのベースが同型のト
ランジスタＱ３６のベースに接続されるとともに、直流
電源Ｅ２２を図示極性に介して接地される。トランジス
タＱ３６は、そのコレクタが電源端子２５に接続され、
そのエミッタが同型のトランジスタＱ３７のベースに接
続されるとともに、電流源Ｉ２３を介して接地される。
トランジスタＱ３７は、そのコレクタが電源端子２５に
接続され、そのエミッタが差動増幅回路２３を構成する
トランジスタＱ２２のベースに接続される。
【００１８】上記のような構成において、差動増幅回路
２３は、トランジスタＱ２１のベースに入力される映像
信号とトランジスタＱ２２のベースに印加される基準電
位との誤差電圧を電流変換して出力する。この差動増幅
回路２３の出力電流は、カレントミラー回路２４，２６
で折り返された後、カレントミラー回路２７を介してト
ランジスタＱ３５を流れる電流を制御することにより、
トランジスタＱ３５のベース・エミッタ間電圧を制御す
る。
２３は、トランジスタＱ２１のベースに入力される映像
信号とトランジスタＱ２２のベースに印加される基準電
位との誤差電圧を電流変換して出力する。この差動増幅
回路２３の出力電流は、カレントミラー回路２４，２６
で折り返された後、カレントミラー回路２７を介してト
ランジスタＱ３５を流れる電流を制御することにより、
トランジスタＱ３５のベース・エミッタ間電圧を制御す
る。
【００１９】入力映像信号のクランプ動作は、トランジ
スタＱ２９によるダイオードクランプ動作で行なわれ
る。このトランジスタＱ２９のコレクタ電流は、クラン
プ時にのみ増大し、カレントミラー回路２８，２９で折
り返されて、トランジスタＱ２１，Ｑ２２のエミッタ共
通接続点に供給されることにより、差動増幅回路２３が
能動状態に制御される。
スタＱ２９によるダイオードクランプ動作で行なわれ
る。このトランジスタＱ２９のコレクタ電流は、クラン
プ時にのみ増大し、カレントミラー回路２８，２９で折
り返されて、トランジスタＱ２１，Ｑ２２のエミッタ共
通接続点に供給されることにより、差動増幅回路２３が
能動状態に制御される。
【００２０】このため、各水平同期期間における同期信
号の先端レベルは、クランプ動作により一定となり、さ
らに、雑音等によって各同期信号先端レベルに生じる誤
差電圧を差動増幅回路２３によって検出し、トランジス
タＱ３５のベース・エミッタ間電圧を制御して、クラン
プ電圧の基準となるトランジスタＱ２２のベース電位
を、誤差電圧を生じる方向と同方向に移行させることが
できるので、映像信号の輝度レベルへの悪影響を低減さ
せることができるようになる。なお、この発明は上記実
施例に限定されるものではなく、この外その要旨を逸脱
しない範囲で種々変形して実施することができる。
号の先端レベルは、クランプ動作により一定となり、さ
らに、雑音等によって各同期信号先端レベルに生じる誤
差電圧を差動増幅回路２３によって検出し、トランジス
タＱ３５のベース・エミッタ間電圧を制御して、クラン
プ電圧の基準となるトランジスタＱ２２のベース電位
を、誤差電圧を生じる方向と同方向に移行させることが
できるので、映像信号の輝度レベルへの悪影響を低減さ
せることができるようになる。なお、この発明は上記実
施例に限定されるものではなく、この外その要旨を逸脱
しない範囲で種々変形して実施することができる。
【００２１】
【発明の効果】以上詳述したようにこの発明によれば、
雑音によって各水平同期信号の先端レベルに変動が生じ
ても、輝度レベルへの悪影響を低減させ得る極めて良好
なクランプ回路を提供することができる。
雑音によって各水平同期信号の先端レベルに変動が生じ
ても、輝度レベルへの悪影響を低減させ得る極めて良好
なクランプ回路を提供することができる。
【図１】この発明に係るクランプ回路の一実施例を示す
回路構成図。
回路構成図。
【図２】従来のクランプ回路を示す回路構成図。
１１…信号源、１２…入力端子、１３…電源端子、１４
…出力端子、２１…信号源、２２…入力端子、２３…差
動増幅回路、２４…カレントミラー回路、２５…電源端
子、２６〜２９…カレントミラー回路、３０…出力端
子。
…出力端子、２１…信号源、２２…入力端子、２３…差
動増幅回路、２４…カレントミラー回路、２５…電源端
子、２６〜２９…カレントミラー回路、３０…出力端
子。
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力映像信号をトランジスタによるダイ
オードクランプ動作でクランプするクランプ回路におい
て、一方のベースが入力端となり他方のベースがクラン
プ電圧を決定する基準電位端となる一対のトランジスタ
で構成される差動回路と、この差動回路を前記入力映像
信号のクランプ状態で能動状態となす駆動手段と、前記
差動回路による入力端と基準電位端との誤差電圧検出結
果に基づいて、前記基準電位端の電位を該誤差電圧が生
じる方向と同方向に移行させる制御手段とを具備してな
ることを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165621A JPH0514087A (ja) | 1991-07-05 | 1991-07-05 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165621A JPH0514087A (ja) | 1991-07-05 | 1991-07-05 | クランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514087A true JPH0514087A (ja) | 1993-01-22 |
Family
ID=15815843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165621A Pending JPH0514087A (ja) | 1991-07-05 | 1991-07-05 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514087A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109474246A (zh) * | 2018-10-31 | 2019-03-15 | 西安微电子技术研究所 | 电压箝位保护结构及运算放大器输入级结构 |
-
1991
- 1991-07-05 JP JP3165621A patent/JPH0514087A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109474246A (zh) * | 2018-10-31 | 2019-03-15 | 西安微电子技术研究所 | 电压箝位保护结构及运算放大器输入级结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514087A (ja) | クランプ回路 | |
| JP3127878B2 (ja) | クランプ回路 | |
| JP2931701B2 (ja) | クランプ回路 | |
| JPH03283811A (ja) | レベル変換回路 | |
| JP2584368B2 (ja) | クランプ回路 | |
| US6114904A (en) | Fast amplifier output stage | |
| JP3283891B2 (ja) | クランプ回路 | |
| JP2553676B2 (ja) | クランプ回路 | |
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| JP3065459B2 (ja) | オフセット除去回路 | |
| JP2979643B2 (ja) | 垂直偏向回路 | |
| JP2000101869A (ja) | クランプ回路 | |
| JP2725388B2 (ja) | 映像信号平均レベル検出回路 | |
| JPH09116784A (ja) | 直流再生回路 | |
| JP3106665B2 (ja) | 陰極線管のカソード電流検出装置 | |
| US5670850A (en) | Video circuit and video signal processing and control techniques for controlling the "tilt" of a video display that may be implemented with LinBiCMOS technology | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH04258085A (ja) | クリップ回路 | |
| JPH0139014Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPH118781A (ja) | レベルシフト回路、及び、ビデオアンプ回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPH11305740A (ja) | 液晶駆動信号生成回路 | |
| JPH10294514A (ja) | レーザ駆動装置 |