JPH04297121A - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH04297121A JPH04297121A JP134491A JP134491A JPH04297121A JP H04297121 A JPH04297121 A JP H04297121A JP 134491 A JP134491 A JP 134491A JP 134491 A JP134491 A JP 134491A JP H04297121 A JPH04297121 A JP H04297121A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- terminal
- input
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、比較回路に関し、特に
、集積回路化した時に外付け端子を削減することができ
る回路構成を持った比較回路に関する。
、集積回路化した時に外付け端子を削減することができ
る回路構成を持った比較回路に関する。
【０００２】
【従来の技術】従来の比較回路の一例の回路図を図４に
示す。この比較回路は、図４に示すように、一方の入力
端に基準電圧発生源１が接続された比較器２から構成さ
れる。
示す。この比較回路は、図４に示すように、一方の入力
端に基準電圧発生源１が接続された比較器２から構成さ
れる。
【０００３】入力端子３に印加された入力信号は、比較
器２の他方の入力に伝えられ、基準電圧発生源１からの
基準電圧と比較される。そして、出力は、比較器２の出
力端から取り出される。
器２の他方の入力に伝えられ、基準電圧発生源１からの
基準電圧と比較される。そして、出力は、比較器２の出
力端から取り出される。
【０００４】通常、比較回路と呼ばれるのは、図４中、
比較器２で示した部分であって、その端子に着目してみ
ると、信号関係の端子として２つの入力端子と１つの出
力端子があり、又、電源関係の端子として電源端子４と
接地端子５（若しくは別の電源端子）の２つの端子があ
って、合計５つの外付け端子が必要である。
比較器２で示した部分であって、その端子に着目してみ
ると、信号関係の端子として２つの入力端子と１つの出
力端子があり、又、電源関係の端子として電源端子４と
接地端子５（若しくは別の電源端子）の２つの端子があ
って、合計５つの外付け端子が必要である。
【０００５】なお、比較するのに用いられる基準電圧が
、応用上固定電圧で良い場合には、比較回路として基準
電圧発生源までを含むものと考えれば、外付け端子の数
としては、１つの入力端子が不要となるので、合計４端
子で回路を構成できることになる。
、応用上固定電圧で良い場合には、比較回路として基準
電圧発生源までを含むものと考えれば、外付け端子の数
としては、１つの入力端子が不要となるので、合計４端
子で回路を構成できることになる。
【０００６】更に、比較に用いられる基準電圧が固定で
良い場合には、例えば、図５に示すように単一のバイポ
ーラトランジスタ（以後トランジスタと略す）で回路を
構成することも可能である。
良い場合には、例えば、図５に示すように単一のバイポ
ーラトランジスタ（以後トランジスタと略す）で回路を
構成することも可能である。
【０００７】図５に示す比較回路は、トランジスタのス
イッチング特性を利用したものであって、入力信号は入
力端子３に入力され、２つの抵抗Ｒ１ およびＲ２ で
抵抗分割され、エミッタ接地のＮＰＮトランジスタＱ１
のベースに印加される。この比較回路の出力はＮＰＮ
トランジスタＱ１ のコレクタから取り出される。
イッチング特性を利用したものであって、入力信号は入
力端子３に入力され、２つの抵抗Ｒ１ およびＲ２ で
抵抗分割され、エミッタ接地のＮＰＮトランジスタＱ１
のベースに印加される。この比較回路の出力はＮＰＮ
トランジスタＱ１ のコレクタから取り出される。
【０００８】この場合、入力信号は、抵抗Ｒ２ とＮＰ
ＮトランジスタＱ１ の入力インピーダンスの並列接続
による合成抵抗と抵抗Ｒ１とで分割され、分割点（ＮＰ
ＮトランジスタＱ１ のベース）の電位が、ＮＰＮトラ
ンジスタＱ１ の順方向ベース・エミッタ間電圧ＶＢＥ
を越えた時に出力が反転する。
ＮトランジスタＱ１ の入力インピーダンスの並列接続
による合成抵抗と抵抗Ｒ１とで分割され、分割点（ＮＰ
ＮトランジスタＱ１ のベース）の電位が、ＮＰＮトラ
ンジスタＱ１ の順方向ベース・エミッタ間電圧ＶＢＥ
を越えた時に出力が反転する。
【０００９】図５に示す比較回路は、外付け端子につい
て見れば、入力，出力および接地の３端子で構成するこ
とができる。このような比較回路は、構成が簡単で外付
け端子の数が少なくて済むため、厳密な基準電圧を必要
としない場合に多用されている。
て見れば、入力，出力および接地の３端子で構成するこ
とができる。このような比較回路は、構成が簡単で外付
け端子の数が少なくて済むため、厳密な基準電圧を必要
としない場合に多用されている。
【００１０】
【発明が解決しようとする課題】図４に示す回路構成の
比較回路では、正確な基準電圧が正確に得られる反面、
前述のように、外付け端子が４〜５個必要である。この
ため、この比較回路を用いて機器を組む場合、回路基板
面積が増加しまう。このことは、近来、機器の小型化が
進む状況においては、非常に大きな欠点である。
比較回路では、正確な基準電圧が正確に得られる反面、
前述のように、外付け端子が４〜５個必要である。この
ため、この比較回路を用いて機器を組む場合、回路基板
面積が増加しまう。このことは、近来、機器の小型化が
進む状況においては、非常に大きな欠点である。
【００１１】一方、図５に示す比較回路では、外付け端
子が３端子と少なくて済む反面、基準電圧がトランジス
タの特性に依存してしまう。
子が３端子と少なくて済む反面、基準電圧がトランジス
タの特性に依存してしまう。
【００１２】一般に、トランジスタの順方向電圧は温度
依存性（通常−２ｍＶ／℃程度）を持つ。又、トランジ
スタの入力インピーダンスは電流増幅率ｈＦＥに依存す
る。
依存性（通常−２ｍＶ／℃程度）を持つ。又、トランジ
スタの入力インピーダンスは電流増幅率ｈＦＥに依存す
る。
【００１３】従ってこの比較回路を集積回路化した場合
には、基準電圧が、トランジスタの電流増幅率の製造上
のばらつきに影響され、更に、抵抗値のばらつきにも影
響されて、変動するため、基準電圧を正確に決定するこ
とが困難である。
には、基準電圧が、トランジスタの電流増幅率の製造上
のばらつきに影響され、更に、抵抗値のばらつきにも影
響されて、変動するため、基準電圧を正確に決定するこ
とが困難である。
【００１４】本発明は、上述のような従来の比較回路の
欠点を除去し、図４に示した比較回路における基準電圧
の正確さを、図５に示した比較回路と同じ３端子で実現
できる比較回路を提供することを目的とする。
欠点を除去し、図４に示した比較回路における基準電圧
の正確さを、図５に示した比較回路と同じ３端子で実現
できる比較回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の比較回路は、入
力端子に印加された入力信号の電位の高さを変換するレ
ベルシフト回路と、基準電圧を発生する基準電圧発生源
と、同相入力端には前記レベルシヘフト回路の出力が入
力され逆相入力端には前記基準電位発生源からの基準電
圧が入力される差動増幅回路と、ベースがこの差動増幅
回路の出力端に接続されコレクタが出力端子に接続され
たエミッタ接地形式のバイポーラトランジスタとを有し
、前記差動増幅回路および前記基準電圧発生源への電流
供給が前記入力端子を介して行なわれることを特徴とす
る。
力端子に印加された入力信号の電位の高さを変換するレ
ベルシフト回路と、基準電圧を発生する基準電圧発生源
と、同相入力端には前記レベルシヘフト回路の出力が入
力され逆相入力端には前記基準電位発生源からの基準電
圧が入力される差動増幅回路と、ベースがこの差動増幅
回路の出力端に接続されコレクタが出力端子に接続され
たエミッタ接地形式のバイポーラトランジスタとを有し
、前記差動増幅回路および前記基準電圧発生源への電流
供給が前記入力端子を介して行なわれることを特徴とす
る。
【００１６】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本実施例を説明するため
の基本的な回路図あって、ブロックレベルで表わしたも
のである。
を参照して説明する。図１は、本実施例を説明するため
の基本的な回路図あって、ブロックレベルで表わしたも
のである。
【００１７】本実施例では、図１に示すように、レベル
シフト回路６の入力端が入力端子３に接続され、出力端
が差動増幅回路７の同相入力端に接続されている。
シフト回路６の入力端が入力端子３に接続され、出力端
が差動増幅回路７の同相入力端に接続されている。
【００１８】差動増幅回路７の逆相入力端には、基準電
圧発生源１からの基準電圧が入力されている。又、この
差動増幅回路７の出力端は、エミッタ接地形式のＮＰＮ
トランジスタＱ１ のベースに接続されている。ＮＰＮ
トランジスタＱ１ のコレクタは出力端子８に接続され
ている。
圧発生源１からの基準電圧が入力されている。又、この
差動増幅回路７の出力端は、エミッタ接地形式のＮＰＮ
トランジスタＱ１ のベースに接続されている。ＮＰＮ
トランジスタＱ１ のコレクタは出力端子８に接続され
ている。
【００１９】そして、差動増幅回路７と基準電圧発生源
１の電流供給端子が入力端子３に接続された構成となっ
ている。
１の電流供給端子が入力端子３に接続された構成となっ
ている。
【００２０】ここで、レベルシフト回路６を分圧回路と
してその分圧比をｋとし、基準電圧発生源１の出力電圧
（基準電圧）をＶｒｅｆ 、入力信号電圧をＶｉｎとす
れば、本実施例の動作においては、 ｋ・Ｖｉｎ＞Ｖｒｅｆ
（１）の時には、出力のＮＰＮ
トランジスタＱ１ が導通し、出力端子８は低電位の状
態を取る。
してその分圧比をｋとし、基準電圧発生源１の出力電圧
（基準電圧）をＶｒｅｆ 、入力信号電圧をＶｉｎとす
れば、本実施例の動作においては、 ｋ・Ｖｉｎ＞Ｖｒｅｆ
（１）の時には、出力のＮＰＮ
トランジスタＱ１ が導通し、出力端子８は低電位の状
態を取る。
【００２１】一方、これとは逆に、
ｋ・Ｖｉｎ＜Ｖｒｅｆ
（２）の時には、出力のＮＰＮ
トランジスタＱ１ が非導通となって、出力端子８は開
放状態となる。そして、一般的に、出力端子は抵抗を介
して外部電源に接続されるので、この場合には、出力端
子８の電位は外部電源電圧にほぼ等しく、高電位となる
。
（２）の時には、出力のＮＰＮ
トランジスタＱ１ が非導通となって、出力端子８は開
放状態となる。そして、一般的に、出力端子は抵抗を介
して外部電源に接続されるので、この場合には、出力端
子８の電位は外部電源電圧にほぼ等しく、高電位となる
。
【００２２】本実施例では、上述のような回路構成を取
ることにより、外部から見た外付け端子が、入力，出力
および接地の３端子の、反転タイプの比較回路を実現し
ている。
ることにより、外部から見た外付け端子が、入力，出力
および接地の３端子の、反転タイプの比較回路を実現し
ている。
【００２３】以下に、図２に示す具体的な回路図を用い
て、本実施例の動作を説明する。図２は、図１の基本回
路図を、回路素子レベルに展開して表わした具体的な回
路図である。
て、本実施例の動作を説明する。図２は、図１の基本回
路図を、回路素子レベルに展開して表わした具体的な回
路図である。
【００２４】本実施例においては、図２に示すように、
レベルシフト回路６は、抵抗Ｒ４ およびＲ５ からな
る抵抗分割回路である。
レベルシフト回路６は、抵抗Ｒ４ およびＲ５ からな
る抵抗分割回路である。
【００２５】差動増幅回路７は、ＰＮＰトランジスタＱ
２ およびＱ３ からなる差動対と、ＮＰＮトランジス
タＱ４ およびＱ５ からなる能動負荷から構成されて
いる。
２ およびＱ３ からなる差動対と、ＮＰＮトランジス
タＱ４ およびＱ５ からなる能動負荷から構成されて
いる。
【００２６】基準電圧は、基準電圧発生源１を構成する
ツェナーダイオードＺＤ により発生される。
ツェナーダイオードＺＤ により発生される。
【００２７】そして、本実施例では、差動増幅回路７お
よび基準電圧発生源１への電流供給は、入力端子３から
、それぞれ抵抗Ｒ６ およびＲ３ を介して行なわれる
。
よび基準電圧発生源１への電流供給は、入力端子３から
、それぞれ抵抗Ｒ６ およびＲ３ を介して行なわれる
。
【００２８】ここで、前述の図１の説明で用いた分圧比
ｋおよび基準電圧Ｖｒｅｆ は、ツェナーダイオードＶ
Ｄ のツェナー電圧をＶＺＤとすると、それぞれ次式で
与えられる。 ｋ＝Ｒ５ ／（Ｒ５ ＋Ｒ４ ）
（３）Ｖｒｅｆ ＝ＶＺＤ
（４
）なお、図２においては、基準電圧発生源１としてツェ
ナーダイオードＺＤ を用いているため、基準電圧が温
度依存性を持つ。
ｋおよび基準電圧Ｖｒｅｆ は、ツェナーダイオードＶ
Ｄ のツェナー電圧をＶＺＤとすると、それぞれ次式で
与えられる。 ｋ＝Ｒ５ ／（Ｒ５ ＋Ｒ４ ）
（３）Ｖｒｅｆ ＝ＶＺＤ
（４
）なお、図２においては、基準電圧発生源１としてツェ
ナーダイオードＺＤ を用いているため、基準電圧が温
度依存性を持つ。
【００２９】この基準電圧の温度依存性を打ち消す手段
として、ツェナーダイオードと通常のダイオードを組み
合せて用いる方法がある。更に、上記の温度依存性を打
ち消すための他の方法として、バンドギャップ電源を用
いることもできる。バンドギャップ電源の一例の回路図
を図３（ａ）に示す。バンドギャップ電源には、一般的
に、ツェナー電圧（約６Ｖ）よりも低い基準電圧を得る
ことができるという利点がある。
として、ツェナーダイオードと通常のダイオードを組み
合せて用いる方法がある。更に、上記の温度依存性を打
ち消すための他の方法として、バンドギャップ電源を用
いることもできる。バンドギャップ電源の一例の回路図
を図３（ａ）に示す。バンドギャップ電源には、一般的
に、ツェナー電圧（約６Ｖ）よりも低い基準電圧を得る
ことができるという利点がある。
【００３０】又、図２から明らかなように、レベルシフ
ト回路６は、（１）および（２）式で示した基準電圧を
決定するという目的の他に、差動増幅回路７を構成する
ＰＮＰトランジスタＱ２ のベース・エミッタ間を順方
向にバイアスするという働きも持つ。
ト回路６は、（１）および（２）式で示した基準電圧を
決定するという目的の他に、差動増幅回路７を構成する
ＰＮＰトランジスタＱ２ のベース・エミッタ間を順方
向にバイアスするという働きも持つ。
【００３１】このため、レベルシフト回路６の別の例と
して、図３（ｂ）に示すような、２つのダイオードＤ１
およびＤ２ を用いたダイオードレベルシフト回路を
用いることもできる。
して、図３（ｂ）に示すような、２つのダイオードＤ１
およびＤ２ を用いたダイオードレベルシフト回路を
用いることもできる。
【００３２】
【発明の効果】以上説明したように、本発明は、比較回
路に用いる差動増幅回路および基準電圧源への電流供給
を入力端子から行なうことにより、外付け端子が３端子
と少い端子数で、良好な基準電圧を持つ比較回路を提供
できるという効果を有する。
路に用いる差動増幅回路および基準電圧源への電流供給
を入力端子から行なうことにより、外付け端子が３端子
と少い端子数で、良好な基準電圧を持つ比較回路を提供
できるという効果を有する。
【図１】本発明の一実施例を説明するための基本回路図
である。
である。
【図２】本発明の一実施例の具体的回路図である。
【図３】本発明の一実施例における基準電圧発生源およ
びレベルシフト回路の他の例の回路図である。
びレベルシフト回路の他の例の回路図である。
【図４】従来の比較回路の一例の回路図である。
【図５】従来の比較回路の他の例の回路図である。
１ 基準電圧発生源
２ 比較器
３ 入力端子
４ 電源端子
５ 接地端子
６ レベルシフト回路
７ 差動増幅回路
８ 出力端子
Claims (1)
- 【請求項１】 入力端子に印加された入力信号の電位
の高さを変換するレベルシフト回路と、基準電圧を発生
する基準電圧発生源と、同相入力端には前記レベルシヘ
フト回路の出力が入力され逆相入力端には前記基準電位
発生源からの基準電圧が入力される差動増幅回路と、ベ
ースがこの差動増幅回路の出力端に接続されコレクタが
出力端子に接続されたエミッタ接地形式のバイポーラト
ランジスタとを有し、前記差動増幅回路および前記基準
電圧発生源への電流供給が前記入力端子を介して行なわ
れることを特徴とする比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP134491A JPH04297121A (ja) | 1991-01-10 | 1991-01-10 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP134491A JPH04297121A (ja) | 1991-01-10 | 1991-01-10 | 比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04297121A true JPH04297121A (ja) | 1992-10-21 |
Family
ID=11498881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP134491A Pending JPH04297121A (ja) | 1991-01-10 | 1991-01-10 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04297121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065229A (ja) * | 2007-09-04 | 2009-03-26 | New Japan Radio Co Ltd | 電圧検出回路 |
-
1991
- 1991-01-10 JP JP134491A patent/JPH04297121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009065229A (ja) * | 2007-09-04 | 2009-03-26 | New Japan Radio Co Ltd | 電圧検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219682B1 (en) | A current to voltage converter circuit | |
| JPH0544845B2 (ja) | ||
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0656394B2 (ja) | 信号選択回路 | |
| US4420786A (en) | Polarity guard circuit | |
| JPH0666600B2 (ja) | 電流検出回路 | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH04297121A (ja) | 比較回路 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| EP0367115A1 (en) | Integrated circuit device having signal discrimination circuit and method of testing the same | |
| JPS632487B2 (ja) | ||
| KR100284964B1 (ko) | 전류원 회로 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH024519Y2 (ja) | ||
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP3120580B2 (ja) | インピーダンス補償回路 | |
| JPH0677783A (ja) | ヒステリシスアンプ | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH11355066A (ja) | 誤差増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |