JPH073692Y2 - クランプ回路 - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、たとえばバイポーラ集積回路などから構成さ
れる回路素子へ与えられる入力電圧が予め定められるレ
ベルを下回つたときに、入力電圧値を前記予め定められ
るレベルにクランプするクランプ回路に関し、特に入力
電圧が高電位になつたときも利用することができるクラ
ンプ回路に関する。

従来の技術 従来から、たとえばバイポーラ集積回路などにおいて
は、その入力電圧値が基板電位（接地電位）より低くな
る（約−0.6Vの電圧であり、Vtと称する）と、そのバイ
ポーラ集積回路が形成される微細構造によつて、隣接し
て形成されているトランジスタなどの間で、寄生トラン
ジスタと称される架空のトランジスタが形成される、い
わゆる寄生効果を生じる場合がある。したがつて、この
寄生効果のためにバイポーラ集積回路内に不所望な電流
が流れ、回路出力が不安定になるなどの誤動作を生じる
可能性がある。そのため、入力電圧が前記寄生効果を生
じる可能性があるVt以下の電圧である場合には、いわゆ
るクランプ回路と称される手段によつて、前記Vt以下の
入力電圧をVt以上の予め定められるレベルにクランプす
る必要がある。

第３図は、クランプ回路１の電気的接続を示す概略図で
ある。バイポーラ集積回路などから成る回路素子２には
抵抗ROを介してクランプ回路１の出力端子３が接続され
ており、また図示しない外部回路からの出力がクランプ
回路１の入力端子４に接続されている。入力端子４への
入力電圧Vinは、後述するクランプ回路１の動作によつ
て、出力端子３から回路素子２へ入力されるレベル電圧
Vcrが設定される。

回路素子２には、電源電圧Vccの配線ライン１と、接
地電位GNDの配線ラインl2とに接続され電力が供給され
ている。クランプ回路１は、基準電圧Vrと、半導体整流
素子としてトランジスタＱと、さらに抵抗Rinとを含ん
で構成している。基準電位Vrの負極は接地電位に保た
れ、正極はトランジスタＱのベースに接続されている。
トランジスタＱのコレクタは電源電圧Vccの配線ライン
１に接続され、エミツタは出力端子３に接続されてい
る。また出力端子３と入力端子４との間には抵抗Rinが
接続されている。

トランジスタＱのエミツタの電位、すなわち出力端子３
の電位がベースの電位よりもVbe低い電位以下である
と、このトランジスタＱは動作し、コレクタからエミツ
タへ電流が流れる。したがつて、入力端子４の入力電圧
Vinが、 Vin＞Vr−Vbe …（１） の関係にある場合は、トランジスタＱは動作せず、入力
端子３のレベル電圧Vcrはほぼ入力端子４へ入力される
入力電圧Vinに等しい。したがつて、入力電圧Vinはほぼ
入力電圧値を変えず回路素子２へ入力される。

また、入力電圧Vinが、 Vin≦Vr−Vbe …（２） の関係を満たす場合は、トランジスタＱが動作する。出
力端子３のレベル電圧Vcrは、基準電圧Vrからベース・
エミツタ間の電位差Vbeを差引いた電位Vr−Vbeに常に保
たれ、いわゆるクランプされ、出力端子３のレベル電圧
Vcrと入力端子４の入力電圧Viの電位差は抵抗Rinによる
電圧降下で補われる。したがつて、電位Vr−Vbeにクラ
ンプされたレベル電圧Vcrが回路素子２へ入力される。

クランプされる電位（以下、「クランプレベル」とい
う）Vr−Vbeが正である場合には、入力電圧Vinが正のと
き（０＜Vin≦Vr−Vbe）にクランプ回路１が動作するこ
とがあり得る。したがつて、クランプレベルが正である
ために抵抗R0への入力電流が増加する傾向が生じる。こ
の入力電流の増加が望ましくない場合には、回路素子２
内の寄生トランジスタ動作電圧がVt以下であることを考
慮し、 ０≧Vr−Vbe＞Vt …（３） の関係を満たさなければならない。トランジスタＱが動
作中におけるベース・エミツタ間の電位差Vbeが約0.6V
であることを考慮すれば、基準電圧Vrはたとえば0.3Vに
選ぶ必要がある。

第４図は、第１従来例のクランプ回路５の電気的接続を
示す電気回路図である。第３図と同一もしくは参照部分
には同一の参照符号を付して示す。クランプ回路５の基
準電圧発生手段６は第３図におけるクランプ回路１の基
準電圧Vrを具体化して示している。基準電圧発生手段６
は定電流源７、直列に接続されたダイオードD1,D2、ト
ランジスタQ1、さらに直列に接続された抵抗R1,R2を含
んで構成している。定電流源７の一方端は電源電圧Vcc
の配線ライン１に接続され、他方端は直列につながれ
たダイオードD1,D2のアノード側に接続されている。ダ
イオードD1,D2のカソード側は接地電位GNDの配線ライン
l2に接続されている。また定電流源７とダイオードD1の
アノード側はトランジスタQ1のベースと接続されてお
り、コレクタは電源電圧Vccの配線ライン１に接続さ
れている。トランジスタQ1のエミツタは直列に接続され
ている抵抗R1,R2の一方端に接続され、抵抗R1,R2の他方
端は接地電位GNDの配線ラインl2に接続されている。基
準電圧Vrはこの直列につながれている抵抗R1,R2におい
て抵抗R2の両端に掛かる電位差から導出されている。

前述のように基準電圧Vrが0.3Vに設定されるようにダイ
オードD1,D2および抵抗R1,R2が選ばれる。トランジスタ
Q1が動作時におけるベース・エミツタ間の電位差Vbeが
約0.6Vであることを考慮して、各ダイオードD1,D2の順
方向特性における電圧降下量がVbeと同一になるように
選ばれ、また抵抗R1,R2の抵抗値はR1:R2＝1:1の関係を
満たすように選ばれる。したがつて定電流源７からの電
流の供給によつて、トランジスタQ1のベース電位は2Vbe
となり、トランジスタQ1が動作する。トランジスタQ1が
動作すると、エミツタにおける電位はVbeとなる。基準
電圧Vrはエミツタ電位に対する抵抗R1,R2の分割比で定
まるので、Vbe/2となる。前述のように、トランジスタQ
1のベース・エミツタ間の電位差が約0.6Vに選ばれる
と、基準電圧Vrは0.3Vとなり、基準電圧Vrの条件を満た
す。なお前述のように、クランプレベルはVr−Vbeによ
り約−0.3Vである。

しかし入力電圧Vinが高電位になつた場合を考える。npn
トランジスタのエミツタ・ベース間の降伏電圧は通常6.
6V程度である。したがつて入力端子４にて入力される入
力電圧Vinが7V以上になると、トランジスタＱのエミツ
タ・ベース間において降伏電圧を越える逆方向電圧が印
加され、降伏現象、いわゆるブレイクダウンを起こして
しまう。さらに入力電圧Vinが14V以上になると、トラン
ジスタＱのほかにも基準電圧発生手段６内におけるトラ
ンジスタQ1のエミツタ・ベース間のブレイクダウンをも
引起こす。そのため、基準電圧Vrを発生することができ
ない傾向が生じる。この基準電圧発生手段６によつて発
生した基準電圧Vrは、クランプ回路５以外にも他のクラ
ンプ回路用の基準電圧もしくは他の用途の基準電圧とし
て複数の回路へ供給される。したがつて入力端子４から
の高電位のために基準電圧発生手段６が基準電圧Vrを発
生することができないとなれば、複数の回路へ基準電圧
を供給することをもできなくなり、全体の回路および装
置として誤動作を生じることになる。

上述の問題点を解決するために、以下に述べる第２の従
来例が考えられる。第５図は、第２従来例のクランプ回
路50の電気的接続を示す電気回路図である。第４図と同
一もしくは参照部分には同一の参照符号を付して示す。
第４図と第５図の相異は、第４図のトランジスタＱのエ
ミツタとコレクタとの接続を反対にしてトランジスタQ0
を取付けたことである。npnトランジスタのコレクタ・
ベース間の降伏電圧は40〜60Vと比較的高いため、入力
電圧Vinはその降伏電圧を越える程の値でない限りトラ
ンジスタQ0のコレクタ・ベース間はブレイクダウンを起
こさない。

考案が解決しようとする課題 トランジスタQ0が動作するためにベース・コレクタ間に
必要とされる電位差をVbe（約0.3V）とすると、このト
ランジスタQ0が動作するためには、入力電圧VinがVr−V
bc以下であればよい。しかしこのトランジスタQ0を動作
させるためにはトランジスタQ0のベース電流とコレクタ
電流との増幅度h_feが非常に高く選ばれなければならな
い。したがつて、入力電圧VinにVr−Vbc以下の電圧が入
力されトランジスタQ0が動作すると、ベース電流が大き
くなり、そのベース電流の増加分が抵抗R1に流れる。そ
のため抵抗R1において電圧降下を生じ、基準電圧Vrが低
下する。基準電圧Vrが低下することによつて、クランプ
レベルもまた低下し、このクランプレベルがVt以下にな
ると、回路素子２内における寄生トランジスタが動作す
る傾向が生じる。

また、電源電圧Vccが大きい場合、やはり、トランジス
タQ0のエミツタ・ベース間にブレイクダウンを起こし、
さらには基準電圧発生手段６へ電流が流込み、基準電圧
Vrを発生することができなくなる。

本考案の目的は、上述の問題点を解決するためのもので
あり、入力電位が高電位になつても半導体整流素子のブ
レイクダウンを生じることがなく、また予め定められる
レベルよりも低い電圧を入力しても、基準電圧を低下さ
せることなく、確実に予め定められるレベルにクランプ
することができるクランプ回路を提供することである。

課題を解決するための手段 本考案は、回路素子へ入力抵抗を介して与えられる入力
電圧が予め定められるレベルを下回つたときに、入力電
圧値を前記予め定められるレベルにクランプするクラン
プ回路において、 予め定められる基準電圧を発生する基準電圧発生手段
と、 前記基準電圧発生手段と前記回路素子との間に配置さ
れ、カソードが前記入力抵抗の出力端に接続される半導
体整流素子であつて、降伏電圧が比較的大きく選ばれる
半導体整流素子を含むことを特徴とするクランプ回路で
ある。

作用 本考案によれば、クランプ回路は予め定められる基準電
圧を発生する基準電圧発生手段と、前記基準電圧発生手
段と回路素子との間にカソードを回路素子間として配置
され、降伏電圧が比較的大きく選ばれる半導体整流素子
と、さらに前記半導体整流素子のカソードと外部回路か
ら入力される入力電圧の入力端子との間に接続される入
力抵抗とを含んで構成している。

入力電圧が予め定められるレベルを上回つているとき
は、前記半導体整流素子には逆電圧が印加されているた
め動作せず、入力電圧はその入力電圧値で回路素子へ入
力される。また入力電圧が予め定められるレベルを下回
つたときには、回路素子へ入力される入力電圧値は基準
電圧発生手段から発生される基準電圧と半導体整流素子
の順方向に電流が流れるときの電圧降下とから決定され
る予め定められるレベルクランプされ回路素子へ入力さ
れる。前記予め定められるレベルと前記レベルを下回る
入力電圧との間の電位差は、半導体整流素子のカソード
と入力端子との間に接続される入力抵抗の電圧降下によ
つて補われる。

上述のクランプ回路によれば、入力電圧が高電位になつ
ても、半導体整流素子の降伏電圧が比較的大きく選ばれ
ているので、この半導体整流素子および基準電圧発生手
段においてブレイクダウンを起こさず、基準電圧が変動
することはない。また入力電圧が予め定められるレベル
以下になつたときにもまた基準電圧が変動することもな
く、確実に入力をクランプすることができる。

実施例 第１図は、本考案の一実施例であるクランプ回路10の電
気的接続を示す電気回路図である。図示しない外部回路
からの入力電圧はクランプ回路10の入力端子11に入力さ
れ、クランプ回路の出力端子12から抵抗R0を介してバイ
ポーラ集積回路などから成る回路素子13へ信号が入力さ
れる。回路素子13には電源電圧Vccの配線ラインl3と、
さらに接地電位GNDの配線ラインl4とにそれぞれ接続さ
れており、回路素子13への電力供給が行われている。ク
ランプ回路10は後述するクランプレベルを決定するため
に必要とされる基準電圧Vrを発生する基準電圧発生回路
14と、半導体整流素子として降伏電圧が比較的大きく選
ばれているダイオードD3と、さらに入力端子11と出力端
子12の間に接続される抵抗Rinとを含んで構成してい
る。

基準電圧発生回路14は、定電流源15と直列に接続される
ダイオードD4〜D6、第１トランジスタQ2、第２トランジ
スタQ3、直列に接続される抵抗R3,R4、さらに抵抗R5を
含んで構成している。定電流源15の一方端は電源電圧Vc
cの配線ラインに接続され、他方端は直列に接続されて
いるダイオードD4〜D6のアノード側に接続されている。
ダイオードD6のカソードは接地電位GNDの配線ラインl4
に接続されている。第１トランジスタQ2のベースは定電
流源15とダイオードD4のアノードとの接続間に接続さ
れ、コレクタは電源電圧Vccの配線ラインl3に接続され
ている。第１トランジスタQ2のエミツタは直列に接続さ
れている抵抗R3,R4の一方端に接続され、抵抗R3,R4の他
方端は接地電位GNDの配線ラインl4に接続されている。
第２トランジスタQ3のベースは直列に接続されている抵
抗R3と抵抗R4との接続間に接続され、コレクタは電源電
圧Vccの配線ラインl3に接続されている。第２トランジ
スタQ3のエミツタと接地電位GNDの配線ラインl4との間
には抵抗R5が接続されており、この抵抗R5の両端に掛か
る電位差を基準電圧Vrとして導出している。

バイポーラ集積回路などによつて構成される回路素子13
の回路内部に構成される寄生トランジスタの動作電圧Vt
（約−0.6V）をレベル電圧Vcrが下回らないようにクラ
ンプレベルを設定するためには、基準電圧Vrはたとえば
約0.3Vに設定される必要がある。第１トランジスタQ2お
よび第２トランジスタQ3の動作時におけるベース・エミ
ツタ間における電位差Vbeが約0.6Vであることを考慮し
て基準電圧Vrを0.3Vに設定する。

定電流源15からの電流の供給によつて、直列につながれ
ているダイオードD4〜D6においてダイオードD4〜D6の間
に電位差が生じる。各ダイオードD4〜D6の順方向におけ
る電圧降下は、ここではトランジスタQ2,Q3の動作に必
要とされるベース・エミツタ間の電位差Vbeと同一に選
ばれる。したがつて直列につながれたダイオードD4〜D6
の間に掛かる電位差は3Vbeである。第１トランジスタQ2
のベース・エミツタ間に3Vbeの電圧が印加されると、第
１トランジスタQ2は動作する。第１トランジスタQ2のエ
ミツタの電位は、ベースの電位から電位差Vbeを差引い
た値になるので、エミツタの電位は2Vbeとなる。

直列に接続されている抵抗R3,R4の抵抗比は、R3:R4＝1:
3の関係を満たすように選ばれる。したがつて、抵抗R4
の両端に掛かる電位差である第２トランジスタQ3のベー
ス電位は3Vbe/2である。第２トランジスタQ3のベース・
エミツタ間に前記電位差3Vbe/2が印加されるので、第２
トランジスタQ3は動作する。エミツタの電位はベース電
位からベース・エミツタ間の電位差Vbeを差引いた値に
なるのでVbe/2となる。このエミツタの電位は抵抗R5の
両端に掛かる電位差に等しく、基準電圧発生回路14から
発生される基準電圧Vrとなる。ベース・エミツタの電位
差Vbeは約0.6Vで選ばれるので、基準電圧Vrは約0.3Vの
値が得られる。

ダイオードD3は、順方向特性における電圧降下Vdをほぼ
トランジスタQ2,Q3のベース・エミツタ間の電位差Vbeと
同一に選ばれ、逆方向特性における降伏電圧を比較的大
きく選ばれる。基準電圧VrがVbe/2であるので、クラン
プ動作におけるクランプレベルVr−VdはダイオードD3の
電圧降下Vdを考慮すると、Vbe/2−Vd＝−Vbe/2（約−0.
3V）となる。

以下、本実施例のクランプ回路10の動作を説明する。入
力端子11に図示しない外部回路から入力される入力電圧
Vinが、 Vin＞Vr−Vb …（４） の関係を満たす場合、この入力電圧Vinはクランプレベ
ルVr−Vdより大きいので、クランプ回路10の出力端子12
のレベル電圧Vcrはほぼ入力電圧Vinと同一であり、入力
電圧Vinがそのまま入力電圧値で回路素子13へ入力され
る。

また、入力電圧Vinが Vin≦Vr−Vd …（５） の関係を満たす場合、クランプ回路10が動作し、レベル
電圧VcrはクランプレベルVr−Vdにクランプされる。ク
ランプレベルVr−Vbと入力電圧Vinとの間の電位差は入
力抵抗Rinの両端にかかる電圧降下によつて補われる。
したがつて、クランプレベルVr−Vdの入力電圧値で回路
素子13へ入力される。

以上の関係をまとめて第１表に示す。

入力電圧Vinが高電位の場合、ダイオードD3の降伏電圧
が大きいために、基準電圧発生回路14へ電流が流込むこ
とが防がれ、第１トランジスタQ2および第２トランジス
タQ3のエミツタ・ベース間においてブレイクダウンを生
じることはない。したがつて基準電圧Vrが変動すること
はない。また、基準電圧発生回路14の出力は抵抗R5の両
端にかかる電位差であり、また第２トランジスタQ3のエ
ミツタの電位である。したがつて、入力電圧Vinがクラ
ンプレベルVr−Vdを下回つたときにダイオードD3に流れ
る電流によつて、従来のように抵抗による電圧降下を生
じることもなく、安定な基準電圧Vrが得られる。

第２図は、本実施例のクランプ回路10を備える固定スレ
ツシヨルドレベルコンパレータ20の電気的接続を示す電
気回路図である。第１図と同一もしくは参照部分には同
一の参照符号を付して示す。コンパレータ20は定電流発
生回路21、クランプ回路22、入力段差動対回路23、さら
に出力段回路24とを含んで構成している。

定電流発生回路21は定電流源25、抵抗R10〜R13、pnpト
ランジスタQ10,Q11、さらにコレクタ分割形のpnpトラン
ジスタQ12,Q13を含んで構成している。定電流源25の一
方端は接地電位GNDの配線ラインl4に接続され、他方端
はトランジスタQ10のコレクタに接続されている。トラ
ンジスタQ10のベースはコレクタと接続され、いわゆる
ダイオード接続が成され、さらに各トランジスタQ10,Q1
1のベースを接続しカレントミラー回路を形成してい
る。トランジスタ10のエミツタは抵抗R10を介して、ま
た、トランジスタQ11のエミツタは抵抗R11を介して配線
ラインl3に接続されている。トランジスタQ10,Q11のベ
ースはまたコレクタ分割形トランジスタQ12,Q13のベー
スと接続されている。トランジスタQ12のエミツタは抵
抗R12を介して、またトランジスタQ13のエミツタは抵抗
R13を介して配線ラインl3に接続されている。

定電流源25によつてカレントミラー回路を形成している
トランジスタQ10,Q11は動作し、トランジスタQ10のエミ
ツタの面積とトランジスタQ11のエミツタの面積との比
によつて各トランジスタQ10,Q11のエミツタからコレク
タへ流れる電流比が決定する。トランジスタQ11のエミ
ツタからコレクタへ流れる電流はクランプ回路22へ入力
され、第４図におけるクランプ回路の定電流源25から流
出される電流と同一の動作となる。また定電流源25によ
つてコレクタ分割形トランジスタQ12,Q13が動作する。
トランジスタQ12の分割された各コレクタc1,c2は、各コ
レクタc1,c2から流出される電流がほぼ同一となるよう
に選ばれる。分割された各コレクタc1,c2を流れる定電
流は後述する入力段差動対回路23に供給される電流であ
る。トランジスタQ13の分割されたコレクタc3,c4に流れ
る各電流は、予め定められる比率によつて決定する。コ
レクタc3は後述する入力段差動対回路に接続されてお
り、コレクタc4は後述する出力段回路24に接続されてい
る。

クランプ回路22の構造は第１図に示される構造と同一で
あり、前述のように定電流発生回路21のトランジスタQ1
1のコレクタから流れる定電流によつ抵抗R5の両端にお
いて基準電圧Vrを発生し、クランプレベルVr−Vdを決定
する。抵抗R3〜R5の抵抗値は、たとえばR3＝5kΩ、R4＝
15kΩ,R5＝10kΩのように選ばれ、また抵抗Rinの抵抗値
は1k〜10kΩ程度に選ばれる。

入力段差動対回路23は、pnpトランジスタQ14〜Q17、npn
トランジスタQ18,Q19、さらに抵抗R14〜R17を含んで構
成している。トランジスタQ14のエミツタは定電流発生
回路21のトランジスタQ12のコレクタc2と接続される。
トランジスタQ14のコレクタは接地電位GNDの配線ライン
l4と接続され、ベースは抵抗R14を介して、電源電圧Vcc
の配線ラインl3と接地電位GNDの配線ラインl4の間で直
列に接続されている抵抗R15,R16の各抵抗間の接続点と
接続されている。トランジスタQ15のエミツタは、定電
流発生回路21のトランジスタQ12のコレクタc1と接続さ
れている。トランジスタQ15のコレクタは接地電位GNDの
配線ラインl4と接続され、ベースは抵抗R17を介してク
ランプ回路22の出力端子26に接続されている。

定電流発生回路21のトランジスタQ13のコレクタc3はト
ランジスタQ16,Q17の各エミツタと接続されている。ト
ランジスタQ16のベースはトランジスタQ15のエミツタ
と、またトランジスタQ17のベースはトランジスタQ14の
エミツタと接続されている。トランジスタQ16のコレク
タはトランジスタQ18のコレクタと、またトランジスタQ
17のコレクタはトランジスタQ19のコレクタと接続され
ている。またトランジスタQ18のベースはコレクタと接
続され、いわゆるダイオード接続が成され、さらに各ト
ランジスタQ18,Q19のベースを接続しカレントミラー回
路を形成している。各トランジスタQ18,Q19のエミツタ
は接地電位GNDの配線ラインl4と接続されている。トラ
ンジスタQ19のコレクタは出力端として後述する出力段
回路24に接続されている。なお抵抗R14,R17はたとえば1
kΩ、抵抗R15,16はたとえば10kΩに選ばれる。

上述のような接続によつて構成される入力段差動対回路
23は、抵抗R15,R16によつて発生する基準電圧（本実施
例ではVcc/2である）と、出力端子26の比較電圧Vcrとを
比較し、その比較の結果を出力段回路24へ送出する回路
である。以下、入力段差動対回路23の動作を説明する。

比較電圧Vcrを基準電圧Vcc/2との関係が、 Vcr≦Vcc/2 …（６） の条件を満たす場合を考える。この場合、トランジスタ
Q15のエミツタからコレクタに流れる電流i3は、トラン
ジスタQ14のエミツタからコレクタに流れる電流i4より
も多い。トランジスタQ12の分割されたコレクタc1,c2か
ら流れる電流量は同一であるので、トランジスタQ16の
ベースから流出する電流i1はトランジスタQ17のベース
から流出する電流i2よりも多い。したがつて、トランジ
スタQ16,Q17が動作したときに、トランジスタQ16のエミ
ツタからコレクタへ流れる電流i5の方が、トランジスタ
Q17のエミツタからコレクタへ流れる電流i6よりも多
い。すなわち比較電圧Vcrと基準電圧Vcc/2の電圧比に応
じて、トランジスタQ16のエミツタに流れる電流i5がト
ランジスタQ17のエミツタに流れる電流i6より多くなる
ようにトランジスタQ13のコレクタc3から流出された電
流i7は分配される。トランジスタQ16のコレクタから流
れる電流によつて、トランジスタQ18,Q19から形成され
るカレントミラー回路が動作する。トランジスタQ18の
エミツタの面積とトランジスタQ19のエミツタの面積は
同一に選ばれるので、トランジスタQ18,Q19の各コレク
タからエミツタへ流れる各電流i8,i9は同一である。し
たがつて、トランジスタQ19のコレクタと接続されてい
る出力段回路24への出力ラインには電流i10が流れる。

次に、比較電圧Vcrと基準電圧比Vcc/2の関係が、 Vcr＞Vcc/2 …（７） を満たす場合を考える。この場合、トランジスタQ15の
エミツタからコレクタへ流れる電流i3はトランジスタQ1
4のエミツタからコレクタへ流れる電流i4よりも少な
い。トランジスタQ12の分割されたコレクタc1,c2から流
出される電流量は同一であるので、トランジスタQ16の
ベースから流出する電流i1はトランジスタQ17のベース
から流出する電流i2よりも少ない。そのため、比較電圧
Vcrと基準電圧Vcc/2の比に応じて、トランジスタQ16の
エミツタへ流れる電流i5がトランジスタQ17のエミツタ
へ流れる電流i6より少なくなるように、トランジスタQ1
3のコレクタc3から流出された電流i7は分配される。ト
ランジスタQ18,Q19によつて構成されるカレントミラー
回路では、トランジスタQ18のコレクタへ流れる電流i8
とトランジスタQ19のコレクタに流れる電流i9とが同一
であるので、トランジスタQ19のコレクタからの出力ラ
インには電流i11が流れる。

出力段回路24はnpnトランジスタQ20,Q21と抵抗R18とを
含んで構成している。トランジスタQ10のベースには入
力段差動対回路の出力ラインが接続されており、エミツ
タは接地電位GNDの配線ラインl4に接続されている。ト
ランジスタQ20のコレクタは定電流発生回路21のトラン
ジスタQ13の分割されたコレクタc4とトランジスタQ21の
ベースとに接続されている。トランジスタQ21のエミツ
タは接地電位GNDの配線ラインl4に接続され、コレクタ
抵抗R18を介して電源電圧Vccの配線ラインl3に接続され
ている。またこのトランジスタQ21のコレクタに出力端
子27が接続され、出力電圧Voutが送出される。

以下、出力段回路24の動作を説明する。トランジスタQ2
0のベースに入力段差動対回路23の出力ラインから電流i
11が流れ込むと、トランジスタQ20はオンし、定電流発
生回路21のトランジスタQ13の分割されたコレクタc4か
らの定電流がトランジスタQ20のコレクタからエミツタ
へ流れる。トランジスタQ21はそのベースに電流が流込
まず、トランジスタQ21のコレクタからエミツタには電
流が流れない。したがつて出力端子27からの出力電圧Vo
utは、抵抗R18を小さく選ぶことによりほぼ電源電圧Vcc
となる。またトランジスタQ20のベースから入力段差動
対回路23の出力ラインに電流i10が流出すると、トラン
ジスタQ20のコレクタからエミツタには電流が流れな
い。したがつて定電流発生回路21のトランジスタQ13の
分割されたコレクタc4からの電流はトランジスタQ21の
ベースに流込み、コレクタからエミツタへ電流が流れ
る。したがつて出力端子27からの出力電圧Voutはほぼ0V
である。すなわち、定電流発生回路21と入力段差動対回
路23と、さらに出力段回路24との一連の動作を考える
と、比較電圧Vcrが基準電圧Vcc/2より低いと、出力電圧
Voutはほぼ0Vとなり、比較電圧Vcrが基準電圧Vcc/2より
大きいと出力電圧Voutはほぼ電源電圧Vccとなり、基準
電圧Vcc/2を基準として、比較電圧Vcrの大小が比較され
た結果が出力される。

しかし上述のようにクランプ回路22が設けられない場合
を考えると、寄生トランジスタなどの効果のために、比
較電圧Vcrとなる入力電圧Vinの範囲はVin≧0Vと規定さ
れなければならず、Vin＜Vtの範囲になると、出力電圧V
outが基準電圧Vcc/2を基準とした結果を示していないよ
うな誤動作を起こす傾向がある。入力電圧Vinを、一旦
クランプ回路に介して比較電圧Vcrとして入力すること
によつて、たとえ入力電圧VinがクランプレベルVr−Vd
を下回つても比較電圧VcrはクランプレベルVr−Vdにク
ランプされる。したがつてクランプ回路22の入力端子28
に入力される入力電圧Vinが、Vin＜0Vの関係を有してい
ても、出力電圧Voutは前述のような誤動作を起こさな
い。また、入力電圧Vinが電源電圧Vccを越えても、前述
のようにダイオードD3の降伏電圧が大きく選ばれている
ので、クランプ回路内におけるブレイクダウンを生じる
ことはなく、基準電圧Vrが安定し、クランプレベルVr−
Vdの変動などの誤動作を生じない。

以上の関係をまとめて第２表に示す。

上述のようにクランプ回路22を挿入することによつて、
入力電圧Vinの入力範囲がVin≧0Vと規定されることな
く、入力電圧Vinを負入力から電源電圧Vccを越える高電
位までの範囲で入力することができる固定スレツシヨル
ドコンパレータを実現することができる。

考案の効果 本考案に従えば、基準電圧発生手段から発生する基準電
圧に降伏電圧が比較的大きく選ばれる半導体整流素子を
接続することによつてクランプ回路の予め定められるレ
ベルが得られる。したがつて入力電圧が高電圧であつて
も、大きく選ばれた降伏電圧によつて基準電圧が変動す
ることはない。また入力電圧が予め定められるレベルを
下回つたときでも、基準電圧発生手段内で生じる基準電
圧の変動を防ぐことができ、確実に入力電圧値を予め定
められるレベルにクランプすることができる。したがつ
て入力電圧の範囲を負入力から高電位である正入力まで
取ることができ、クランプ回路の性能および精度が向上
する。

【図面の簡単な説明】

第１図は本考案の一実施例であるクランプ回路10の電気
的接続を示す電気回路図、第２図は本考案のクランプ回
路22を備える固定スレツシヨルドレベルコンパレータの
電気的接続を示す電気回路図、第３図はクランプ回路１
の電気的接続を示す概略図、第４図は第１従来例である
クランプ回路５の電気的接続を示す電気回路図、第５図
は第２従来例のクランプ回路50の電気的接続を示す電気
回路図である。 10……クランプ回路、11……入力端子、12……出力端
子、13……回路素子、14……基準電圧発生回路、15……
定電流源、D3〜D6……ダイオード、Q2,Q3……npnトラン
ジスタ、R0,R3〜R5,Rin……抵抗、Vcc……電源電圧、GN
D……接地電位、Vin……入力電圧、Vcr……レベル電
圧、Vr……基準電圧、Vbe……ベース・エミツタ間の電
位差

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】回路素子へ入力抵抗を介して与えられる入
   力電圧が予め定められるレベルを下回つたときに、入力
   電圧値を前記予め定められるレベルにクランプするクラ
   ンプ回路において、 予め定められる基準電圧を発生する基準電圧発生手段
   と、 前記基準電圧発生手段と前記回路素子との間に配置さ
   れ、カソードが前記入力抵抗の出力端に接続される半導
   体整流素子であつて、降伏電圧が比較的大きく選ばれる
   半導体整流素子を含むことを特徴とするクランプ回路。