JP2003037453A - 電流電圧変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 広い電流レンジを有する電流入力信号を電圧
出力信号に変換する際、電流強度に関わらず電圧出力信
号を確実に出力する電流電圧変換装置を提供すること 【解決手段】 電流入力信号Ｉｉｎが小さい場合、ダイ
オードＤ１０１、Ｄ１０２の小電流領域を使用して第１
バイアス電流ＩＢ１、ＩＢ２も小さな電流値に設定して
おき電流に対する電圧の変化割合を大きな領域として、
微小電流に対しても有意な電圧変化が得られるように設
定する。電流入力信号Ｉｉｎが大きい場合、定電流回路
１３のバイアス電流ＩＢ１、ＩＢ２を第２バイアス電流
に増加してダイオードＤ１０１、Ｄ１０２の上に凸な単
調増加特性を利用して、変換電圧ＶＭ、基準電圧ＶＰを
電流入力信号Ｉｉｎに対して圧縮した特性とする。広い
電流範囲に渡って出力電圧は圧縮された差電圧を維持し
ており、差動増幅回路ＡＭＰ１０１の入力ダイナミック
レンジを変更する必要はない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、振幅レンジの広い
電流が入力された際、入力信号の有無を電圧信号に変換
する電流電圧変換装置に関するものであり、特に、光通
信等において受光した光入力信号を受光素子により電流
入力信号に変換した後に使用される電流電圧変換装置に
関するものである。

【０００２】

【従来の技術】近年、携帯端末やパーソナルコンピュー
タ等、また携帯電話に、空間を赤外線で結ぶ赤外線デー
タ通信（ＩｒＤＡ通信）機能が付加されるようになって
きている。また、通信インフラとして、光ファイバー通
信網も整備されてきている。このようなシステムにおい
ては、赤外線等の光信号をデジタル信号として利用して
いるが、信号の有無を検出するために、光信号を電流信
号に変換した上で、更に電圧信号に変換して信号の有無
を検出している。

【０００３】図１３に第１従来技術として電流電圧変換
装置１００を示す。一対の定電流源トランジスタＭ１０
１、Ｍ１０２は、トランジスタＱ１０１、Ｑ１０２のエ
ミッタ端子と接地電圧ＧＮＤとの間に接続されている。
トランジスタＱ１０１、Ｑ１０２のベース端子には、バ
イアス電圧源ＶＢＩＡＳが接続されている。トランジス
タＱ１０１、Ｑ１０２のコレクタ端子には、電源電圧Ｖ
ＣＣとの間にダイオードＤ１０１、Ｄ１０２が接続され
ている。光入力信号を受光するフォトダイオードＰＤ
は、トランジスタＱ１０１のエミッタ端子と定電流源ト
ランジスタＭ１０１との接続点に接続されている。ま
た、トランジスタＱ１０１、Ｑ１０２とダイオードＤ１
０１、Ｄ１０２との接続点ＶＭ、ＶＰは、各々電流電圧
変換装置１００の変換電圧端子ＶＭ、及び基準電圧端子
ＶＰとして後段の差動増幅回路ＡＭＰ１０１の差動入力
端子に接続されている。

【０００４】光入力信号はフォトダイオードＰＤで受光
されて電流入力信号Ｉｉｎとして入力され、電圧値に変
換された後、差動増幅回路ＡＭＰ１０１等の後段回路に
出力される。ここでは、電流電圧変換装置１００の入力
端子をシングル入力として例示しており、この電流入力
信号Ｉｉｎに対して電流電圧変換を行う回路構成として
ダイオードＤ１０１、トランジスタＱ１０１、及び定電
流源トランジスタＭ１０１を備えている。同様な回路構
成としてダイオードＤ１０２、トランジスタＱ１０２、
及び定電流源トランジスタＭ１０２からなる回路は、電
流電圧変換装置１００の動作点を決定するために備えら
れており、基準電圧端子ＶＰに出力される出力電圧を基
準電圧ＶＰとして、変換電圧端子ＶＭに出力される変換
電圧ＶＭとの間における差電圧を出力電圧として構成さ
れている。相補回路におけるトランジスタＱ１０２のエ
ミッタ端子と定電流源トランジスタＭ１０２との接続点
は、入力負荷を一致させるためダミー端子として構成し
てフォトダイオードＰＤに一致する容量素子等の負荷を
接続するように構成することもできる。また、相補な電
流入力信号を入力して差動電流信号とすることも可能で
ある。

【０００５】フォトダイオードＰＤにより電流入力信号
Ｉｉｎに変換された電流は、定電流源トランジスタＭ１
０１からのバイアス電流ＩＢ１に加わり、トランジスタ
Ｑ１０１を介してダイオードＤ１０１に流れる。ダイオ
ードＤ１０１のアノード端子は、電源電圧端子ＶＣＣに
接続されているので、変換電圧端子ＶＭには、電源電圧
ＶＣＣから上記の電流が流れた場合に発生するダイオー
ドＤ１０１の順方向電圧が降下した電圧が出力される。
一方、ダイオードＤ１０２には、定電流源トランジスタ
Ｍ１０２からのバイアス電流ＩＢ２が流れており、電源
電圧ＶＣＣからバイアス電流ＩＢ２を流した場合のダイ
オードＤ１０２の順方向電圧分の降下電圧が出力され
る。従って、差動増幅回路ＡＭＰ１０１には、差動電圧
として、基準電圧端子ＶＰから出力される基準電圧ＶＰ
と、この基準電圧ＶＰに比して電流入力信号Ｉｉｎがダ
イオードＤ１０１に流れた場合に発生する順方向電圧分
だけ降下した電圧として変換電圧端子ＶＭから出力され
る変換電圧ＶＭとが入力されることとなる。

【０００６】電流電圧変換装置１００では、電流入力信
号Ｉｉｎは、ダイオードＤ１０１により電圧に変換され
て対数圧縮されているので、変換電圧端子ＶＭの変換電
圧ＶＭは、ダイオードが導通し始める順方向電圧である
略０．７Ｖの動作点近傍での振幅を有して動作する。

【０００７】尚、一般的に、ダイオードＤ１０１、トラ
ンジスタＱ１０１、及び定電流源トランジスタＭ１０１
と、ダイオードＤ１０２、トランジスタＱ１０２、及び
定電流源トランジスタＭ１０２とは、互いに同一の回路
素子により構成されており、両者のバイアス電流ＩＢ
１、ＩＢ２も同一である。

【０００８】図１４に第２の従来技術として電流電圧変
換装置２００を示す。電流電圧変換装置２００は、電流
電圧変換装置１００に加えて、トランジスタＱ１０１、
Ｑ１０２のコレクタ端子と電源電圧ＶＣＣとの間に接続
されているダイオードＤ１０１、Ｄ１０２に並列に抵抗
素子Ｒ１０１、Ｒ１０２を接続した構成である。この他
の基本的な回路構成については、電流電圧変換装置１０
０と同様であり、同一の符号を付してここでの説明は省
略する。

【０００９】電流電圧変換装置２００では、バイアス電
流ＩＢ１、ＩＢ２と電流入力信号Ｉｉｎとは、抵抗素子
Ｒ１０１、Ｒ１０２と、ダイオードＤ１０１、Ｄ１０２
とが並列接続された負荷Ｒ１０１とＤ１０１、Ｒ１０２
とＤ１０２に流れる。従って、電流入力信号Ｉｉｎが流
れる負荷に着目すると、電流ＩＢ１＋Ｉｉｎは、負荷の
端子間電圧降下がダイオードＤ１０１が導通する順方向
電圧である略０．７Ｖに達するまでは、専ら抵抗素子Ｒ
１０１を流れ、変換電圧端子ＶＭから出力される変換電
圧特性は、電流入力信号Ｉｉｎに比例する。電流が増加
しダイオードＤ１０１の順方向電圧である略０．７Ｖに
達した後には、専らダイオードＤ１０１に流れ、変換電
圧端子ＶＭから出力される変換電圧特性は、電流入力信
号Ｉｉｎに対して対数圧縮された特性となる。

【００１０】尚、一般的に、ダイオードＤ１０１、トラ
ンジスタＱ１０１、及び定電流源トランジスタＭ１０１
と、ダイオードＤ１０２、トランジスタＱ１０２、及び
定電流源トランジスタＭ１０２とは、互いに同一の回路
素子により構成されており、両者のバイアス電流ＩＢ
１、ＩＢ２も同一である。更に、抵抗素子Ｒ１０１、Ｒ
１０２も同一である。

【００１１】

【発明が解決しようとする課題】しかしながら、赤外線
領域も含めたＩｒＤＡ通信等の光通信においては、送受
信される光入力信号は一般にパルス列が連続するバース
ト信号であり、パルス幅及びパルスのデューティ比が変
化する信号である。更に送信される光の強度は、光入力
信号の伝送距離や伝送環境により大きく変化する。従っ
て、強度の異なるあらゆる条件の光入力信号を電流入力
信号に変換した上で、電流電圧変換装置にて出力電圧信
号に変換する際、出力電圧を安定して出力することがで
きないという問題がある。

【００１２】以下、具体的に説明する。第１従来技術で
は、全ての入力電流範囲に対して電流入力信号Ｉｉｎの
対数圧縮を行って出力電圧を出力する。そのため、光源
からの距離が遠いか、光源の光強度が弱いか、あるいは
光の伝播環境が悪い等の理由により、電流電圧変換装置
１００におけるバイアス電流ＩＢ１に対して、電流入力
信号Ｉｉｎとして微小電流が入力されると、変換された
出力電圧の電圧振幅は極小な信号となってしまい、周辺
ノイズ等の影響等により正規の出力電圧信号の検出が困
難になってしまう虞があり問題である。

【００１３】また、上記の微小電流の入力時にも出力電
圧信号の検出を正しく行うために、バイアス電流を低減
することが考えられる。この場合には、バイアス電流Ｉ
Ｂ１に対する電流入力信号Ｉｉｎを相対的に大きくする
ことができるため、対数圧縮された出力電圧信号の電圧
値も検出することは可能である。しかしながら、この場
合には、電流入力信号Ｉｉｎに比してバイアス電流ＩＢ
１が小さいため、電流入力信号Ｉｉｎの切り替わり毎
に、ダイオードＤ１０１、トランジスタＱ１０１、定電
流源トランジスタＭ１０１等の電流電圧変換装置１００
のバイアス状態が大きく変化することとなる。このため
電流電圧変換装置１００の高速応答性を確保することが
できず、電流入力信号Ｉｉｎや変換電圧端子ＶＭの変換
電圧ＶＭに関して、信号投入時の信号波形の鈍りや信号
終端時の信号波形のテール現象等が発生し、状態変化時
における応答特性が悪化する。高速周波数動作に追従で
きない虞があり問題である。

【００１４】第２従来技術では、バイアス電流ＩＢ１と
電流入力信号Ｉｉｎとの和電流が抵抗素子Ｒ１０１に流
れる際、抵抗素子Ｒ１０１の端子間電圧降下がダイオー
ドＤ１０１の順方向電圧（略０．７Ｖ）に達するまで
は、専ら抵抗素子Ｒ１０１を流れて変換電圧端子ＶＭの
変換電圧特性は、電流入力信号Ｉｉｎに比例し、ダイオ
ードＤ１０１の順方向電圧（略０．７Ｖ）に達した後
に、専らダイオードＤ１０１に流れて電流入力信号Ｉｉ
ｎに対して対数圧縮された特性となる。この時、バイア
ス電流ＩＢ１、ＩＢ２を大きく設定してしまうと、微小
な電流入力信号Ｉｉｎに対してもダイオードＤ１０１が
クランプ状態に移行してしまう。電流電圧変換において
対数圧縮されて出力電圧信号の電圧振幅は極小な信号と
なってしまい、周辺ノイズ等の影響等により出力電圧信
号の検出が困難になってしまう虞がある。そのため、バ
イアス電流ＩＢ１、ＩＢ２を小さく設定して、微小な電
流入力信号Ｉｉｎに対しては線形な電流電圧変換特性が
得られるように設定することも可能ではある。しかしな
がら、この設定では、大電流入力信号時における基準電
圧端子ＶＰ、変換電圧端子ＶＭ間の差電圧を、ダイオー
ドＤ１０１の順方向電圧（略０．７Ｖ）程度以下に低減
することができない。差動増幅回路ＡＭＰ１０１等の次
段回路の入力段回路構成が制約されることとなり問題で
ある。

【００１５】本発明は前記従来技術の問題点を解消する
ためになされたものであり、広い電流レンジを有する電
流入力信号を電圧出力信号に変換する際、電流強度に関
わらず正確な電圧出力信号を確実に出力する電流電圧変
換装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】前記目的を達成するため
に、請求項１に係る電流電圧変換装置は、入力電流に応
じて出力される変換電圧と、基準電圧との差電圧を入力
電流に対する出力電圧とする電流電圧変換装置におい
て、基準電流により基準電圧を出力する第１電流電圧変
換部と、第１電流電圧変換部と同じ電流電圧変換特性を
有し、入力電流により変換電圧を出力する第２電流電圧
変換部とを備え、入力電流が所定電流値以上である場合
に、第１及び第２電流電圧変換部における電流電圧変換
特性を共に変化させ、入力電流に対する出力電圧の変換
割合を圧縮することを特徴とする。

【００１７】請求項１の電流電圧変換装置では、同じ電
流電圧変換特性を有する第１電流電圧変換部と第２電流
電圧変換部との各々から基準電圧と変換電圧とを出力し
て、基準電圧に対する変換電圧の差電圧を出力電圧する
際、入力電流が所定電流値以上であれば、第１及び第２
電流電圧変換部の電流電圧変換特性を共に変化させ、入
力電流に対する変換割合を圧縮して出力電圧を出力す
る。

【００１８】これにより、入力電流の大きさに適した電
流電圧変換特性を設定することができ、広い入力電流範
囲に対して最適な出力電圧を得ることができる。入力電
流として微小電流が入力される場合に、電流電圧変換特
性における変換割合を大きくすることにより、周辺ノイ
ズの影響を受けず入力電流の的確な検出が可能となる。
また、所定電流値以下の小さな入力電流に対して電流電
圧変換特性の変換割合を大きくしながら、所定電流値以
上の大きな入力電流に対して電流電圧変換特性の変換割
合を小さくすることにより、広い入力電流範囲において
出力電圧範囲を狭く圧縮することができ、次段の回路構
成に合わせた出力電圧範囲に設定することができる。

【００１９】また、請求項２に係る電流電圧変換装置
は、請求項１に記載の電流電圧変換装置において、入力
電流が所定電流値以下である場合に、第１電流電圧変換
部に、基準電流として第１バイアス電流を入力して基準
電圧を出力すると共に、第２電流電圧変換部に第１バイ
アス電流に加えて入力電流を入力して変換電圧を出力
し、入力電流が所定電流値以上である場合に、第１電流
電圧変換部に、基準電流として第１バイアス電流より電
流値の大きい第２バイアス電流を入力して基準電圧を出
力すると共に、第２電流電圧変換部に第２バイアス電流
に加えて入力電流を入力して変換電圧を出力することを
特徴とする。

【００２０】請求項２の電流電圧変換装置では、第２電
流電圧変換部は、基準電圧を設定しておくために第１電
流電圧変換部に入力される基準電流と同じ基準電流を入
力しておき、更に、この基準電流に加えて入力電流を加
算して入力し変換電圧を得ている。そして、変換電圧と
第１電流電圧変換部からの基準電圧との差電圧を出力電
圧としている。この場合、基準電流は、入力電流が所定
電流値以下であれば第１バイアス電流としておき、所定
電流値以上のとき、第１バイアス電流より大きな第２バ
イアス電流として、第１及び第２電流電圧変換部におけ
る電流電圧変換特性を共に変化させ、入力電流に対する
出力電圧の変換割合を圧縮する。

【００２１】これにより、広い入力電流範囲の入力電流
に渡って適した電流電圧変換特性の切り換えを、第１及
び第２電流電圧変換部に入力される基準電流を第１バイ
アス電流と第２バイアス電流との間で切り替えることで
実現することができる。入力電流として微小電流が入力
される場合には、電流電圧変換特性における変換割合を
大きく設定すると共に、基準電流として入力されている
第１バイアス電流も小さく設定されるので入力電流が第
１バイアス電流の中に埋もれることもなく、周辺ノイズ
の影響を受けずに出力電圧を得ることができる。また、
所定電流値以下の小さな入力電流に対して電流電圧変換
特性の変換割合を大きくしながら、所定電流値以上の大
きな入力電流に対して電流電圧変換特性の変換割合を小
さくすることにより、広い入力電流範囲において出力電
圧の範囲を狭く圧縮することができ、次段の回路構成に
合わせた出力電圧範囲に設定することができる。

【００２２】また、請求項３に係る電流電圧変換装置
は、請求項２に記載の電流電圧変換装置において、第１
及び第２電流電圧変換部は、導通電流に対する端子間電
圧の特性が上に凸の単調増加特性である非線形素子を含
み、第２バイアス電流以上の電流における電流電圧変換
特性が、非線形素子に基づいて上に凸の単調増加特性と
なることを特徴とする。

【００２３】請求項３の電流電圧変換装置では、導通電
流に対する端子間電圧の特性が上に凸の単調増加特性で
ある非線形素子に基づいて、第２バイアス電流以上の電
流における電流電圧変換特性が決定される。

【００２４】これにより、第２バイアス電流以上におい
て、上に凸の単調増加特性が得られるので、入力電流の
増加割合に対して出力電圧の増加割合は入力電流の増加
に従い圧縮される。所定電流値以上の大きな入力電流領
域において、出力電圧の範囲を狭く圧縮することがで
き、次段の回路構成に合わせた出力電圧範囲に設定する
ことができる。また、所定電流値以上の入力電流領域に
おいて、基準電流も第１バイアス電流に比して大きな第
２バイアス電流に設定されるので、入力電流の投入、終
端時等の過渡応答時における非線形素子の高速応答性を
維持しておくことができ、周波数特性に優れた回路状態
にしておくことができる。

【００２５】また、請求項４に係る電流電圧変換装置
は、請求項３に記載の電流電圧変換装置において、非線
形素子は、ダイオード素子を含むことを特徴とする。

【００２６】請求項４の電流電圧変換装置では、ダイオ
ード素子の順方向電圧特性を利用して、所定電流値以上
の入力電流領域において、上に凸の単調増加特性の電流
電圧変換特性を実現している。

【００２７】これにより、ダイオード素子が本来有する
電流電圧特性である上に凸の単調増加特性をそのまま利
用することができ、第１及び第２バイアス電流を適宜に
設定してやることにより、所定電流値以下の小さな入力
電流領域においてノイズによる誤検出がなく、所定電流
値以上の大きな入力電流領域において、周波数応答に遅
れのない電流電圧変換装置を、広い入力電流範囲で実現
することができる。また、出力電圧についても、ダイオ
ード素子の特性を利用して、広い入力電流範囲において
出力電圧の範囲を狭く圧縮することができ、次段の回路
構成に合わせた出力電圧範囲に設定することができる。

【００２８】また、ダイオード素子は、接合型のダイオ
ード素子、あるいはＭＯＳトランジスタで構成されるダ
イオード素子であることが好ましい。接合型のダイオー
ド素子を使用すれば電流電圧変換特性として対数圧縮さ
れた特性とすることができ、ＭＯＳトランジスタで構成
されるダイオード素子を使用すれば電流電圧変換特性と
して平方根圧縮された特性とすることができる。

【００２９】また、請求項５に係る電流電圧変換装置
は、請求項３に記載の電流電圧変換装置において、非線
形素子は、コレクタあるいはドレイン端子と、エミッタ
あるいはソース端子との間に導通電流を流し、ベースあ
るいはゲート端子と、エミッタあるいはソース端子との
間の電圧を端子間電圧とするベース接地構成のバイポー
ラトランジスタ、あるいはゲート接地構成のＭＯＳトラ
ンジスタを含むことを特徴とする。

【００３０】請求項５の電流電圧変換装置では、ベース
接地構成のバイポーラトランジスタにおけるベース・エ
ミッタ間特性、あるいはゲート接地構成のＭＯＳトラン
ジスタにおけるゲート・ソース間特性を使用する。

【００３１】これにより、ベース接地構成のバイポーラ
トランジスタにおけるベース・エミッタ間特性を使用す
れば、接合型ダイオード素子における対数圧縮と同様な
電流電圧変換特性とすることができる。また、ゲート接
地構成のＭＯＳトランジスタにおけるゲート・ソース間
特性を使用すれば、ＭＯＳトランジスタで構成されるダ
イオード素子における平方根圧縮と同様な電流電圧変換
特性とすることができる。

【００３２】また、請求項６に係る電流電圧変換装置
は、請求項３乃至５の少なくとも何れか１項に記載の電
流電圧変換装置において、第１及び第２電流電圧変換部
は、第２バイアス電流時において入力電流が主に流れる
非線形素子と、非線形素子の電流経路と並列に接続さ
れ、第１バイアス電流時において入力電流が主に流れる
抵抗素子とを備えることを特徴とする。

【００３３】請求項６の電流電圧変換装置では、非線形
素子と並列に抵抗素子が接続されており、抵抗素子には
主に第１バイアス電流時に入力電流が流れ、非線形素子
には主に第２バイアス電流時に入力電流が流れる。

【００３４】これにより、所定電流値以下の入力電流領
域では、第１バイアス電流は抵抗素子に流れて基準電圧
を設定すると共に、入力電流も主に抵抗素子に流れるの
で、入力電流に対して線形な電流電圧変換特性を有した
出力電圧が得られる。入力電流に対する出力電圧の特性
が線形特性であり比較的大きな変換割合を有しているた
め、微小な入力電流に対しても出力電圧を検出すること
ができる。また、所定電流値以上の入力電流領域では、
第２バイアス電流は非線形素子に流れて基準電圧を設定
すると共に、入力電流も主に非線形素子に流れるので、
入力電流に対して上に凸の単調増加な電流電圧変換特性
を有した出力電圧が得られる。非線形素子のバイアスに
充分大きな基準電流として第２バイアス電流を設定して
おけば、大きな入力電流の過渡応答に対しても非線形素
子は高速応答性を維持することができ、出力電圧の高速
応答性を維持することができる。また、所定電流値以下
の入力電流に対して線形な電流電圧変換特性としなが
ら、所定電流値以上の入力電流に対して圧縮された電流
電圧変換特性としているので、広い入力電流範囲の入力
電流に対して出力電圧範囲を狭い電圧範囲に設定するこ
とができ、次段の回路構成に合わせた出力電圧範囲に設
定することができる。

【００３５】また、抵抗素子による電圧降下の基準とな
る電圧源は、非線形素子による電圧降下の基準となる電
圧源とは異なることが好ましい。抵抗素子あるいは非線
形素子は、第１、第２バイアス電流、入力電流を流して
電圧降下をさせることにより、基準電圧及び変換電圧を
出力するための基準となる電圧源に接続されているが、
これらの電圧源を抵抗素子と非線形素子とで異なる電圧
源とすることが好ましい。これにより、第１バイアス電
流が流れる抵抗素子と、第２バイアス電流が流れる非線
形素子との間で電圧降下量が異なる場合でも、切り替え
の前後における基準電圧を略同一にすることができ、次
段の回路構成における入力仕様にとって好都合である。

【００３６】また、請求項７に係る電流電圧変換装置
は、請求項２に記載の電流電圧変換装置において、基準
電圧に対する変換電圧の差電圧が所定電圧値以上である
ことを検出する検出部を備え、検出部による検出結果に
基づき、第１及び第２電流電圧変換部には、第１バイア
ス電流に代えて第２バイアス電流が入力されることを特
徴とする。

【００３７】請求項７の電流電圧変換装置では、検出部
により、基準電圧に対する変換電圧の差電圧が所定電圧
値以上であることを検出して、第１及び第２電流電圧変
換部への基準電流を第１バイアス電流から第２バイアス
電流に切り替える。

【００３８】また、請求項８に係る電流電圧変換装置
は、請求項２に記載の電流電圧変換装置において、基準
電圧、及び変換電圧を差動入力信号とする差動増幅部を
備え、差動増幅部から出力される差動出力信号、あるい
は差動出力信号との間に相間を有する差動信号の差電圧
が所定電圧値以上であることを検出する検出部を備え、
検出部による検出結果に基づき、第１及び第２電流電圧
変換部には、第１バイアス電流に代えて第２バイアス電
流が入力されることを特徴とする。

【００３９】請求項８の電流電圧変換装置では、基準電
圧に対する変換電圧の差電圧を増幅する差動増幅部を更
に備えており、検出部により、増幅された差動出力信
号、あるいは差動増幅部の前後段等において差動増幅信
号との間に相間を有する差動信号の差電圧が所定電圧値
以上であることを検出して、第１及び第２電流電圧変換
部への基準電流を第１バイアス電流から第２バイアス電
流に切り替える。

【００４０】これにより、電流電圧変換特性が圧縮され
る前の状態において、基準電圧に対する変換電圧の差電
圧である出力電圧と入力電流との間には所定の変換特性
があるので、入力電流が所定電流値に達したか否かは出
力電圧値が所定電圧値に達したことを検出する検出部を
備えることにより検出することができる。また、検出部
は、所定電圧値をオフセット電圧とする比較器を含むこ
とが好ましい。

【００４１】ここで、差動増幅信号との間に相間を有す
る差動信号とは、差動増幅部から差動増幅信号を出力す
る出力段の前段信号や、差動増幅信号が入力される後段
回路において生成される信号であって、差動増幅信号と
の間に特定の関係を有する信号である。

【００４２】また、請求項９に係る電流電圧変換装置
は、請求項７又は８に記載の電流電圧変換装置におい
て、第１電流電圧変換部に第１あるいは第２バイアス電
流を供給する第１電流源と、第２電流電圧変換部に第１
あるいは第２バイアス電流を供給する第２電流源と、検
出部による検出結果に基づき、第１及び第２電流源が出
力すべきバイアス電流を制御する制御信号を出力する制
御部とを備えることを特徴とする。

【００４３】請求項９の電流電圧変換装置では、第１及
び第２電流電圧変換部には、第１あるいは第２バイアス
電流を供給する第１及び第２電流源を各々備えており、
検出部の検出結果に基づいて、制御部が、第１及び第２
電流源が出力すべきバイアス電流を制御する制御信号を
出力する。

【００４４】これにより、第１及び第２電流源の回路構
成に合わせて制御部からの制御信号を適宜に設定するこ
とができるので、第１及び第２バイアス電流を切り替え
る第１及び第２電流源の回路構成に制約を設けることな
く回路構成を行うことができる。例えば、制御信号とし
てデジタル信号を出力すれば、第１及び第２電流源が出
力すべきバイアス電流を切替制御することができ、アナ
ログ信号を出力すれば、第１及び第２電流源が出力すべ
きバイアス電流をバイアス制御することができる。

【００４５】また、請求項１０に係る電流電圧変換装置
は、請求項９に記載の電流電圧変換装置において、制御
部は、検出部による検出結果に基づきセットされ、入力
電流の停止から所定時間の経過後にリセットされるラッ
チ部を含むことを特徴とする。

【００４６】請求項１０の電流電圧変換装置では、制御
部には、ラッチ部が含まれており、検出部による検出結
果に基づいてセットされると共に、入力電流の停止から
所定時間の経過後にリセットされる。

【００４７】これにより、検出部による検出結果に基づ
いて、入力電流の状態が所定電流値以上であるとして、
第１及び第２電流源が第２バイアス電流を流すようにラ
ッチ部をセットすると共に、入力電流が停止して所定時
間が経過した場合に、入力電流の状態が解除されたとし
てラッチ部をリセットして第１及び第２電流源からの電
流を第１バイアス電流に戻すことができる。一連の入力
電流動作ごとに入力電流強度に合わせた電流電圧変換特
性を設定することができる。

【００４８】

【発明の実施の形態】以下、本発明の電流電圧変換装置
について具体化した第１乃至第４実施形態を図１乃至図
１２に基づき図面を参照しつつ詳細に説明する。図１
は、第１実施形態の電流電圧変換装置を示す回路ブロッ
ク図である。図２は、第２実施形態の電流電圧変換装置
を示す回路ブロック図である。図３は、第２実施形態の
電流電圧変換装置の具体例を示す回路ブロック図であ
る。図４は、第１及び第２実施形態の電流電圧変換装置
の動作波形図である。図５は、第３実施形態の電流電圧
変換装置を示す回路ブロック図である。図６は、第３実
施形態の電流電圧変換装置の具体例を示す回路ブロック
図である。図７は、第３実施形態の電流電圧変換装置の
動作波形図である。図８は、第４実施形態の電流電圧変
換装置を示す回路ブロック図である。図９は、第４実施
形態の電流電圧変換装置の動作波形図である。図１０
は、リセット信号発生回路の具体例を示す回路図であ
る。図１１は、リセット信号発生回路の具体例における
動作波形図である。図１２は、ボトムホールド回路の具
体例を示す回路図である。

【００４９】図１に示す第１実施形態の電流電圧変換装
置１では、第１従来技術における電流電圧変換装置１０
０に加えてバイアス電流制御部１０を備えている。ここ
で、第１従来技術と同様の構成については同様の符号を
付しておりここでの説明は省略する。バイアス電流制御
部１０では、変換電圧端子ＶＭがボトムホールド回路１
４に接続され、基準電圧端子ＶＰがオフセット電圧源Ｖ
ＳＥＴの高電圧側端子に接続されている。ボトムホール
ド回路１４からの出力端子ＶＭ＿Ｈと、オフセット電圧
源ＶＳＥＴの低電圧側端子は、入力レベル検出回路１１
に入力されている。入力レベル検出回路１１の出力端子
ＶＳは、制御回路１２に接続されている。制御回路１２
のリセット端子ＶＯＦＦには、リセット信号ＶＯＦＦが
入力されていると共に、出力端子ＶＣが定電流回路１３
に接続されている。定電流回路１３の出力端子は、トラ
ンジスタＱ１０１、Ｑ１０２のエミッタ端子に接続され
ている。

【００５０】第１実施形態の電流電圧変換装置１におけ
る初期状態では、定電流回路１３の各々の出力端子へ
は、バイアス電流ＩＢ１、ＩＢ２（ＩＢ１＝ＩＢ２）と
して第１バイアス電流が、トランジスタＱ１０１、Ｑ１
０２と、第１及び第２電流電圧変換部であるダイオード
Ｄ１０１、Ｄ１０２を介して、電源電圧ＶＣＣから流れ
込んでいる。従って、受光していない状態で電流入力信
号Ｉｉｎがない状態において、ダイオードＤ１０１、Ｄ
１０２に第１バイアス電流が流れることによる電圧降下
で、変換電圧端子ＶＭ、及び基準電圧端子ＶＰには、ダ
イオードＤ１０１、Ｄ１０２の順方向電圧特性により、
共に同一の基準電圧ＶＰが出力された状態となってい
る。

【００５１】フォトダイオードＰＤが光信号を受光する
と、フォトダイオードＰＤにより電流入力信号Ｉｉｎが
第１バイアス電流のバイアス電流ＩＢ１に加算されるた
め、ダイオードＤ１０１に、電流入力信号Ｉｉｎの電流
分だけ加算された順方向電圧が生ずる。ダイオードＤ１
０２の順方向電圧は不変であるため、両ダイオードＤ１
０１、Ｄ１０２による電圧降下の差電圧が出力電圧とな
る。

【００５２】ここで、電流入力信号Ｉｉｎが小さい場合
には、ダイオードＤ１０１、Ｄ１０２の電流・電圧特性
において電流が小さな領域を使用するため、第１バイア
ス電流ＩＢ１、ＩＢ２も小さな電流値に設定しておくこ
とが好ましい。この時のダイオード特性は、小さな電流
の変化割合に対しても電圧の変化割合が小さくならない
ため、微小な電流の変化に対しても有意な電圧変化がダ
イオードＤ１０１、Ｄ１０２の端子間電圧として現れ
る。このため、基準電圧端子ＶＰに対する変換電圧端子
ＶＭの電圧降下により生ずる差電圧を、差動増幅回路Ａ
ＭＰ１０１が検出することができる。ここで検出可能な
差電圧は、バイアス電流制御部１０におけるオフセット
電圧源ＶＳＥＴに比して小さな電圧であるため、入力レ
ベル検出回路１１は、バイアス電流ＩＢ１、ＩＢ２の切
り換えのための検出信号ＶＳを出力することはない。

【００５３】電流入力信号Ｉｉｎが大きくなるにつれ、
ダイオードＤ１０１の順方向電圧は大きくなっていき、
変換電圧端子ＶＭの電圧は降下して、基準電圧端子ＶＰ
との差電圧である出力電圧は大きくなっていく。この差
電圧が、バイアス電流制御部１０におけるオフセット電
圧源ＶＳＥＴの電圧値を上まわった時点で、入力レベル
検出回路１１は、出力電圧が所定電圧値に達しことを検
出する。出力端子ＶＳから出力される検出信号ＶＳが反
転してハイレベルとなることにより、制御回路１２をセ
ットして制御端子ＶＣからハイレベルの制御信号ＶＣを
出力する。この制御信号ＶＣを受けて定電流回路１３
は、バイアス電流ＩＢ１、ＩＢ２を第１バイアス電流か
ら第２バイアス電流に増加する。これらのバイアス電流
ＩＢ１、ＩＢ２は、トランジスタＱ１０１、Ｑ１０２を
介してダイオードＤ１０１、Ｄ１０２に流れる。ここ
で、ダイオードＤ１０１、Ｄ１０２は、導通電流に対す
る端子間電圧の特性が上に凸の単調増加特性を有してい
るので、ダイオードＤ１０１、Ｄ１０２に流れるバイア
ス電流ＩＢ１、ＩＢ２が第１バイアス電流から第２バイ
アス電流に増加したことにより、変換電圧端子ＶＭに出
力される変換電圧出力ＶＭと、基準電圧端子ＶＰに出力
される基準電圧出力ＶＰとの差電圧である出力電圧は、
電流入力信号Ｉｉｎに対してより圧縮された特性とな
る。ここで、基準電圧端子ＶＰに出力される基準電圧出
力ＶＰは、ダイオードの電流・電圧特性がより圧縮され
た動作点における基準電圧ＶＰとなり、ダイオードＤ１
０１に流れる電流入力信号Ｉｉｎに従い、圧縮されて出
力される変換電圧出力ＶＭとの差電圧を差動増幅回路Ａ
ＭＰ１０１に出力する。ダイオードの電流・電圧特性
は、バイアス電流を第２バイアス電流に増加させたこと
により、第１バイアス電流のときの順方向電圧特性に比
してより圧縮された特性となっているので、電流入力信
号Ｉｉｎが大きな電流値で増減しても出力電圧は圧縮さ
れた差電圧を維持しており、差動増幅回路ＡＭＰ１０１
の入力ダイナミックレンジを、小電流領域の電流入力信
号Ｉｉｎに対する場合と同様でよく変更する必要はな
い。

【００５４】図２に示す第２実施形態の電流電圧変換装
置２では、第１実施形態の電流電圧変換装置１における
第１及び第２電流電圧変換部であるダイオードＤ１０
１、Ｄ１０２に加えて、抵抗素子Ｒ１０１、Ｒ１０２を
並列に接続とした構成となっている。ここで、第２従来
技術、第1実施形態と同様の構成については同様の符号
を付しておりここでの説明は省略する。

【００５５】第２実施形態の電流電圧変換装置２におけ
る初期状態では、定電流回路１３の各々の出力端子へ
は、バイアス電流ＩＢ１、ＩＢ２（ＩＢ１＝ＩＢ２）と
して第１バイアス電流が、トランジスタＱ１０１、Ｑ１
０２を介して並列接続されたダイオードダイオードＤ１
０１、Ｄ１０２と抵抗素子Ｒ１０１、Ｒ１０２とを通っ
て、電源電圧ＶＣＣから流れ込んでいる。ここで、第１
バイアス電流を小さく設定しておき、バイアス電流ＩＢ
１、ＩＢ２がダイオードＤ１０１、Ｄ１０２を流れず、
専ら抵抗素子Ｒ１０１、Ｒ１０２に流れるように設定し
ておく。即ち、第１バイアス電流のバイアス電流ＩＢ
１、ＩＢ２が流れることによる抵抗素子Ｒ１０１、Ｒ１
０２における電圧降下は、ダイオードＤ１０１、Ｄ１０
２の順方向電圧である略０．７Ｖより充分に小さな電圧
値に設定しておく。この電圧降下により、変換電圧端子
ＶＭ、及び基準電圧端子ＶＰには、共に同一の基準電圧
ＶＰが出力された状態となっている。

【００５６】フォトダイオードＰＤが光信号を受光する
と、フォトダイオードＰＤにより電流入力信号Ｉｉｎが
第１バイアス電流のバイアス電流ＩＢ１に加算されるた
め、抵抗素子Ｒ１０１に電流入力信号Ｉｉｎの電流分だ
け加算された電圧降下が生ずる。この電圧降下が加算さ
れてもダイオードＤ１０１の順方向電圧である略０．７
Ｖより充分に低い電圧であれば電流入力信号Ｉｉｎは専
ら抵抗素子Ｒ１０１を流れることとなる。尚、抵抗素子
Ｒ１０２を流れるバイアス電流ＩＢ２は第１バイアス電
流のまま不変であるため、両抵抗素子Ｒ１０１、Ｒ１０
２の電圧降下の差電圧が出力電圧となる。

【００５７】ここで、電流入力信号Ｉｉｎが小さい場合
には、抵抗素子Ｒ１０１に生ずる電圧降下がダイオード
Ｄ１０１の順方向電圧である略０．７Ｖには満たないた
め、変換電圧端子ＶＭに現れる変換電圧ＶＭは、抵抗素
子Ｒ１０１の電圧降下による電圧となる。従って、差電
圧である出力電圧は、電流入力信号Ｉｉｎに対して比例
の関係にあることとなり、微小な電流入力信号Ｉｉｎに
対しても有意な出力電圧を得ることができる。この比例
領域を適宜に広く取るため、バイアス電流ＩＢ１、ＩＢ
２に流れる第１バイアス電流は適宜に小さな電流値に設
定しておくことが好ましい。出力電圧は、差動増幅回路
ＡＭＰ１０１において検出することができる。ここで検
出可能な差電圧は、バイアス電流制御部１０におけるオ
フセット電圧源ＶＳＥＴに比して小さな電圧であるた
め、入力レベル検出回路１１は、バイアス電流ＩＢ１、
ＩＢ２の切り換えのための検出信号ＶＳを出力すること
はない。

【００５８】電流入力信号Ｉｉｎが大きくなるにつれ、
抵抗素子Ｒ１０１の電圧降下は大きくなっていき、略
０．７Ｖに達した時点で抵抗素子Ｒ１０１に並列に接続
されているダイオードＤ１０１の順方向電圧に達してダ
イオードＤ１０１が導通を始める。このときの変換電圧
端子ＶＭの変換電圧ＶＭを最大降下電圧とし、この時の
基準電圧端子ＶＰの基準電圧ＶＰとの差電圧を最大出力
電圧とする。バイアス電流制御部１０におけるオフセッ
ト電圧源ＶＳＥＴの電圧値を、差電圧が最大出力電圧に
至るまでの適宜な電圧値に設定しておけば、出力電圧が
オフセット電圧源ＶＳＥＴに達した時点で、入力レベル
検出回路１１は出力電圧が所定電圧値に達しことを検出
する。出力端子ＶＳから出力される検出信号ＶＳがハイ
レベルに反転することにより、制御回路１２をセットし
て制御端子ＶＣからハイレベルの制御信号ＶＣを出力す
る。この制御信号ＶＣを受けて定電流回路１３は、バイ
アス電流ＩＢ１、ＩＢ２を第１バイアス電流から第２バ
イアス電流に増加する。これらのバイアス電流ＩＢ１、
ＩＢ２は、トランジスタＱ１０１、Ｑ１０２を介して、
抵抗素子Ｒ１０１、Ｒ１０２の電圧降下を略０．７Ｖと
なる程度に抵抗素子Ｒ１０１、Ｒ１０２に流れながら、
それ以上の電流については、ダイオードＤ１０１、Ｄ１
０２に流れることとなる。所定電流値以下の電流入力信
号Ｉｉｎでは、抵抗素子Ｒ１０１に流れることによる抵
抗素子Ｒ１０１の電圧降下を変換電圧ＶＭとして、電流
入力信号Ｉｉｎに対して比例関係の変換特性を維持しな
がら、所定電流値以上の電流入力信号Ｉｉｎでは、ダイ
オードＤ１０１に流れることによるダイオードＤ１０１
の順方向電圧降下を変換電圧ＶＭとして、電流入力信号
Ｉｉｎに対して圧縮された変換特性とすることができ
る。

【００５９】従って、所定電流値を適宜に設定すること
により、広い電流入力信号Ｉｉｎに対して出力電圧を所
定の差電圧に維持しておくことができ、差動増幅回路Ａ
ＭＰ１０１の入力ダイナミックレンジを、小電流域の電
流入力信号Ｉｉｎと大電流域の電流入力信号Ｉｉｎとの
間で変更する必要はない。

【００６０】図３に示す第２実施形態の具体例における
電流電圧変換装置２Ａでは、バイアス電流制御部１０Ａ
において、入力レベル検出回路１１は、比較器１１Ａに
より構成されている。比較器１１Ａの差動入力端子に
は、ボトムホールド回路１４Ａにより変換電圧端子ＶＭ
の変換電圧ＶＭにおけるボトム電圧ＶＭ＿Ｈがホールド
されて反転入力端子に、基準電圧端子ＶＰの基準電圧Ｖ
Ｐに対して負のオフセット電圧ＶＳＥＴを付加したオフ
セット電圧源ＶＳＥＴの低電圧側端子が非反転入力端子
に接続されている。比較器１１Ａの出力端子ＶＳからは
ハイレベルの論理信号ＶＳが出力されて制御回路１２Ａ
に入力される。この信号ＶＳを受けて制御回路１２Ａは
ハイレベルの論理信号ＶＣを出力端子ＶＣから出力す
る。一方、制御回路１２Ａには、リセット信号ＶＯＦＦ
が入力されており、この信号ＶＯＦＦの入力により制御
信号ＶＣをローレベルにリセットする。ここで、リセッ
ト信号ＶＯＦＦは、リセット信号発生回路２２から出力
されている。変換電圧端子ＶＭと基準電圧端子ＶＰとの
差電圧である出力電圧は、差動増幅回路ＡＭＰ１０１に
て差動増幅された差動出力信号を２値化回路２１により
論理信号ＲＸに変換する。リセット信号発生回路２２
は、論理信号ＲＸの入力を受けてリセット信号ＶＯＦＦ
を出力する回路である。定電流回路１３Ａは、バイアス
電流ＩＢ１、ＩＢ２として第１バイアス電流Ｉ１、Ｉ２
を供給するＮＭＯＳトランジスタＭ１０１、Ｍ１０２で
構成される電流源に加え、制御回路１２Ａからの出力端
子ＶＣがゲート端子に接続されるＮＭＯＳトランジスタ
Ｍ１、Ｍ２と、ＮＭＯＳトランジスタＭ１、Ｍ２により
導通される電流経路におけるバイアス電流値ＩＳ１、Ｉ
Ｓ２を決定するための抵抗素子Ｒ１、Ｒ２とにより構成
されている。第１バイアス電流Ｉ１、Ｉ２は流れつづけ
ているので、第１バイアス電流Ｉ１、Ｉ２に電流値ＩＳ
１、ＩＳ２を加算した電流値が、第２バイアス電流とな
る。尚、ＮＭＯＳトランジスタＭ１０１、Ｍ１０２のゲ
ート端子は、図示しない制御電圧によりバイアスされる
ことにより第１バイアス電流Ｉ１、Ｉ２の定電流特性を
維持している。カレントミラー回路などが代表的な回路
例である。

【００６１】出力電圧がオフセット電圧源ＶＳＥＴに達
した時点で、比較器１１Ａの反転端子に入力されている
変換電圧ＶＭのボトム電圧ＶＭ＿Ｈが、非反転端子に入
力されているオフセット電圧ＶＳＥＴを付加した基準電
圧ＶＰを越えて下がり、比較器１１Ａの出力信号ＶＳは
ハイレベルに反転する。ハイレベルの出力信号ＶＳが入
力されている制御回路１２Ａは、ハイレベルの制御信号
ＶＣを出力する。制御信号ＶＣは、ＮＭＯＳトランジス
タＭ１、Ｍ２のゲート端子に入力されているので、ＮＭ
ＯＳトランジスタＭ１、Ｍ２が導通して、抵抗素子Ｒ
１、Ｒ２を通る電流経路が追加接続される。ここで、抵
抗素子Ｒ１、Ｒ２における高電圧側の端子は、トランジ
スタＱ１０１、Ｑ１０２のベース・エミッタ接合を介し
てバイアス電圧源ＶＢＩＡＳに接続されているので、バ
イアス電圧ＶＢＩＡＳからベース・エミッタ間の順方向
電圧（略０．７Ｖ）を減じた電圧値が印加される。これ
により、追加された電流経路に流れる電流値ＩＳ１、Ｉ
Ｓ２が決定される。第１バイアス電流Ｉ１、Ｉ２は流れ
つづけているので、バイアス電圧源ＶＢＩＡＳの電圧
値、抵抗素子Ｒ１、Ｒ２の抵抗値を適宜に定めて電流値
ＩＳ１、ＩＳ２を決定することにより、電流値ＩＳ１、
ＩＳ２と第１バイアス電流Ｉ１、Ｉ２との和として第２
バイアス電流が決定される。一方、第２バイアス電流か
ら第１バイアス電流への復帰は、制御回路１２Ａへのリ
セット信号ＶＯＦＦの入力により行われる。リセット信
号ＶＯＦＦの入力により、制御信号ＶＣがローレベルに
反転するので、ＮＭＯＳトランジスタＭ１、Ｍ２が非導
通となり追加の電流経路が遮断される。これにより、第
１バイアス電流Ｉ１、Ｉ２の電流経路のみが残される。
リセット信号ＶＯＦＦは、リセット信号発生回路２２に
より生成されるが、これは後述するように、２値化され
た出力信号ＲＸを検出しておき、所定時間の間に信号Ｒ
Ｘが出力されないことにより行うことができる。所定時
間の間に２値化信号ＲＸが出力されない場合に、一連の
電流入力信号Ｉｉｎの受信が終了したものとしてバイア
ス電流ＩＢ１、ＩＢ２のバイアス状態を元の状態に戻
す。

【００６２】図４に従来技術との比較において第１及び
第２実施形態の簡単な動作波形を示している。電流入力
信号Ｉｉｎについては、電流強度は大小さまざまであ
る。図４においては、第１の電流入力信号Ｉｉｎの電流
パルスに対して、第２乃至第４の電流パルスの強度が大
きな場合を示している。第１及び第２従来技術において
は、大電流の電流パルスが入力された場合に、変換電圧
端子ＶＭにおける変換電圧ＶＭは、基準電圧ＶＰから、
ダイオードＤ１０１の順方向電圧ＶＢＥ（略、０．７
Ｖ）分の電圧降下した電圧でクランプされる。従って、
変換電圧ＶＭと基準電圧ＶＰとの差電圧である出力電圧
は、第１の電流パルスにおける場合に比して、第２乃至
第４の電流パルスにおける場合に大きな値となってしま
う。

【００６３】これに対して、第１及び第２実施形態にお
いては、大きな電流パルスである第２の電流パルスが入
力されて変換電圧ＶＭが大きく低下して、このボトム電
圧がボトムホールド回路１４、１４Ａの出力電圧ＶＭ＿
Ｈとして入力レベル検出回路１１あるいは比較器１１Ａ
に入力される。この時のボトム電圧ＶＭ＿Ｈは、基準電
圧ＶＰに対して負のオフセット電圧ＶＳＥＴを付加され
た電圧より低電圧に低下するので、入力レベル検出回路
１１による検出、あるいは比較器１１Ａの出力反転動作
により、変換電圧ＶＭの電圧値が、オフセット電圧ＶＳ
ＥＴとして設定されている所定電圧を越えて低下したこ
とを検出し、出力信号ＶＳをハイレベルに反転する。こ
れにより、制御回路１２Ａからの制御信号ＶＣもハイレ
ベルとなり、バイアス電流ＩＢ１、ＩＢ２を第１バイア
ス電流Ｉ１、Ｉ２から第２バイアス電流Ｉ１＋ＩＳ１、
Ｉ２＋ＩＳ２に増加する。

【００６４】第２バイアス電流Ｉ１＋ＩＳ１、Ｉ２＋Ｉ
Ｓ２が流れると、この電流のうち、追加された電流ＩＳ
１、ＩＳ２による電圧降下ＶＳＨＦＴが、変換電圧ＶＭ
と基準電圧ＶＰとに共通に印加される。これに伴い、入
力レベル検出回路１１あるいは比較器１１Ａの反転入力
であるボトムホールド電圧ＶＭ＿Ｈと、非反転入力であ
るオフセット電圧ＶＳＥＴ付きの基準電圧ＶＰとについ
ても、電圧降下ＶＳＨＦＴが印加される。従って、変換
電圧ＶＭ、基準電圧ＶＰ、ボトムホールド電圧ＶＭ＿
Ｈ、及びオフセット電圧ＶＳＥＴ付きの基準電圧ＶＰは
共に、電圧降下ＶＳＨＦＴ分の平行移動を受けて低電圧
側にシフトして動作を継続する。ここで、先行して電圧
降下したボトムホールド電圧ＶＭ＿Ｈは、その後の基準
電圧ＶＰの平行移動による電圧降下によりオフセット電
圧ＶＳＥＴが印加された基準電圧ＶＰとの電位関係が再
逆転することとなる。この電圧再逆転により、入力レベ
ル検出回路１１あるいは比較器１１Ａの出力電圧ＶＳは
ローレベルに反転する。しかしながら、この場合でも、
制御回路１２、１２Ａがラッチ部を備えていれば、制御
信号ＶＣはハイレベルを維持しつづけて、バイアス電流
ＩＢ１、ＩＢ２として第２バイアス電流を流しつづける
こととなる。

【００６５】各電流パルスが終了すると、変換電圧ＶＭ
における電圧降下はなくなり基準電圧ＶＰの電圧レベル
に戻るが、この時の基準電圧ＶＰは、第２バイアス電流
が流れることにより生成される電圧降下に基づくもので
ある。一方、変換電圧ＶＭのボトムホールド回路ＶＭ＿
Ｈは、変換電圧ＶＭの電圧上昇には直ちに追従すること
はできず、ボトムホールド回路１４、１４Ａや、入力レ
ベル検出回路１１あるいは比較器１１Ａの反転入力端子
における回路構成に基づき徐々に基準電圧ＶＰに戻って
いく。このような状態は、後続の電流パルスが入力され
ることにより、変換電圧ＶＭが再度電圧降下をして解消
される（第２の電流パルスの終了から第３の電流パルス
の開始、及び第３の電流パルスの終了から第４の電流パ
ルスの開始の場合）。これに対して、一連の電流パルス
入力が完了した第４の電流パルスの終了後においては、
変換電圧ＶＭが基準電圧ＶＰに戻った後からボトムホー
ルド電圧ＶＭ＿Ｈは電圧値の上昇を始めるが、後述のリ
セット信号発生回路２２により、電流パルスの終了後の
所定時間経過後に発生されるリセット信号ＶＯＦＦが制
御回路１２、１２Ａをリセットして制御信号ＶＣをロー
レベルに戻す。これにより、ＮＭＯＳトランジスタＭ
１、Ｍ２はオフし追加の電流経路は遮断され、バイアス
電流ＩＢ１、ＩＢ２は第１バイアス電流Ｉ１、Ｉ２に戻
る。従って、変換電圧ＶＭ，基準電圧ＶＰ等も初期の電
圧に戻り次の電流パルスの入力待ち状態に移行する。
尚、このとき、図示しない制御回路にリセット信号ＶＯ
ＦＦ等を入力することより、ボトムホールド回路１４、
１４Ａの出力端子を、変換電圧端子ＶＭにショートする
ように設定してやれば、ボトムホールド電圧ＶＭ＿Ｈの
残存電圧も一気に解消されて好都合である。

【００６６】図５に示す第３実施形態の電流電圧変換装
置３では、第２実施形態における入力レベル検出回路１
１へのオフセット電圧ＶＳＥＴ付き基準電圧ＶＰの入力
に代えて、基準電圧ＶＰとは異なる所定の固定電圧ＶＢ
からの所定電圧ＶＳＥＴの電圧降下電圧を入力してい
る。バイアス電流ＩＢ１、ＩＢ２の電流値を第１バイア
ス電流から第２バイアス電流に切り替えるポイントは、
第１バイアス電流状態において、所定の電流入力信号Ｉ
ｉｎにより変換電圧ＶＭが所定の電圧降下を生ずるポイ
ントであるので、入力レベル検出回路３１における比較
電圧としては、第２バイアス電流により電圧値が変化す
る基準電圧ＶＰに基づく必要がなく、固定電圧ＶＢから
の所定電圧ＶＳＥＴの電圧降下として設定した構成であ
る。ここで、第２従来技術、第1及び第２実施形態と同
様の構成については同様の符号を付しておりここでの説
明は省略する。また、入力レベル検出回路３１、制御回
路３２、定電流回路３３、及びボトムホールド回路３４
についても、第１実施形態における同様の機能回路ブロ
ックである入力レベル検出回路１１、制御回路１２、定
電流回路１３、及びボトムホールド回路１４と同様であ
るので、ここでの説明は省略する。

【００６７】図６に示す第３実施形態の具体例における
電流電圧変換装置３Ａでは、バイアス電流制御部３０Ａ
において、比較器３１Ａ、制御回路３２Ａ、定電流回路
３３Ａ、及びボトムホールド回路３４Ａを備えており、
第２実施形態の具体例におけるバイアス電流制御部１０
Ａと同様である。バイアス電流制御部３０Ａでは、比較
器３１Ａの反転入力端子に、オフセット電圧ＶＳＥＴ付
きの基準電圧ＶＰが入力されていることに代えて、所定
の固定電圧ＶＢからの所定電圧ＶＳＥＴの電圧降下電圧
を入力している点が異なっている。第１バイアス電流時
の基準電圧ＶＰからのオフセット電圧ＶＳＥＴの電圧降
下に代えて、固定電圧ＶＢからの所定電圧ＶＳＥＴの電
圧降下が等しくなるように条件つけることは容易であ
り、第２実施形態の具体例における電流電圧変換装置２
Ａの場合と同様の電流入力信号Ｉｉｎにおいて、バイア
ス電流ＩＢ１、ＩＢ２の切り換えを行うことができる。
ここで、第２実施形態の具体例と同様の構成については
同様の符号を付しておりここでの説明は省略する。ま
た、入力レベル検出回路３１Ａ、制御回路３２Ａ、定電
流回路３３Ａ、及びボトムホールド回路３４Ａについて
も、第２実施形態の具体例における同様の機能回路ブロ
ックである入力レベル検出回路１１Ａ、制御回路１２
Ａ、定電流回路１３Ａ、及びボトムホールド回路１４Ａ
と同様であるので、ここでの説明は省略する。尚、第３
実施形態の具体例３Ａでは、入力オフセット電流キャン
セル回路３５として、増幅回路ＡＭＰ１を備え、抵抗素
子ＲＭを介して変換電圧端子ＶＭと反転入力端子と接続
し、抵抗素子ＲＰを介して基準電圧端子ＶＰと非反転入
力端子と接続して、更に、両入力端子間を容量素子Ｃ１
で接続した構成を備えており、増幅回路ＡＭＰ１の出力
端子を電流入力信号Ｉｉｎに接続している。変換電圧端
子ＶＭと基準電圧端子ＶＰとの間の直流的なオフセット
を検出して、電流入力信号Ｉｉｎが入力されている端子
にオフセットキャンセル用の電流をフィードバックする
構成であるが、このような構成を有している場合におい
ても、本発明は、同様の作用・効果を有するものであ
る。

【００６８】図７に示す第３実施形態の具体例３Ａにお
ける動作波形においては、図４に示す第２実施形態の具
体例２Ａにおける動作波形と同様の動作波形を示してい
る。第３実施形態の具体例３Ａでは、比較器３１Ａの非
反転入力端子に、固定電圧ＶＢから所定電圧ＶＳＥＴの
電圧降下をした電圧が入力されている。この電圧は固定
である。図７の場合、バイアス電流ＩＢ１、ＩＢ２が第
２バイアス電流に切り替わり基準電圧ＶＰが電圧降下Ｖ
ＳＨＦＴした後は、変換電圧ＶＭのボトムホールド電圧
ＶＭ＿Ｈが、比較器３１Ａの非反転入力端子への電圧を
下回るように設定されているため、比較器３１Ａからの
出力電圧ＶＳはハイレベルを維持している。

【００６９】一連の電流パルスが終了した後は、第２実
施形態の具体例２Ａの場合と同様に、リセット信号ＶＯ
ＦＦを待って制御回路３２Ａがリセットされて制御信号
ＶＣをローレベルとしてバイアス電流ＩＢ１、ＩＢ２の
電流値を第１バイアス電流Ｉ１、Ｉ２に戻すが、この動
作については第２実施形態の具体例２Ａと同様である。
更に、比較器３１Ａの出力電圧ＶＳは、バイアス電流Ｉ
Ｂ１、ＩＢ２が第１バイアス電流に戻った後に、変換電
圧端子ＶＭにおける基準電圧ＶＰレベルが上昇すること
により、ローレベルに反転する。尚、図７では説明して
いないが、リセット信号ＶＯＦＦを使用しなくても、電
流パルスの終了後にボトムホールド電圧ＶＭ＿Ｈの電圧
レベルが、変換電圧ＶＭの電圧レベルである、第２バイ
アス電流の基準電圧ＶＰレベルに戻る過程で、固定電圧
ＶＢからの所定電圧ＶＳＥＴを減じた電圧値を交差する
ように設定しておけば、電圧値が交差した時点で、比較
器３１Ａの入力電圧関係が逆転して出力電圧ＶＳがロー
レベルに反転する。ボトムホールド電圧ＶＭ＿Ｈの電圧
レベルの上昇スピードは、ボトムホールド回路３４Ａ
や、比較器３１Ａの入力端子の回路構成に依存するが、
この上昇スピードと、固定電圧ＶＢ及び所定電圧ＶＳＥ
Ｔの電圧値とを適宜に設定すれば、後述するリセット信
号発生回路２２が不要となり、制御回路３２Ａにおける
ラッチ部（不図示）の構成も不要となる。

【００７０】図８に示す第４実施形態の電流電圧変換装
置４では、第３実施形態における入力レベル検出回路３
１のボトムホールド回路３４への変換電圧ＶＭの入力に
代えて、変換電圧ＶＭと基準電圧ＶＰとを差動入力信号
として差動増幅回路ＡＭＰ１０１で差動増幅した際の差
動出力信号ＶＯＭ、ＶＯＰのうち、反転出力信号ＶＯＭ
を入力信号としている。固定電圧ＶＢと所定電圧ＶＳＥ
Ｔとを適宜に設定することにより、固定電圧ＶＢからの
所定電圧ＶＳＥＴの電圧降下と、ボトムホールド回路４
４から出力されるボトムホールド電圧ＶＯＭ＿Ｈとが入
力レベル検出回路４１に入力、比較されることにより、
バイアス電流ＩＢ１、ＩＢ２の電流値を第１バイアス電
流から第２バイアス電流に切り替えるポイントを設定し
ている。ここで、第２従来技術、第1乃至第３実施形態
と同様の構成については同様の符号を付しておりここで
の説明は省略する。また、入力レベル検出回路４１、制
御回路４２、定電流回路４３、及びボトムホールド回路
４４についても、第３実施形態における同様の機能回路
ブロックである入力レベル検出回路３１、制御回路３
２、定電流回路３３、及びボトムホールド回路３４と同
様であるので、ここでの説明は省略する。

【００７１】図９に示す第４実施形態４における動作波
形においては、図４あるいは図７に示す動作波形と基本
的に同様の動作波形を示している。第４実施形態４で
は、図７に示す第３実施形態の具体例３Ａの場合とは異
なり、入力レベル検出回路４１には、差動増幅回路ＡＭ
Ｐ１０１の反転出力信号ＶＯＭに対するボトムホールド
電圧ＶＯＭ＿Ｈが入力されている。固定電圧ＶＢと所定
電圧ＶＳＥＴを適宜に設定しておけば、大きな電流値を
有する電流入力信号Ｉｉｎが入力されると（第２の電流
パルス）、入力レベル検出回路４１において、ボトムホ
ールド電圧ＶＯＭ＿Ｈが固定電圧ＶＢから所定電圧ＶＳ
ＥＴが降下した電圧を下回り、バイアス電流ＩＢ１、Ｉ
Ｂ２の切り換えを行うべき変換電圧ＶＭの電圧レベルに
達したことが検出される。出力電圧ＶＳがハイレベルに
反転することにより制御回路４２からハイレベルの制御
信号ＶＣが出力される動作については、図４あるいは図
７と同様である。図９では、バイアス電流ＩＢ１、ＩＢ
２が第２バイアス電流に切り換った後の変換電圧ＶＭと
基準電圧ＶＰとの差電圧が、切り替わる前の第１バイア
ス電流における差電圧に対して圧縮されるように設定さ
れているため、差動増幅回路ＡＭＰ１０１の出力信号で
ある反転出力信号ＶＯＭの電圧降下は、第２バイアス電
流に切り替わった状態において、高く設定されている。
その結果、ボトム電圧ＶＯＭ＿Ｈは、徐々に上昇し、や
がて固定電圧ＶＢから所定電圧ＶＳＥＴが降下した電圧
を越えて動作を継続するようになる。両電圧が交差した
時点で、入力レベル検出回路４１の出力電圧ＶＳは、再
反転してローレベルを出力する。この場合にも、制御回
路４２がラッチ部（不図示）を有していれば、制御信号
ＶＣは、ハイレベルを維持することができ、第２バイア
ス電流が印加される状態を継続することができる。

【００７２】一連の電流パルスが終了した後は、図４に
示す第２実施形態の場合と同様に、あるいは図７に示す
第３実施形態の場合に示されているように、、リセット
信号ＶＯＦＦを待って制御回路４２Ａがリセットされて
制御信号ＶＣをローレベルとしてバイアス電流ＩＢ１、
ＩＢ２の電流値を第１バイアス電流Ｉ１、Ｉ２に戻す。

【００７３】ここで、図１０にリセット信号発生回路２
２の具体例を示す。電流電圧変換装置の出力信号として
論理信号ＲＸはＰＭＯＳトランジスタＭＤ１のゲート端
子に接続されており、ＰＭＯＳトランジスタＭＤ１のソ
ース端子は電源減圧ＶＣＣに接続され、ドレイン端子は
定電流源ＩＤＬを介し、更に並列に容量素子ＣＤ１を介
して接地電圧ＧＮＤに接続されている。また、ドレイン
端子は、インバータゲートＩＮＶ１に入力されており、
インバータゲートＩＮＶ１の出力端子がリセット信号発
生回路２２の出力端子ＶＯＦＦとなっている。ここで、
ＰＭＯＳトランジスタＭＤ１のドレイン端子は、論理信
号ＲＸに対して論理を反転したピークホールド端子ＲＸ
＿Ｈを構成している。

【００７４】上記の構成を有するリセット信号発生回路
２２の動作を、図１１の動作波形に基づき説明する。論
理信号ＲＸがローレベルに反転すると、ＰＭＯＳトラン
ジスタＭＤ１がオンし、ピークホールド端子ＲＸ＿Ｈが
ハイレベルとなり、容量素子ＣＤ１を電源電圧ＶＣＣに
充電する。論理信号ＲＸがハイレベルに反転すると、Ｐ
ＭＯＳトランジスタＭＤ１はオフする。容量素子ＣＤ１
への電荷供給経路が遮断されるので、容量素子ＣＤ１の
電荷は、定電流源ＩＤＬにより放電され、ピークホール
ド端子ＲＸ＿Ｈの電圧は、所定の傾きを有して電圧降下
を行う。この状態で、論理信号ＲＸがローレベルとなれ
ば、ＰＭＯＳトランジスタＭＤ１がオンするので、ピー
クホールド端子ＲＸ＿Ｈは再度電源電圧ＶＣＣの電圧レ
ベルまで充電される。こうして、論理信号ＲＸが所定の
時間間隔で継続している期間は、ピークホールド端子Ｒ
Ｘ＿Ｈの電圧は、電源電圧ＶＣＣの電圧レベルをピーク
電圧として所定電圧以上の電圧に維持されている。この
電圧をインバータゲートＩＮＶＤ１の閾値電圧以上に設
定しておけば、リセット信号ＶＯＦＦはローレベルに維
持され、リセット信号ＶＯＦＦは出力されない。一連の
電流パルスの入力が終了し、論理信号ＲＸがローレベル
のパルス信号を出力しなくなると、ピークホールド端子
ＲＸ＿Ｈの電圧は、定電流源ＩＤＬにより時間と共に、
一定の傾きで低下していく。そして、所定時間ｔｄの経
過時にインバータゲートＩＮＶＤ１の閾値を下回り、イ
ンバータゲートＩＮＶＤ１の出力信号ＶＯＦＦが反転し
て、ハイレベルのリセット信号ＶＯＦＦが出力される。

【００７５】また、ボトムホールド回路１４、１４Ａ、
３４、３４Ａ、４４の具体例を図１２に示す。入力信号
ＶＩＮは、コレクタ端子が接地電圧ＧＮＤに接続されて
いるＰＮＰトランジスタＱＤ１のベース端子に接続され
ている。トランジスタＱＤ１のエミッタ端子は、接地電
圧ＧＮＤに接続されている容量素子ＣＤ２に接続される
と共に、電源電圧ＶＣＣに接続されている定電流源ＩＤ
Ｈからの電流が供給されている。更に、バッファ回路Ｂ
ＵＦの入力端子に入力されている。バッファ回路ＢＵＦ
の出力端子からボトムホールド信号ＶＩＮ＿Ｈが出力さ
れている。

【００７６】ボトムホールド回路１４、１４Ａ、３４、
３４Ａ、４４では、定電流源ＩＤＨの電流が、トランジ
スタＱＤ１のエミッタ端子に接続されている容量素子Ｃ
Ｄ２を、入力されている入力信号ＶＩＮに対してベース
・エミッタ間の順方向電圧分だけ高い電圧値まで充電す
る。次に、入力信号ＶＩＮの電圧レベルが低下すると、
トランジスタＱＤ１が導通して容量素子ＣＤ２の電荷を
放電するが、ＰＮＰトランジスタＱＤ１の特性により、
容量素子の端子電圧は、入力信号電圧ＶＩＮにベース・
エミッタ電圧を加算した電圧値以下に放電されることは
ない。再度、入力信号ＶＩＮの電圧レベルが上昇すれ
ば、容量素子ＣＤ２の端子電圧は、定電流源ＩＤＨから
出力される電流により容量素子ＣＤ２を充電することに
より一定の傾きで、入力信号電圧ＶＩＮにベース・エミ
ッタ間の順方向電圧が加算された電圧値に至るまで充電
される。この電圧値をバッファ回路によりバッファリン
グした信号として出力端子ＶＩＮ＿Ｈには、ボトムホー
ルドされた信号が得られる。

【００７７】以上、詳細に説明したように、本発明を具
体化した第１実施形態によれば、広い電流範囲の電流入
力信号Ｉｉｎに渡って適した電流電圧変換特性の切り換
えを、第１電流電圧変換部であるダイオードＤ１０１と
第２電流電圧変換部であるダイオードＤ１０２の各々に
入力される基準電流であるバイアス電流ＩＢ１、ＩＢ２
を第１バイアス電流と第２バイアス電流との間で切り替
えることで実現することができる。電流入力信号Ｉｉｎ
として微小電流が入力される場合には、バイアス電流Ｉ
Ｂ１、ＩＢ２として入力されている第１バイアス電流が
小さく設定されて、電流電圧変換を行うダイオードＤ１
０１、Ｄ１０２のダイオード特性において、小電流の変
化割合に対しても電圧の変化割合が小さくならない領域
となるので、電流入力信号Ｉｉｎが第１バイアス電流の
中に埋もれることもなく、周辺ノイズの影響を受けずに
有意な出力電圧を得ることができる。また、所定電流値
以下の小さな電流入力信号Ｉｉｎに対して電流電圧変換
特性の変換割合を大きくしながら、所定電流値以上の大
きな電流入力信号Ｉｉｎに対して電流電圧変換特性の変
換割合を小さくすることにより、広い入力電流範囲にお
いて出力電圧の範囲を狭く圧縮することができ、次段の
回路構成である差動増幅回路ＡＭＰ１０１等にに合わせ
た出力電圧範囲に設定することができる。

【００７８】ここで、電流電圧変換特性が圧縮される前
の状態において、基準電圧ＶＰに対する変換電圧ＶＭの
差電圧である出力電圧と電流入力信号Ｉｉｎとの間には
所定の変換特性があるので、電流入力信号Ｉｉｎが所定
電流値に達したか否かは出力電圧値が所定電圧値に達し
たことを検出する検出部である入力レベル検出回路１１
を備えることにより検出することができる。また、入力
レベル検出回路１１は、所定電圧値をオフセット電圧Ｖ
ＳＥＴとしている。

【００７９】また、第２乃至第４実施形態によれば、所
定電流値以下の入力電流領域では、第１バイアス電流は
抵抗素子Ｒ１、Ｒ２に流れて基準電圧ＶＰを設定すると
共に、電流入力信号Ｉｉｎも主に抵抗素子Ｒ１、Ｒ２に
流れるので、電流入力信号Ｉｉｎに対して一定の傾きを
有する比例関係の電流電圧変換特性を有した出力電圧が
得られる。電流入力信号Ｉｉｎに対する出力電圧の特性
が比例関係の特性であり比較的大きな変換割合を有して
いるため、微小な電流入力信号Ｉｉｎに対しても出力電
圧を検出することができる。また、所定電流値以上の入
力電流領域では、第２バイアス電流は非線形素子である
ダイオードＤ１０１、Ｄ１０２に流れて基準電圧ＶＰを
設定すると共に、電流入力信号Ｉｉｎも主にダイオード
Ｄ１０１、Ｄ１０２に流れるので、電流入力信号Ｉｉｎ
に対して上に凸の単調増加な電流電圧変換特性を有した
出力電圧が得られる。ダイオードＤ１０１、Ｄ１０２を
バイアスするために充分大きなバイアス電流ＩＢ１、Ｉ
Ｂ２として第２バイアス電流を設定しておけば、大きな
電流入力信号Ｉｉｎの過渡応答に対してもダイオードＤ
１０１、Ｄ１０２は高速応答性を維持することができ、
出力電圧の高速応答性を維持することができる。更に、
所定電流値以下の電流入力信号Ｉｉｎに対して比例関係
を有する電流電圧変換特性としながら、所定電流値以上
の電流入力信号Ｉｉｎに対して圧縮された電流電圧変換
特性としているので、広い電流入力信号Ｉｉｎに対して
出力電圧範囲を狭い電圧範囲に設定することができ、次
段の回路構成である差動増幅回路ＡＭＰ１０１等に合わ
せた出力電圧範囲に設定することができる。

【００８０】また、電流電圧変換特性が圧縮される前の
状態において、基準電圧ＶＰに対する変換電圧ＶＭの差
電圧である出力電圧と電流入力信号Ｉｉｎとの間には所
定の変換特性があるので、電流入力信号Ｉｉｎが所定電
流値に達したか否かは出力電圧値が所定電圧値に達した
ことを検出する検出部である入力レベル検出回路１１、
３１、４１、あるいは比較器１１Ａ、３１Ａを備えるこ
とにより検出することができる。

【００８１】また、第１乃至第４実施形態において、制
御部１２、１２Ａ、３２、３２Ａ、４２にラッチ部を備
えることにより、検出部である入力レベル検出回路１
１、３１、４１、あるいは比較器１１Ａ、３１Ａからの
出力信号ＶＳに基づき状態をセットすると共に、電流入
力信号Ｉｉｎが停止して所定時間が経過した場合に、電
流入力信号Ｉｉｎの状態が解除されたとしてラッチ部を
リセットしてバイアス電流ＩＢ１、ＩＢ２を第１バイア
ス電流に戻すことができる。一連の電流入力信号Ｉｉｎ
の入力動作ごとに入力電流強度に合わせた電流電圧変換
特性を設定することができる。但し、第３実施形態につ
いては、入力レベル検出回路３１、あるいは比較器３１
Ａからの出力信号ＶＳが、電流入力信号Ｉｉｎの有無の
状態を検出することができるので、制御部３２において
ラッチ部を備える必要はない。

【００８２】尚、本発明は前記実施形態に限定されるも
のではなく、本発明の趣旨を逸脱しない範囲内で種々の
改良、変形が可能であることは言うまでもない。例え
ば、本実施形態においては、非線形素子として接合型の
ダイオードＤ１０１、Ｄ１０２を使用する場合について
説明したが、これに限定されるものではなく、ＭＯＳト
ランジスタで構成されるダイオード素子であってもよ
い。接合型のダイオード素子を使用すれば電流電圧変換
特性として対数圧縮された特性とすることができ、ＭＯ
Ｓトランジスタで構成されるダイオード素子を使用すれ
ば電流電圧変換特性として平方根圧縮された特性とする
ことができる。

【００８３】更に、ダイオードＤ１０１，Ｄ１０２に代
えて、ベース接地構成のバイポーラトランジスタにおけ
るベース・エミッタ間特性を使用すれば、接合型ダイオ
ード素子における対数圧縮と同様な電流電圧変換特性と
することができる。また、ゲート接地構成のＭＯＳトラ
ンジスタにおけるゲート・ソース特性を使用すれば、Ｍ
ＯＳトランジスタで構成されるダイオード素子における
平方根圧縮と同様な電流電圧変換特性とすることができ
る。

【００８４】また、抵抗素子Ｒ１、Ｒ２とダイオードＤ
１０１，Ｄ１０２とを並列に接続して使用する場合に、
両素子を共通の電圧源に接続する場合について説明した
が、これに限定されるものではなく、抵抗素子による電
圧降下の基準となる電圧源と、ダイオード素子等の非線
形素子による電圧降下の基準となる電圧源とを異なる電
圧源としても良い。抵抗素子あるいは非線形素子は、第
１、第２バイアス電流、及び電流入力信号Ｉｉｎを流し
て電圧降下をさせることにより基準電圧ＶＰ及び変換電
圧ＶＭを出力するために基準となる電圧源に接続されて
いるが、これらの電圧源を抵抗素子と非線形素子とで異
なる電圧源とすることにより、第１バイアス電流が流れ
る抵抗素子と、第２バイアス電流が流れる非線形素子と
の間で電圧降下量が異なる場合でも、切り替えた前後に
おける基準電圧ＶＰの電圧値を略同一にすることがで
き、差動増幅回路ＡＭＰ１０１等の次段の回路構成にお
ける入力仕様にとって好都合とすることができる。

【００８５】また、定電流源１３Ａ、３３Ａに示した構
成では、第１バイアス電流と第２バイアス電流との切り
換えを、制御回路１２Ａ、３２Ａからの制御信号ＶＣが
デジタル信号であるとして説明したが、これに限定され
るものではなく、制御信号ＶＣとしてアナログ信号を出
力して第１、第２バイアス電流の設定をすることもでき
る。例えば、制御信号ＶＣとしてデジタル信号を出力す
れば、定電流源における第１、第２バイアス電流の設定
をスイッチング素子等により切替制御することができ、
アナログ信号を出力すれば、定電流源における電流の設
定をバイアス制御することができる。

【００８６】また、第４実施形態の電流電圧変換装置４
では、差動増幅回路ＡＭＰ１０１の差動出力信号ＶＯＭ
を、バイアス電流制御部４０のボトムホールド回路４４
に入力している場合について説明したが、これに限定さ
れるものではなく、差動出力信号ＶＯＭとの間に相間を
有する差動信号を入力することも可能である。ここで、
差動出力信号ＶＯＭとの間に相間を有する差動信号と
は、差動増幅回路から差動出力信号を出力する出力段の
前段信号や、差動出力信号が入力される後段回路におい
て生成される差動信号であって、差動出力信号との間に
特定の関係を有する信号である。

【００８７】（付記１） 入力電流に応じて出力される
変換電圧と、基準電圧との差電圧を入力電流に対する出
力電圧とする電流電圧変換装置において、基準電流によ
り前記基準電圧を出力する第１電流電圧変換部と、前記
第１電流電圧変換部と同じ電流電圧変換特性を有し、前
記入力電流により前記変換電圧を出力する第２電流電圧
変換部とを備え、前記入力電流が所定電流値以上である
場合に、前記第１及び第２電流電圧変換部における前記
電流電圧変換特性を共に変化させ、前記入力電流に対す
る前記出力電圧の変換割合を圧縮することを特徴とする
電流電圧変換装置。 （付記２） 前記入力電流が所定電流値以下である場合
に、前記第１電流電圧変換部に、前記基準電流として第
１バイアス電流を入力して前記基準電圧を出力すると共
に、前記第２電流電圧変換部に前記第１バイアス電流に
加えて前記入力電流を入力して前記変換電圧を出力し、
前記入力電流が所定電流値以上である場合に、前記第１
電流電圧変換部に、前記基準電流として前記第１バイア
ス電流より電流値の大きい第２バイアス電流を入力して
前記基準電圧を出力すると共に、前記第２電流電圧変換
部に前記第２バイアス電流に加えて前記入力電流を入力
して前記変換電圧を出力することを特徴とする付記１に
記載の電流電圧変換装置。 （付記３） 前記第１及び第２電流電圧変換部は、導通
電流に対する端子間電圧の特性が上に凸の単調増加特性
である非線形素子を含み、前記第２バイアス電流以上の
電流における前記電流電圧変換特性が、前記非線形素子
に基づいて上に凸の単調増加特性となることを特徴とす
る付記２に記載の電流電圧変換装置。 （付記４） 前記非線形素子は、ダイオード素子を含む
ことを特徴とする付記３に記載の電流電圧変換装置。 （付記５） 前記ダイオード素子は、接合型のダイオー
ド素子であることを特徴とする付記４に記載の電流電圧
変換装置。 （付記６） 前記ダイオード素子は、ＭＯＳトランジス
タで構成されるダイオード素子であることを特徴とする
付記４に記載の電流電圧変換装置。 （付記７） 前記非線形素子は、コレクタ端子とエミッ
タ端子との間に前記導通電流を流し、ベース端子とエミ
ッタ端子との間の電圧を前記端子間電圧とするベース接
地構成のバイポーラトランジスタを含むことを特徴とす
る付記３に記載の電流電圧変換装置。 （付記８） 前記非線形素子は、ドレイン端子とソース
端子との間に前記導通電流を流し、ゲート端子とソース
端子との間の電圧を前記端子間電圧とするゲート接地構
成のＭＯＳトランジスタを含むことを特徴とする付記３
に記載の電流電圧変換装置。 （付記９） 前記第１及び第２電流電圧変換部は、前記
第２バイアス電流時において前記入力電流が主に流れる
前記非線形素子と、前記非線形素子の電流経路と並列に
接続され、前記第１バイアス電流時において前記入力電
流が主に流れる抵抗素子とを備えることを特徴とする付
記３乃至８の少なくとも何れか１項に記載の電流電圧変
換装置。 （付記１０） 前記抵抗素子による電圧降下の基準とな
る電圧源は、前記非線形素子による電圧降下の基準とな
る電圧源とは異なることを特徴とする付記９に記載の電
流電圧変換装置。 （付記１１） 前記基準電圧に対する前記変換電圧の差
電圧が所定電圧値以上であることを検出する検出部を備
え、前記検出部による検出結果に基づき、前記第１及び
第２電流電圧変換部には、前記第１バイアス電流に代え
て前記第２バイアス電流が入力されることを特徴とする
付記２に記載の電流電圧変換装置。 （付記１２） 前記基準電圧、及び前記変換電圧を差動
入力信号とする差動増幅部を備え、前記差動増幅部から
出力される差動出力信号、あるいは該差動出力信号との
間に相間を有する差動信号の差電圧が所定電圧値以上で
あることを検出する検出部を備え、前記検出部による検
出結果に基づき、前記第１及び第２電流電圧変換部に
は、前記第１バイアス電流に代えて前記第２バイアス電
流が入力されることを特徴とする付記２に記載の電流電
圧変換装置。 （付記１３） 前記検出部は、前記所定電圧値をオフセ
ット電圧とする比較器を含むことを特徴とする付記１１
又は１２に記載の電流電圧変換装置。 （付記１４） 前記所定電圧値において前記入力電流が
前記所定電流値に一致することを特徴とする付記１１乃
至１３の少なくとも何れか１項に記載の電流電圧変換装
置。 （付記１５） 前記第１電流電圧変換部に前記第１ある
いは第２バイアス電流を供給する第１電流源と、前記第
２電流電圧変換部に前記第１あるいは第２バイアス電流
を供給する第２電流源と、前記検出部による検出結果に
基づき、前記第１及び第２電流源が出力すべきバイアス
電流を制御する制御信号を出力する制御部とを備えるこ
とを特徴とする付記１１乃至１４の少なくとも何れか１
項に記載の電流電圧変換装置。 （付記１６） 前記制御部は、前記検出部による検出結
果に基づきセットされ、前記入力電流の停止から所定時
間の経過後にリセットされるラッチ部を含むことを特徴
とする付記１５に記載の電流電圧変換装置。 （付記１７） 前記制御信号は、デジタル信号であり、
前記第１及び第２電流源が出力すべきバイアス電流を切
替制御することを特徴とする付記１５又は１６に記載の
電流電圧変換装置。 （付記１８） 前記制御信号は、アナログ信号であり、
前記第１及び第２電流源が出力すべきバイアス電流をバ
イアス制御することを特徴とする付記１５又は１６に記
載の電流電圧変換装置。

【００８８】

【発明の効果】本発明によれば、光通信等において受光
した光信号を受光素子により変換した電流信号を始めと
する広い電流レンジを有する電流入力信号の有無を検出
するために、電圧出力信号に変換する際、電流強度に関
わらず電圧出力信号を確実に出力する電流電圧変換装置
を提供することが可能となる。

【図面の簡単な説明】

【図１】第１実施形態の電流電圧変換装置を示す回路ブ
ロック図である。

【図２】第２実施形態の電流電圧変換装置を示す回路ブ
ロック図である。

【図３】第２実施形態の電流電圧変換装置の具体例を示
す回路ブロック図である。

【図４】第１及び第２実施形態の電流電圧変換装置の動
作波形図である。

【図５】第３実施形態の電流電圧変換装置を示す回路ブ
ロック図である。

【図６】第３実施形態の電流電圧変換装置の具体例を示
す回路ブロック図である。

【図７】第３実施形態の電流電圧変換装置の動作波形図
である。

【図８】第４実施形態の電流電圧変換装置を示す回路ブ
ロック図である。

【図９】第４実施形態の電流電圧変換装置の動作波形図
である。

【図１０】リセット信号発生回路の具体例を示す回路図
である。

【図１１】リセット信号発生回路の具体例における動作
波形図である。

【図１２】ボトムホールド回路の具体例を示す回路図で
ある。

【図１３】第１従来技術の電流電圧変換装置を示す回路
図である。

【図１４】第２従来技術の電流電圧変換装置を示す回路
図である。

【符号の説明】

１、２、２Ａ、３、３Ａ、４、１００、２００ 電流電
圧変換装置 １０、１０Ａ、３０、３０Ａ、４０ バイア
ス電流制御部 １１、３１、４１ 入力レ
ベル検出回路 １１Ａ、３１Ａ 比較器 １２、１２Ａ、３２、３２Ａ、４２ 制御回
路 １３、１３Ａ、３３、３３Ａ、４３ 定電流
回路 １４、１４Ａ、３４、３４Ａ、４４ ボトム
ホールド回路 ２１ ２値化
回路 ２２ リセッ
ト信号発生回路 ＡＭＰ１０１ 差動増
幅回路 Ｄ１０１、Ｄ１０２ ダイオ
ード Ｍ１、Ｍ２、Ｍ１０１、Ｍ１０２ 定電流
源トランジスタ ＰＤ フォト
ダイオード Ｒ１０１、Ｒ１０２ 抵抗素
子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA12 NA13 NA24 NA27 NB02 NB16 NC03 NC26 NC32 5J092 AA01 AA56 CA32 FA10 HA02 HA10 HA18 HA19 HA25 HA29 HA44 KA02 KA05 KA08 KA11 KA12 KA17 KA19 KA27 MA04 MA08 MA21 SA13 TA06 UL02

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力電流に応じて出力される変換電圧
   と、基準電圧との差電圧を入力電流に対する出力電圧と
   する電流電圧変換装置において、 基準電流により前記基準電圧を出力する第１電流電圧変
   換部と、 前記第１電流電圧変換部と同じ電流電圧変換特性を有
   し、前記入力電流により前記変換電圧を出力する第２電
   流電圧変換部とを備え、 前記入力電流が所定電流値以上である場合に、前記第１
   及び第２電流電圧変換部における前記電流電圧変換特性
   を共に変化させ、前記入力電流に対する前記出力電圧の
   変換割合を圧縮することを特徴とする電流電圧変換装
   置。
2. 【請求項２】 前記入力電流が所定電流値以下である場
   合に、 前記第１電流電圧変換部に、前記基準電流として第１バ
   イアス電流を入力して前記基準電圧を出力すると共に、 前記第２電流電圧変換部に前記第１バイアス電流に加え
   て前記入力電流を入力して前記変換電圧を出力し、 前記入力電流が所定電流値以上である場合に、 前記第１電流電圧変換部に、前記基準電流として前記第
   １バイアス電流より電流値の大きい第２バイアス電流を
   入力して前記基準電圧を出力すると共に、 前記第２電流電圧変換部に前記第２バイアス電流に加え
   て前記入力電流を入力して前記変換電圧を出力すること
   を特徴とする請求項１に記載の電流電圧変換装置。
3. 【請求項３】 前記第１及び第２電流電圧変換部は、 導通電流に対する端子間電圧の特性が上に凸の単調増加
   特性である非線形素子を含み、 前記第２バイアス電流以上の電流における前記電流電圧
   変換特性が、前記非線形素子に基づいて上に凸の単調増
   加特性となることを特徴とする請求項２に記載の電流電
   圧変換装置。
4. 【請求項４】 前記非線形素子は、ダイオード素子を含
   むことを特徴とする請求項３に記載の電流電圧変換装
   置。
5. 【請求項５】 前記非線形素子は、コレクタあるいはド
   レイン端子と、エミッタあるいはソース端子との間に前
   記導通電流を流し、ベースあるいはゲート端子と、エミ
   ッタあるいはソース端子との間の電圧を前記端子間電圧
   とするベース接地構成のバイポーラトランジスタ、ある
   いはゲート接地構成のＭＯＳトランジスタを含むことを
   特徴とする請求項３に記載の電流電圧変換装置。
6. 【請求項６】 前記第１及び第２電流電圧変換部は、 前記第２バイアス電流時において前記入力電流が主に流
   れる前記非線形素子と、前記非線形素子の電流経路と並
   列に接続され、前記第１バイアス電流時において前記入
   力電流が主に流れる抵抗素子とを備えることを特徴とす
   る請求項３乃至５の少なくとも何れか１項に記載の電流
   電圧変換装置。
7. 【請求項７】 前記基準電圧に対する前記変換電圧の差
   電圧が所定電圧値以上であることを検出する検出部を備
   え、 前記検出部による検出結果に基づき、前記第１及び第２
   電流電圧変換部には、前記第１バイアス電流に代えて前
   記第２バイアス電流が入力されることを特徴とする請求
   項２に記載の電流電圧変換装置。
8. 【請求項８】 前記基準電圧、及び前記変換電圧を差動
   入力信号とする差動増幅部を備え、 前記差動増幅部から出力される差動出力信号、あるいは
   該差動出力信号との間に相間を有する差動信号の差電圧
   が所定電圧値以上であることを検出する検出部を備え、 前記検出部による検出結果に基づき、前記第１及び第２
   電流電圧変換部には、前記第１バイアス電流に代えて前
   記第２バイアス電流が入力されることを特徴とする請求
   項２に記載の電流電圧変換装置。
9. 【請求項９】 前記第１電流電圧変換部に前記第１ある
   いは第２バイアス電流を供給する第１電流源と、 前記第２電流電圧変換部に前記第１あるいは第２バイア
   ス電流を供給する第２電流源と、 前記検出部による検出結果に基づき、前記第１及び第２
   電流源が出力すべきバイアス電流を制御する制御信号を
   出力する制御部とを備えることを特徴とする請求項７又
   は８に記載の電流電圧変換装置。
10. 【請求項１０】 前記制御部は、 前記検出部による検出結果に基づきセットされ、前記入
    力電流の停止から所定時間の経過後にリセットされるラ
    ッチ部を含むことを特徴とする請求項９に記載の電流電
    圧変換装置。