JP3654737B2 - 光電気変換ic - Google Patents
光電気変換ic Download PDFInfo
- Publication number
- JP3654737B2 JP3654737B2 JP10047997A JP10047997A JP3654737B2 JP 3654737 B2 JP3654737 B2 JP 3654737B2 JP 10047997 A JP10047997 A JP 10047997A JP 10047997 A JP10047997 A JP 10047997A JP 3654737 B2 JP3654737 B2 JP 3654737B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- amplifier
- current
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、CD、DVDプレイヤなどに搭載される光ピックアップを構成する光電気変換IC、いわゆる、OEICに関するものである。
【0002】
【従来の技術】
図3は従来の光電気変換ICの回路ブロック図を示しており、1−1、1−2、1−3、1−4は光電変換素子であるフォトダイオード(実際には、1つのフォトダイオードの受光部が4分割されて、フォトダイオード1−1、1−2、1−3、1−4が形成されている)、12−1、12−2、12−3、12−4は入力した電流信号を電圧信号に変換して出力する電流/電圧変換部、13は入力電圧に基づいて所定の演算を行う(この例では4つの電流電圧変換部12−1、12−2、12−3、12−4の出力電圧を加算する)演算部、14は入力信号の位相を反転させて出力する位相反転部、OUTは当該光電気変換ICの出力端子である。
【0003】
電流/電圧変換部12−1、12−2、12−3、12−4は同一の構成であって、抵抗122を介して負帰還がかけられた差動型アンプ(演算増幅器)121からなっており、その非反転入力端子(+)には所定電圧Vrefが印加されており、一方、反転入力端子(−)には、それぞれフォトダイオード1−1、1−2、1−3、1−4のカソード側が接続されている。
【0004】
演算部13は抵抗132を介して負帰還がかけられた差動型アンプ131を有しており、その非反転入力端子(+)は所定電圧Vrefが印加されており、一方、反転入力端子(−)には、電流/電圧変換部12−1、12−2、12−3、12−4の出力がそれぞれ抵抗133を介して並列に接続されている。
【0005】
位相反転部14は抵抗142を介して負帰還がかけられた差動型アンプ141を有しており、その非反転入力端子(+)は所定電圧Vrefが印加されており、一方、反転入力端子(−)には、演算部13の出力が抵抗143を介して接続されている。また、差動型アンプ41の出力に出力端子OUTが接続されている。
【0006】
以上の構成により、フォトダイオード1−n(n=1、2、3、4)に光が照射されていない状態では、電流/電圧変換部12−nの出力電圧はVrefとなるが、一方、フォトダイオード1−nに光が照射されている状態では、その光量に応じた電流Inが差動型アンプ121の出力側から抵抗122を通してフォトダイオード1−nに流れ、電流/電圧変換部12−nの出力電圧は、抵抗132の抵抗値をRとすると、Vref+In×Rとなる。このようにして、フォトダイオード1−nの出力電流が電流/電圧変換部2−nにて電圧に変換される。
【0007】
そして、4つの電流/電圧変換部12−1、12−2、12−3、12−4の出力電圧は演算部3にて互いに加算され、この加算された電圧(位相が反転している)は位相反転部4を経ることにより位相が反転されて(これにより位相の反転がキャンセルされる)、出力端子OUTから出力されることになる。
【0008】
したがって、以上の光電気変換ICでは、出力端子OUTからは所定電圧Vrefを基準電圧とした電圧が出力される、すなわち、光電気変換ICの出力の基準電圧(以下、出力の基準電圧のことを「出力動作点」と呼ぶ)がVrefとなるので、当該光電気変換ICに、その次段に接続される回路からその回路の入力に対する基準電圧(以下、入力に対する基準電圧を「入力動作点」と呼ぶ)を所定電圧Vrefとして与えてやれば、光電気変換ICの出力動作点と次段の回路と入力動作点とを一致させることができる。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の光電気変換ICでは、オフセット電圧を抑制するために電流/電圧変換部2の増幅器として差動型アンプを使用しているので、PNP型トランジスタを有する回路構成となり、差動型アンプ単体のセカンドポールを高域へ設定できる限界が低くなる。したがって、フォトダイオードや帰還抵抗の寄生容量に起因した帰還ループのポールから差動型アンプ単体のセカンドポールを十分に遠ざけることができず、帯域幅が狭いという問題があった(図4参照)。
【0010】
そこで、本発明は、より広い帯域幅を有する光電気変換ICを提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の光電気変換ICでは、光電変換素子であるフォトダイオードと、該フォトダイオードの出力電流を電圧に変換する電流/電圧変換部と、該電流/電圧変換部の出力電圧に基づいて所定の演算を行う演算部とを有する光電変換ICにおいて、直流電圧を出力する電源部と、前記演算部の出力電圧と前記電源部が出力する直流電圧と外部から与えられる所定電圧とを入力して、前記演算部の出力電圧を、その基準電圧を前記所定電圧に変換して出力するレベルシフト部とを有し、前記電流/電圧変換部と前記演算部と前記電源部とが同一の増幅器で構成されているとともに、それらの増幅器が、エミッタホロワを有する入力段と、 NPN 型トランジスタのエミッタ接地増幅回路を有する増幅段と、バッファを有する出力段とからなる構成であり、前記電流/電圧変換部はその増幅器の出力を入力側に帰還する帰還抵抗回路に前記電源部が出力する直流電圧が与えられ、前記電源部を構成する増幅器は入力に直接帰還がかけられることにより入力と出力の電圧が同一となっている。
なお、前記電流/電圧変換部を構成する増幅器の帰還抵抗回路は各々一端がスター結線された第1、第2、第3抵抗から成り、その第1抵抗の他端は前記増幅器の入力側に接続され、第2抵抗の他端は前記増幅器の出力側に接続され、第3抵抗の他端は前記電源部の出力に接続されている。
【0012】
ここで、図2にその回路構成に示すように、エミッタホロワ回路を有する入力段と、NPN型トランジスタのエミッタ接地増幅回路を有する増幅段と、バッファ回路(図2ではプッシュプル回路)を有する出力段とを有する構成の増幅器は、増幅段がPNP型トランジスタに比べて寄生容量が小さなNPN型トランジスタのみで構成されているため、帯域幅が広く、一般に広帯域型増幅器と呼ばれている。
【0013】
そして、上記従来技術として示した光電気変換ICにおいて、帯域幅を向上させるために、差動型アンプの代わりに上記広帯域型増幅器を用いて電流/電圧変換部を構成したいところであるが、これを実行することはできなかった。というのは、上記広帯域型増幅器は入力動作点を自ら作りだす、言い換えれば、入力動作点が増幅器自体によって決まってしまい、これにより、電流/電圧変換部、ひいては、光電気変換ICの出力動作点が固定されてしまうので、光電気変換ICの出力動作点とその次段に接続される回路の入力動作点とが必ずしも一致しないからである。
【0014】
しかしながら、以上の構成にすることにより、その理由は後述するが、外部から与えられる所定電圧として次段に接続される回路の入力動作点である電圧を与えてやれば、自ら入力動作点を作り出す増幅器を用いて電流/電圧変換部を構成しても、光電気変換ICの出力動作点を次段の回路の入力動作点と一致させることができる。したがって、上記広帯域型増幅器を電流電圧/変換部を構成する増幅器として使用することができるようになる。
【0015】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図1は本発明の一実施形態である光電気変換ICの回路ブロック図であって、2−1、2−2、2−3、2−4は入力した電流信号を電圧信号に変換して出力する電流/電圧変換部、3は入力電圧に基づいて所定の演算を行う(本実施形態では4つの電流/電圧変換部2−1、2−2、2−3、2−4の出力電圧を加算する)演算部、4は直流電圧を出力する電源部、5は入力信号を、その動作点を変換して出力するレベルシフト部、Sは外部から所定電圧を入力するための所定電圧入力端子である。尚、従来技術と同一部分には同一符号を付して説明を省略する。
【0016】
そして、電流/電圧変換部2−1、2−2、2−3、2−4は同一の構成であって、いわゆるスター接続された抵抗21、22、23を介して帰還がかけられたアンプAからなっており、その入力にはそれぞれフォトダイオード1−1、1−2、1−3、1−4のカソード側が接続されており、また、その一端が抵抗21と抵抗22との接続点に接続されている抵抗23の他端は後述する電源部4の出力に接続されている。
【0017】
また、演算部3は抵抗32を介して帰還がかけられたアンプAを有しており、その入力には、電流/電圧変換部2−1、2−2、2−3、2−4の出力がそれぞれ抵抗31を介して並列に接続されている。また、電源部4は直接帰還がかけられたアンプAからなっている。
【0018】
また、レベルシフト部5は抵抗55を介して負帰還がかけられた差動型アンプ51を有しており、その非反転入力端子(+)は、抵抗52を介して電源部4の出力が接続されているとともに、抵抗53を介して所定電圧入力端子Sに接続されており、一方、反転入力端子(−)は抵抗54を介して演算部3の出力に接続されている。また、差動型アンプ51の出力には出力端子OUTが接続されている。
【0019】
ここで、アンプAとしては、エミッタホロワ回路を有する入力段と、NPN型トランジスタのエミッタ接地増幅回路を有する増幅段と、バッファ回路(下記例ではバッファ回路としてプッシュプル回路を設けている)を有する出力段とで構成されているものが考えられる。その具体的な回路図を図2に示す。
【0020】
同図において、Q1、Q2、Q3、Q5はNPN型トランジスタ、Q4、Q6はPNP型トランジスタ、Dはダイオード、CC1、CC2は定電流回路、Cはコンデンサであって、NPN型トランジスタQ1のベースは当該アンプAの入力端子であり、そのコレクタは電源ラインに接続されており、そのエミッタは直列接続されたダイオードDと定電流回路CC1を介してグランドラインに接続されている。
【0021】
また、トランジスタQ2のベースはダイオードDと定電流回路CC1との接続点に接続されており、そのコレクタと電源ラインとの間には定電流回路CC2、ダイオード接続されたNPN型トランジスタQ3、PNP型トランジスタQ4が直列に接続されており、そのエミッタはグランドラインに接続されている。尚、NPN型トランジスタQ2のベース−コレクタ間には位相補償用にコンデンサCが接続されている。
【0022】
また、トランジスタQ5のベースは定電流回路CC2とダイオード接続されたNPN型トランジスタQ3との接続点に接続されており、そのコレクタは電源ラインに接続されている。PNP型トランジスタQ6のベースはダイオード接続されたPNP型トランジスタQ4とNPN型トランジスタQ2のコレクタとの接続点に接続されており、そのコレクタはグランドラインに接続されている。そして、NPN型トランジスタQ5のエミッタとPNP型トランジスタQ6のエミッタとが接続されており、この接続点が当該アンプAの出力端子となっている。
【0023】
このように、アンプAは、増幅段がPNP型トランジスタに比べて小さな寄生容量をもつNPN型トランジスタQ2のみで構成されているので、帯域幅が広く、また、増幅段の負荷として定電流回路を有し、出力段はプッシュプル回路であるため、ドライブ能力も高く、消費電流も小さい。したがって、光電気変換ICとしてみると、ドライブ能力及び消費電流能力を維持しつつ、帯域幅を広域化することができる。
【0024】
尚、それほど大きなドライブ能力を必要とせず、また、消費電流も気にする必要がない場合は、アンプAの構成としては、増幅段の負荷を抵抗とし、出力段をエミッタホロワ回路で構成するなどするようにしてもよい。
【0025】
そして、アンプAが以上の構成であることから、その出力電圧は入力電圧に対して反転するので、出力を入力に帰還することによって、トランジスタQ1、Q2のベース−エミッタ間、及び、ダイオードDの順方向降下電圧をVFとすると、帰還制御の働きにより、アンプAの入力点の電位が3VFとなるようにアンプAの出力電圧が安定する、すなわち、アンプAの入力動作点は3VFとなる。尚、本実施形態では、ダイオードDを1つ設けているが、ダイオードDの数を変化させることで、アンプAの入力動作点を調整することができる。
【0026】
以上の内容に基づいて、光電気変換ICの各部の動作について説明する。まず、電源部4は、アンプAに直接帰還をかけた構成であるので、アンプAの出力電圧は3VFとなる。すなわち、電源部4は3VFの直流電圧源である。
【0027】
次に、電流/電圧変換部2−1、2−2、2−3、2−4は、アンプAにスター接続された抵抗21、22、23を介して帰還をかけており、そのアンプAの入力にそれぞれフォトダイオード1−1、1−2、1−3、1−4が接続されており、また、その一端が抵抗21と抵抗22との接続点に接続された抵抗23の他端は直流電圧3VFを出力する電源部4の出力に接続された構成であるので、フォトダイオード1−nに光が照射されていない状態では、フォトダイオード1−nには電流は流れ得ず、抵抗21、22、23にも電流は流れないので、電流/電圧変換部2−nの出力電圧は3VFとなるが、一方、フォトダイオード1−nに光が照射されている状態では、その光量に応じた電流InがアンプAの出力側から抵抗21、22を通してフォトダイオード1−nに流れ、電流/電圧変換部2−nの出力電圧は、抵抗21、22、23の抵抗値をそれぞれR1、R2、R3とすると、3VF+In×(R1×R2+R2×R3+R3×R1)/R3となる。
【0028】
すなわち、電流/電圧変換部2−nは、フォトダイオード1−nに照射される光量に応じて流れる電流を電圧に変換して出力するが、その出力動作点は3VFとなっている。
【0029】
次に、演算部3はアンプAに1つの抵抗32を介して負帰還をかけており、そのアンプAの入力にそれぞれ抵抗31を介して電流/電圧変換部2−1、2−2、2−3、2−4の出力を接続した構成であるので、抵抗31、32の抵抗値を同一とし、電流/電圧変換部2−1、2−2、2−3、2−4の出力電圧をそれぞれV1、V2、V3、V4とすると、演算部3の出力電圧は3VF−{(V1−3VF)+(V2−3VF)+(V3−3VF)+(V4−3VF)}となる。
【0030】
すなわち、演算部3からは電流/電圧変換部2−1、2−2、2−3、2−4の出力電圧が加算された電圧が位相が反転して出力されるが、電流/電圧変換部2−nの出力動作点が3VFであることから、演算部3の出力電圧は3VF−(v1+v2+v3+v4)となり、その出力動作点は3VFとなっている。但し、vnは、vn=In×(R1×R2+R2×R3+R3×R1)/R3であって、電流/電圧変換部2−nの出力電圧Vnの信号成分である。
【0031】
そして、レベルシフト部5においては、抵抗52と抵抗53との接続点の電位と抵抗54と抵抗55との接続点との電位とが等しくなるように帰還制御が働いて差動型アンプ51の出力が決定するので、抵抗52の一端は直流電圧3VFを出力する電源部4の出力に接続されていて、抵抗53の一端は所定電圧入力端子Sに接続されており、また、抵抗54は出力動作点が3VFである演算部3の出力に接続されていることからして、抵抗52の抵抗値と抵抗54の抵抗値とが同一で、抵抗53の抵抗値と抵抗55の抵抗値が同一であるとすると、差動型アンプ51からは所定電圧入力端子Sに与えられる所定電圧を出力動作点とした電圧が出力されることになる。
【0032】
すなわち、レベルシフト部5は出力動作点が3VFである演算部3の出力電圧と電源部4が出力する直流電圧3VFと所定電圧入力端子Sに与えられる所定電圧とを入力し、演算部3の出力電圧の基準電圧を3VFから所定電圧入力端子Sに与えられる所定電圧に変換して出力する。尚、レベルシフト部5を経ることによって演算部3の出力電圧は位相が反転するので、電流/電圧変換部2の出力電圧は演算部3にて位相が反転してしまうが、出力端子OUTからは電流/電圧変換部2の出力電圧と同位相の電圧が出力されることになる。
【0033】
まとめると、本実施形態の光電気変換ICの出力端子OUTからは、照射される光量に応じてフォトダイオードに流れる電流が電圧に変換され、その変換された電圧が加算されて出力されるが、その出力動作点は外部から所定電圧入力端子Sに与えられる所定電圧となっている。
【0034】
したがって、本実施形態の光電気変換ICでは、電流/電圧変換部の増幅器として出力動作点が固定される増幅器を使用しても、次段の回路の入力動作点である電圧を所定電圧入力端子Sに与えることさえできれば、光電気変換ICの出力動作点を次段の回路の入力動作点と一致させることができるので、使用が制約されることがない。
【0035】
尚、本実施形態の光電気変換ICでは、電流/電圧変換部2−nにおいて、アンプAにスター接続された抵抗21、22、23を介して帰還がかけられているが、このようにする代わりに、単にアンプAに1つの抵抗を介して帰還をかけるようにしてもよい。但し、スター接続された抵抗21、22、23を介して帰還をかけた方が、帰還ループのポール周波数も高域に存在することになるので、帯域幅は広くなる。
【0036】
また、本実施形態の光電気変換ICは、電流/電圧変換部を4つ設けており、フォトダイオードが4分割されたものである場合を想定しているが、当然のことながら、本発明はこれに限定されるものではなく、フォトダイオードが分割されている数に応じて電流/電圧変換部の数を設定するようにすればよい。
【0037】
【発明の効果】
以上説明したように、本発明の光電気変換ICによれば、外部から与えられる所定電圧として次段に接続される回路の入力動作点である電圧を与えてやれば、自ら入力動作点を作り出す増幅器を用いて電流/電圧変換部を構成しても、光電気変換ICの出力動作点を次段の回路の入力動作点と一致させることができる。したがって、自ら入力動作点を作り出す広帯域型増幅器を電流電圧/変換部を構成する増幅器として使用することができるようになり、帯域幅を広域化することができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態である光電気変換ICの回路ブロック図である。
【図2】 アンプAの回路図である。
【図3】 従来の光電気変換ICの回路ブロック図である。
【図4】 従来の光電気変換ICにおける周波数特性を示す図である。
【符号の説明】
1−1、1−2、1−3、1−4 フォトダイオード
2−1、2−2、2−3、2−4 電流/電圧変換部
3 演算部
4 電源部
5 レベルシフト部
OUT 出力端子
S 所定電圧入力端子
A アンプ
21、22、23、31、32、52、53、54、55 抵抗
51 差動型アンプ(演算増幅器)
Q1、Q2、Q3、Q5 NPN型トランジスタ
Q4、Q6 PNP型トランジスタ
D ダイオード
CC1、CC2 定電流回路
C コンデンサ
12−1、12−2、12−3、12−4 電流/電圧変換部
13 演算部
14 位相反転部
121、131、141 差動型アンプ(演算増幅器)
122、132、133、142、143 抵抗
Claims (1)
- 光電変換素子であるフォトダイオードと、該フォトダイオードの出力電流を電圧に変換する電流/電圧変換部と、該電流/電圧変換部の出力電圧に基づいて所定の演算を行う演算部とを有する光電変換ICにおいて、
直流電圧を出力する電源部と、前記演算部の出力電圧と前記電源部が出力する直流電圧と外部から与えられる所定電圧とを入力して、前記演算部の出力電圧を、その基準電圧を前記所定電圧に変換して出力するレベルシフト部とを有し、前記電流/電圧変換部と前記演算部と前記電源部とが同一の増幅器で構成されているとともに、それらの増幅器が、エミッタホロワを有する入力段と、 NPN 型トランジスタのエミッタ接地増幅回路を有する増幅段と、バッファを有する出力段とからなる構成であり、前記電流/電圧変換部はその増幅器の出力を入力側に帰還する帰還抵抗回路に前記電源部が出力する直流電圧が与えられ、前記電源部を構成する増幅器は入力に直接帰還がかけられることにより入力と出力の電圧が同一となっていることを特徴とする光電気変換IC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10047997A JP3654737B2 (ja) | 1997-04-17 | 1997-04-17 | 光電気変換ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10047997A JP3654737B2 (ja) | 1997-04-17 | 1997-04-17 | 光電気変換ic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10293061A JPH10293061A (ja) | 1998-11-04 |
JP3654737B2 true JP3654737B2 (ja) | 2005-06-02 |
Family
ID=14275065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10047997A Expired - Lifetime JP3654737B2 (ja) | 1997-04-17 | 1997-04-17 | 光電気変換ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654737B2 (ja) |
-
1997
- 1997-04-17 JP JP10047997A patent/JP3654737B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10293061A (ja) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472874B2 (ja) | 検出回路 | |
TWI451690B (zh) | 轉換阻抗放大器 | |
JP5512635B2 (ja) | 光センサおよび電子機器 | |
JPH084167B2 (ja) | レ−ザ駆動装置 | |
JPH10290127A (ja) | 電流/電圧変換ic及び光電気変換ic | |
JP4137123B2 (ja) | 光受信用前置増幅器 | |
JPH06224652A (ja) | 光受信回路 | |
US7414474B2 (en) | Operational amplifier | |
JP3654737B2 (ja) | 光電気変換ic | |
KR20020064303A (ko) | 전류거울회로 | |
JP4807369B2 (ja) | 光電流・電圧変換回路 | |
JP4092243B2 (ja) | 光増幅回路 | |
US8035072B2 (en) | Optical semiconductor device and infrared data communication apparatus eliminating low frequency component | |
JPH0315859B2 (ja) | ||
JP3091047B2 (ja) | 光信号増幅回路 | |
JP3904446B2 (ja) | 半導体集積回路装置 | |
JP2002290168A (ja) | 光受信器 | |
JP2005244864A (ja) | 差動アンプ回路およびそれを備えた光ピックアップ装置 | |
JPH0766636A (ja) | I−v変換回路 | |
JP5108559B2 (ja) | バッファ回路とそれを用いた受光回路 | |
JPH10335957A (ja) | 光受信用増幅器 | |
JP4068590B2 (ja) | 電流電圧変換回路 | |
KR0167597B1 (ko) | 대수 변환 회로 | |
JP5239408B2 (ja) | 電流方式ローパスフィルタ | |
JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |