JP3953590B2

JP3953590B2 - 差動入力電圧をシングル・エンド出力電圧に変換する電子回路

Info

Publication number: JP3953590B2
Application number: JP23036097A
Authority: JP
Inventors: ウラジミール・コイフマン; ヤチン・エーフェ; イスラエル・カシャト
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 1996-08-12
Filing date: 1997-08-11
Publication date: 2007-08-08
Anticipated expiration: 2017-08-11
Also published as: KR19980018571A; US5760648A; CN1175822A; CN1115772C; JPH10150328A; KR100526642B1

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体電子素子に関し、特に差動電圧−シングル・エンド電圧変換器に関するものである。
【０００２】
【従来の技術】
混合集積回路のアナログ部分は、多くの場合、完全に差動式であるが、シングル・エンド出力を有する。差動−シングル・エンド変換器（以後、単に「変換器」と呼ぶ）は、二重経路入力信号をシングル・エンド出力信号に変換する電子回路である。
【０００３】
図１は、従来技術において既知の変換器１００の簡略回路図である。
【０００４】
変換器１００は、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ ，Ｒ₄ （１１０，１２０，１３０，１４０）および演算増幅器１６０から成る。
【０００５】
抵抗Ｒ₁ （１１０）は、負入力端子１０２および演算増幅器１６０の反転入力１６２の間に結合されている。抵抗Ｒ₂ （１２０）は、演算増幅器１６０の反転入力１６２および出力１６６の間に結合されている。出力１６６は、変換器１００の出力端子１０６に結合されている。抵抗Ｒ₃ （１３０）は、正入力端子１０４および非反転入力１６４の間に結合されている。抵抗Ｒ₄ （１４０）は、非反転入力１６４および基準端子１０９（例えば、接地）の間に結合されている。
【０００６】
詳しい説明のために、信号およびそれらのシンボルを導入する。特に指定されていない場合、全ての電圧は基準端子１０９（例えば、接地）を基準とするものとする。変換器１００は、入力電圧Ｖ_p ，Ｖ_n をそれぞれ入力端子１０４，１０２で受信し、出力電圧Ｖ_out を出力端子１０６に供給する。
【０００７】
入力電圧Ｖ_p ，Ｖ_n は共通モード成分Ｖ_pn’および差動モード成分Ｖ_p ^#，Ｖ_n ^#を有する。これらは、Ｖ_p ＝Ｖ_pn’＋Ｖ_p ^#およびＶ_n ＝Ｖ_pn’＋Ｖ_n ^#という関係にある。Ｖ_in ^# は差動入力電圧であり、Ｖ_in ^# ＝Ｖ_p −Ｖ_n ＝Ｖ_p ^#−Ｖ_n ^#である。
【０００８】
出力電圧Ｖ_out ＝Ｖ_out ’＋Ｖ_out ^#は、ＤＣ成分Ｖ_out ’およびＡＣ成分Ｖ_out ^#を有する。
【０００９】
演算増幅器１６０において、Ｖ_niおよびＶ_i は、それぞれ、非反転入力１６４および反転入力１６２における電圧である。Ｖ_niおよびｖ_i は共通モード成分および差動モード成分であり、Ｖ_ni＝Ｖ_nii ’＋Ｖ_ni ^# およびＶ_i ＝Ｖ_nii ’＋Ｖ_i ^#である。
【００１０】
変換器１００において、入力電圧Ｖ_p ，Ｖ_n は出力電圧Ｖ_out に変換される。情報信号は差動即ちＡＣ電圧（Ｖ_p ^#，Ｖ_n ^#，Ｖ_in ^# ，Ｖ_out ^#）のみに存在し、一方、共通モード即ちＤＣ電圧（Ｖ_pn’，Ｖ_nii ’，Ｖ_out ’）は、例えば、ノイズまたは帯域制限のような、望ましくない効果に寄与する。
【００１１】
変換器１００は差動利得Ａ^# ＝Ｖ_out ^#／Ｖ_in ^# を有し、これは線形であることが望ましい。また、変換器１００は、共通モード拒絶比ＣＭＲＲ(common mode rejection ratio) ＝Ｖ_pn’／Ｖ_out ’（ＣＭＲＲ＝ΔＶ_pn’／ΔＶ_out ’とも表わされる）を有し、これは最大にしなければならない。
【００１２】
抵抗がＲ₁ ／Ｒ₂ ＝Ｒ₃ ／Ｒ₄ という関係にある場合、非反転入力１６４における共通モード電圧Ｖ_nii ’はＤＣ出力電圧Ｖ_out ’に影響を与えない。この場合、変化ΔＶ_nii ’も、Ｖ_out ’に対する影響を有さない。しかしながら、共通モード電圧Ｖ_nii ’は、差動モード入力電圧Ｖ_in ^# に関係がある。差動増幅器１６０における共通モード電圧Ｖ_nii ’は、入力端子１０４，１０２における共通モード入力電圧Ｖ_pn’が一定であっても変化する。
【００１３】
演算増幅器１６０自体は共通モード電圧Ｖ_nii ’を拒絶することができ、その中でΔＶ_nii ’を変化させるので、ＤＣ出力電圧Ｖ_out ’は不変のままである。しかし、この特徴は、演算増幅器１６０の共通モード拒絶比（ＣＭＲＲ）によって制限される。ＣＭＲＲは、Ｖ_nii ’の変化にしたがって変動する可能性がある。ＣＭＲＲが十分に高い演算増幅器１６０の構築は不経済であり、しかも常に可能という訳ではない。
【００１４】
【発明が解決しようとする課題】
共通モード電圧Ｖ_nii ’は、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ ，Ｒ₄ の選択によって制限することが可能である。しかしながら、共通モードの拒絶を高めるには、高い抵抗率（Ｒ₁ ／Ｒ₂ ）が必要となり、変換器１００はノイズに対して更に敏感となる。
【００１５】
また、例えば、０．５ＭＨｚ以上の中間信号周波数および高信号周波数において高いＣＭＲＲ値を演算増幅器１６０に備えるのは困難である。更に高い周波数では、変換器１００の入力における共通モード容量が影響を及ぼすようになり、一層の性能劣化を招く。
【００１６】
広い範囲における共通モード電圧Ｖ_nii ’に対処するための演算増幅器１６０の能力は、供給電圧によって制限される。このため、従来技術の変換器１００を最近の低電圧回路において用いるのが更に困難となっている。
【００１７】
上述の問題は、変換器１００は究極的には単体回路(stand-alone) 回路でなければならず、より大きな信号処理チップには集積できないという結果に至る可能性がある。これは、最も普及している演算増幅器１６０および変換器１００の設計では、典型的な状況である。また、従来技術の変換器１００では、ＣＭＲＲ，抵抗値，ノイズ，帯域，フィードバック・ループ深度等のような異なるファクタを最適化することは困難である。したがって、従来技術の欠陥のいくつかまたは全てを克服する変換器を提供することが、現に必要となっている。
【００１８】
【課題を解決するための手段】
本発明の差動−シングル・エンド変換器は、抵抗網および演算増幅器から成る。従来技術の変換器と比較すると、演算増幅器の非反転入力および変換器の負入力端子の間に、抵抗が配置されている。非反転入力における共通モード電圧は、変換器の差動入力電圧には依存せず、変動は少ない。このため、ＣＭＲＲが低い演算増幅器の使用が可能となり、しかも変換器は低電圧の用途に適したものとなる。
【００１９】
【発明の実施の形態】
図２は、本発明による電子回路２００の簡略回路図である。電子回路２００（以後、変換器２００と呼ぶ）は、差動信号をシングル・エンド信号に変換する。変換器２００は、抵抗網２０５および演算増幅器２６０から成る。抵抗網２０５は、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ ，Ｒ₄ ，Ｒ₅ （２１０，２２０，２３０，２４０，２５０）から成る。尚、ここで用いる「抵抗」という用語は、抵抗，インダクタンス，および容量を有するあらゆる素子を示すことを意図する。
【００２０】
抵抗Ｒ₁ （２００）は、負入力端子２０２および演算増幅器２６０の反転入力２６２の間に結合されている。抵抗Ｒ₂ （２２０）は、演算増幅器２６０の反転入力２６２および出力２６６の間に結合されている。出力２６６は、変換器２００の出力端子２０６に結合されている。抵抗Ｒ₃ （２３０）は、正入力端子２０４および非反転入力２６４へのノード２６５の間に結合されている。抵抗Ｒ₄ （２４０）は、非反転入力２６４におけるノード２６５および基準端子２０９の間に結合されている。抵抗Ｒ₅ （２５０）は、負入力端子２０２および非反転入力２６４におけるノード２６５間に結合されている。
【００２１】
電圧は、従来技術の変換器１００における電圧と同様に定義する。特に指定がない場合、全ての電圧は基準端子２０９（例えば、接地）を基準とするものとする。
【００２２】
変換器２００は、入力端子２０４，２０２において、入力電圧Ｖ_p ，Ｖ_n をそれぞれ受信し、出力電圧Ｖ_out を出力端子２０６に供給する。
【００２３】
入力電圧Ｖ_p ，Ｖ_n は共通モード成分Ｖ_pn’および差動モード成分Ｖ_p ^#，Ｖ_n ^#を有する。これらは、Ｖ_p ＝Ｖ_pn’＋Ｖ_p ^#およびＶ_n ＝Ｖ_pn’＋Ｖ_n ^#という関係にある。Ｖ_in ^# は差動入力電圧であり、Ｖ_in ^# ＝Ｖ_p −Ｖ_n ＝Ｖ_p ^#−Ｖ_n ^#である。
【００２４】
出力電圧Ｖ_out は、ＤＣ成分Ｖ_out ’およびＡＣ成分Ｖ_ACを有し、Ｖ_out ＝Ｖ_out ’＋Ｖ_out ^#である。
【００２５】
演算増幅器２６０において、Ｖ_niおよびＶ_i は、それぞれ非反転入力２６４および反転入力２６２における電圧である。Ｖ_niおよびＶ_i は共通モード成分および差動モード成分を有し、それぞれ、Ｖ_ni＝Ｖ_nii ’＋Ｖ_ni ^# およびＶ_i ＝Ｖ_nii ’＋Ｖ_i ^#である。
【００２６】
従来技術の変換器１００と比較すると、変換器２００は抵抗Ｒ₅ を備えている。抵抗Ｒ₃ および抵抗Ｒ₅ の値はほぼ等しい。
【００２７】
Ｖ_p はＶ_niに対して以下の関係にある。
【００２８】
Ｖ_ni＝Ｖ_p ^*Ｒ₄ ／（Ｒ₃ ＋Ｒ₄ ）（１）
Ｖ_niおよびＶ_n はＶ_out に対して以下の関係にある。
【００２９】
Ｖ_out −Ｖ_ni＝（Ｖ_n −Ｖ_ni）^* （−Ｒ₂ ／Ｒ₁ ）（２）
Ｖ_out ＝Ｖ_ni ^* （Ｒ₂ ／Ｒ₁ ＋１）−Ｖ_n ^*Ｒ₂ ／Ｒ₁ （３）
共通モード電圧Ｖ_pn’に関して、Ｒ₃ をＲ₅ に並列に結合することが考えられる。この場合、共通モード電圧Ｖ_nii ’は次の式に等しくなる。
【００３０】
Ｖ_nii ’＝Ｖ_pn’^* Ｒ₄ ／（Ｒ₃ ＃Ｒ₅ ＋Ｒ₄ ）（４）
Ｒ₃ ＃Ｒ₅ は、Ｒ₃ ^*Ｒ₅ ／（Ｒ₃ ＋Ｒ₅ ）の省略形である。
【００３１】
式（３）および式（４）を結合し、共通モードのみについて考慮する。
【００３２】
Ｖ_out ’＝Ｖ_pn’^* ［Ｒ₄ ／（Ｒ₃ ＃Ｒ₅ ＋Ｒ₄ ））^* （Ｒ₂ ／Ｒ₁ ＋１）−Ｒ₂ ／Ｒ₁ ］（５）
出力２６６におけるＤＣ電圧Ｖ_out ’は、以下の条件ではゼロとなる。
Ｒ₄ （Ｒ₃ ＃Ｒ₅ ＋Ｒ₄ ）^* （Ｒ₂ ／Ｒ₁ ＋１）＝Ｒ₂ ／Ｒ₁ （６）
Ｒ₃ ＝Ｒ₅ の場合、条件（６）は次のように簡略化することができる。
【００３３】
Ｒ₁ ／Ｒ₂ ＝Ｒ₃ ／（２^* Ｒ₄ ）（７）
抵抗Ｒ₁ （２１０）の値の抵抗Ｒ₂ （２２０）の値に対する比率は、抵抗Ｒ₃ （２３０）の値の抵抗Ｒ₄ （２４０）の値の２倍に対する比率にほぼ等しい。条件（７）を満足する場合、入力電圧Ｖ_p ，Ｖ_n の共通モード変動ΔＶ_pn’は、出力電圧Ｖ_out に影響を与えることはない。
【００３４】
従来技術と比較した場合、非反転入力２６４における共通モード電圧Ｖ_nii ’は、差動入力電圧Ｖ_in ^# には関係がない。これが意味するのは、入力電圧Ｖ_in ^# が変化しても（ΔＶ_n ^#＝−ΔＶ_p ^#）、非反転入力２６４における共通モード成分Ｖ_nii ’は変化しないということである。電圧Ｖ_nii ’が一定である場合、演算増幅器２６０は、Ｖ_nii ’が変動している場合の演算増幅器よりも、低い共通モード・インピーダンスを有することができる。言い換えれば、従来技術の変換器１００において用いられる場合の演算増幅器１６０は、変動する電圧Ｖ_nii ’を受信できなければならない。演算増幅器１６０，２６０に対する供給電圧は、Ｖ_nii ’の範囲よりも高くなければならない。本発明の変換器２００では、Ｖ_nii ’の範囲は、抵抗網２０５によって大幅に低下させることができる。したがって、演算増幅器２６０に対する供給電圧の低下が可能となる。つまり、変換器２００は低電圧用途に適している。
【００３５】
非反転入力２６４における電圧Ｖ_nii ’は、一定値に保持されている。差動電圧Ｖ_in ^# は、ＡＣ出力電圧Ｖ_out ^#に増幅される。利得は、Ａ＝Ｒ₂ ／Ｒ₁ である。
【００３６】
本発明の一特定実施例についてのみ詳細に説明したが、本発明の範囲から逸脱することなく、この教示に基づいて種々の変更や改善が当業者には可能であることは認められよう。
【００３７】
例えば、抵抗Ｒ₁ ，Ｒ₂ ，Ｒ₃ ，Ｒ₄ ，Ｒ₅ は、実成分および虚成分を有する復素抵抗と交換することが可能である。かかる復素抵抗は、例えば、コンデンサ，コイル，その他の素子またはそれらの組み合わせとすることができる。その場合、変換器２００は、例えば、フィルタの機能のように、追加機能を有することができる。
【００３８】
以上、本発明について記載したが、本発明による変換器は、負入力端子および非反転入力間に結合された追加の抵抗Ｒ₅ を含むことが認められよう。本発明の変換器は、従来技術の全特性に加えて、追加の利点を有する。例えば、演算増幅器の入力における共通モード電圧Ｖ_nii ’は、差動入力電圧Ｖ_in ^# とは無関係である。更に、演算増幅器のＣＭＲＲに対するの要件を緩和することができる。これによって、以前では高価な演算増幅器を使用しなければならなかった回路において、ＣＭＲＲおよび共通モード・インピーダンスが低い演算増幅器の価格効率的な使用が可能となる。
【００３９】
したがって、本発明の変換器は、特に低電圧の用途に相応しいものである。
【図面の簡単な説明】
【図１】従来技術による差動−シングル・エンド変換器の簡略回路図。
【図２】本発明の好適実施例による差動−シングル・エンド変換器の簡略回路図。
【符号の説明】
２００電子回路
２０２負入力端子
２０４正入力端子
２０５抵抗網
２０９基準端子
２１０，２２０，２３０，２４０，２５０抵抗
２６０演算増幅器
２６２反転入力
２６４非反転入力
２６５ノード
２６６出力１

Claims

差動入力電圧をシングル・エンド出力電圧に変換する電子回路（２００）であって：
演算増幅器（２６０）；
負入力端子（２０２）および前記演算増幅器（２６０）の反転入力（２６２）の間に結合された抵抗Ｒ₁ （２１０）；
前記演算増幅器（２６０）の前記反転入力（２６２）および出力（２６６）の間に結合された抵抗Ｒ₂ （２２０）；
正入力端子（２０４）および前記演算増幅器（２６０）の非反転入力（２６４）の間に結合された抵抗Ｒ₃ （２３０）；および
前記演算増幅器（２６０）の非反転入力（２６４）および基準端子（２０９）の間に結合された抵抗Ｒ₄ （２４０）を有し、
前記負入力端子（２０２）および前記演算増幅器（２６０）の非反転入力（２６４）の間に結合された抵抗Ｒ₅ （２５０）；
を更に含み、前記抵抗Ｒ ₃ （２３０）および前記抵抗Ｒ ₅ （２５０）の値はほぼ等しいことを特徴とする前記電子回路（２００）。
前記抵抗Ｒ ₁ は第１の値を有し；
前記抵抗Ｒ ₂ は第２の値を有し；
前記抵抗Ｒ ₃ は第３の値を有し；
前記抵抗Ｒ ₄ は第４の値を有し、
前記第１の値の前記第２の値に対する比率は、前記第３の値の前記第４の値の２倍に対する比率にほぼ等しいことを特徴とする請求項１記載の電子回路（２００）。
前記抵抗Ｒ ₃ ，Ｒ ₅ （２３０，２５０）は、その値がほぼＲ ₃ ＝Ｒ ₅ という関係にあり、前記抵抗Ｒ ₁ ，Ｒ ₂ ，Ｒ ₃ ，Ｒ ₄ ，Ｒ ₅ （２１０，２２０，２３０，２４０，２５０）は、実成分および虚成分を有する復素抵抗であることを特徴とする請求項１記載の電子回路（２００）。
電子回路（２００）であって：
反転入力（２６２），非反転入力（２６４）および出力（２６６）を有する演算増幅器（２６０）；
正入力端子（２０４）；
負入力端子（２０２）；
前記演算増幅器（２６０）の前記出力（２６６）に結合された出力端子（２０６）；
前記負入力端子（２０２）および前記演算増幅器（２６０）の反転入力（２６２）の間に結合された第１抵抗（２１０）；
前記演算増幅器（２６０）の反転入力（２６２）および前記出力（２６６）の間に結合された第２抵抗（２２０）；
前記正入力端子（２０４）および前記演算増幅器（２６０）の前記非反転入力（２６４）の間に結合された第３抵抗（２３０）；および
前記演算増幅器（２６０）の非反転入力（２６４）および基準端子（２０９）の間に結合された第４抵抗（２４０）；
から成り、
前記負入力端子（２０２）および前記演算増幅器（２６０）の非反転入力（２６４）の間に結合された第５抵抗（２５０）を更に含み；
前記第３抵抗（２３０）および前記第５抵抗（２５０）はほぼ等しい値を有し；
前記第１抵抗（２１０）の値および前記第２抵抗（２２０）の値の間の比率は、前記第３抵抗（２３０）の値および前記第４抵抗（２４０）の値の２倍の間の比率にほぼ等しい；
ことを特徴とする電子回路（２００）。