JPS60119110A - オペアンプ回路 - Google Patents

オペアンプ回路

Info

Publication number
JPS60119110A
JPS60119110A JP58228026A JP22802683A JPS60119110A JP S60119110 A JPS60119110 A JP S60119110A JP 58228026 A JP58228026 A JP 58228026A JP 22802683 A JP22802683 A JP 22802683A JP S60119110 A JPS60119110 A JP S60119110A
Authority
JP
Japan
Prior art keywords
transistor
collector
trs
emitter
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58228026A
Other languages
English (en)
Other versions
JPH0152929B2 (ja
Inventor
Kenji Kano
賢次 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58228026A priority Critical patent/JPS60119110A/ja
Publication of JPS60119110A publication Critical patent/JPS60119110A/ja
Publication of JPH0152929B2 publication Critical patent/JPH0152929B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はオペアンプ回路の構成に関するものでであり、
特にそのオフセラ1−電圧が小さくなるよう改良したも
のである。
〔従来技術〕
第1図に、従来のオペアンプ回路を用い、ゲインを(R
1+R2)/R2に設定した回路を示す。
以下第1図の回路について簡単に動作説明を行なう。ト
ランジスタQ6.Q7で構成されるカレントミラー回路
は1:1の電流比の電流をトランジスタQ1..Q2の
コレクタのそれぞれにイ共給するよう1朔りので、トラ
ンジスタQl、Q2の丁ルクタ電流は等しくなる。した
がって、トランジスタQ1と02のベース、エミソク間
電旌ば等しくなる。また、トランジスタQ1とQ2のエ
ミッタは共通の点に接続されているため、それらのベー
ス電圧は等しくなる。
したがって、入力電圧をV in、出力電圧をVouL
とすると、 ビ l 第1図の回路動作は楯ね以上のようであるが、トランジ
スタQ1とQ2.トランジスタQ6とQlのコレクタ、
エミッタ間電圧が異なるため、アーり効果により、トラ
ンジスタQ1のベース、エミッタ間電圧と、トランジス
タQ2のベース、エミッタ間電圧との間にアンバランス
を生じることになり、トランジスタQ1のベース電位と
FランジスタQ2のベース電位との間に差、すなわちオ
フセット電圧を生じることになる。
〔発明の概要〕
本発明は以上のような従来のものの欠点に鑑みてなされ
たもので、それぞれのベースが非反転入力2反転入力と
された第1.第2のトランジスタを有し、上記第2のト
ランジスタのコレクタがエミッタフォロワ回路を介して
出力端子に接続されたオペアンプ回路において、上記第
1のトランジスタのコレクタを第3のトランジスタを介
して上記出力端子に接続して、−に記第1.第2のトラ
ンジスタ及び該第1.第2のトランジスタのそれぞれに
定電流を供給する各トランジスタのコレクタ。
ソト電圧が小さく、特性の良いオペアンプ回路を提供す
ることを目的としている。
〔発明の実施例〕
以下、本発明の実施例を図について説明する。
第2図は本発明の一実施例によるオペアンプ回路で、ゲ
インを(R1+R2)/R2に設定したものを示す。
図において、Qlはそのベースが非反転入力端子11と
された第1導電型の、即ちNPNの第1のトランジスタ
、Q2はベースが反転入力端子13とされ、エミッタが
上記トランジスタQ1と共通接続された第2ONPN 
l〜ランジスタ、Q5はベースが上記トランジスタQ2
のコレクタに、エミッタが出力端子12に接続されたエ
ミッタフォロワ回路としての第5のNPN )ランジス
タ、Q3はエミッタが上記トランジスタQ1のコレクタ
に、ベースが上記トランジスタQ5のエミッタに接続さ
れた第2導電型の、即ちPNPの第3のl・ランジスタ
、Q4はコレクタが」二記トランジスタQl、Q2のエ
ミッタに、ベースが上記トランジスタQ3のコレクタに
接続された第4のトランジスタである。また、Q6、Q
lはそれぞれ電源■bとともに第1.第2の定電流源を
構成するPNPトランジスタであり、それぞれ上記トラ
ンジスタQl、Q2のコレクタに接続されている。なお
、R1,、R2はゲイン決定用の抵抗、Vccは本実施
例回路の電源である。
次に作用効果について説明する 第2図の回路において、トランジスタQl、Q3、Q4
で構成される回路は、トランジスタQ6で作られる定電
流■1が、トランジスタQ1を通ってトランジスタQ4
のコレクタに流れるように働いている。一方、トランジ
スタQ7で作られる定電流■2は、トランジスタQ2を
通してトランジスタQ4のコレクタに流れる。したがっ
て電流11と■2とが等しくなるようトランジスタQ6
とQlのl・ランジスタサイズを同一に設計しておけば
、トランジスタQ1とQ2のコレクタ電流は等しくなり
、トランジスタQ1とQ2のベース。
エミッタ間電圧は等しくなる。そしてトランジスタQl
と02のエミッタは共通接続されているので、非反転入
力が印加されるトランジスタQ1のベース電位と反転入
力が印加されるトランジスタQ2のベース電位とは等し
くなる。
また、この回路では、トランジスタQ1のコレクタは出
力電圧VoutよりトランジスタQ3のベース、エミッ
タ間電圧だけ高い電位にある。一方、トランジスタQ2
のコレクタは出力電圧VoujよりトランジスタQ5の
ベース、エミッタ間電圧だけ高い電位にある。
したがってトランジスタQ1とQ2のコレクタ電位はほ
ぼ等しく、トランジスタQ6とQl、1−ランジスタQ
1とQ2のコレクタ、エミッタ間電圧が等しいので、ア
ーリ効果はトランジスタQ6とQl、トランジスタQ1
と02に対して同一の働き方をすることになり、該アー
り効果による、非反転入力端子と反転入力端子間の電位
差、すなわちオフセット電圧は従来のものに比較して著
しく小さくなる。
〔発明の効果〕
以上のように、本発明によれば、それぞれのベースが非
反転入力2反転入力とされた第1.第2のトランジスタ
を有し、上記第2の1−ランジスタのコレクタがエミッ
タフォロワ回路を介して出力端子に接続されたオペアン
プ回路において、上記第1のトランジスタのコレクタを
第3のトランジスタを介して上記出力端子に接続したの
で、上記第1.第2のトランジスタ及び該第1.第2の
トランジスタのそれぞれに定電流を供給する各トランジ
スタのコレクタ、エミッタ間電圧を等しくでき、オフセ
ット電圧が小さく、特性の良いオペアンプ回路が得られ
る効果がある。
【図面の簡単な説明】
第1図は従来のオペアンプ回路を示す図、第2図は本発
明の一実施例によるオペアンプ回路を示す図である。 図において、Qlは第1のトランジスタ、Q2は第2の
トランジスタ、Q3は第3のトランジスタ、Q4は第4
のトランジスタ、Q5はエミッタフォロワ回路、Q6は
第1の定電流源を構成するトランジスタ、Qlは第2の
定電流源を半苛成″ll−るトランジスタ、11は非反
転入力−子、12しよ83力端子、13は反転入力端子
を示す。 なお、図中同一符号は同−文番よ相当会す分を示す。 代理人 大 岩 増 雄

Claims (1)

    【特許請求の範囲】
  1. (1) それぞれのベースが非反転入力1反転入力とさ
    れエミッタが共通接続されるとともにそれぞれのコレク
    タに第1、第2の定電流源が接続された第1.第2のト
    ランジスタと、その入力が上記第2のトランジスタのコ
    レクタに接続され出力が出力端子とされたエミッタフォ
    ロワ回路と、エミッタが61−記第1の1−ランジスタ
    のコレクタにベースが1−記エミッタフォロワ回路の出
    力に接続された第2導電型の第3の1ヘランジスタと、
    コレクタが上記第1.第2の1.ランジスクのコニミッ
    タにベースが−1−記第3のトランジスタのコレクタに
    接続されエミッタが接地された第1導電型の第4のトラ
    ンジスタとを備えたことを特徴とするオペアンプ回路。
JP58228026A 1983-11-30 1983-11-30 オペアンプ回路 Granted JPS60119110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58228026A JPS60119110A (ja) 1983-11-30 1983-11-30 オペアンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58228026A JPS60119110A (ja) 1983-11-30 1983-11-30 オペアンプ回路

Publications (2)

Publication Number Publication Date
JPS60119110A true JPS60119110A (ja) 1985-06-26
JPH0152929B2 JPH0152929B2 (ja) 1989-11-10

Family

ID=16870029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58228026A Granted JPS60119110A (ja) 1983-11-30 1983-11-30 オペアンプ回路

Country Status (1)

Country Link
JP (1) JPS60119110A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319413A (ja) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd 電流出力型差動アンプ回路
JPH04119005A (ja) * 1990-09-07 1992-04-20 New Japan Radio Co Ltd 演算増幅回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319413A (ja) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd 電流出力型差動アンプ回路
JPH04119005A (ja) * 1990-09-07 1992-04-20 New Japan Radio Co Ltd 演算増幅回路

Also Published As

Publication number Publication date
JPH0152929B2 (ja) 1989-11-10

Similar Documents

Publication Publication Date Title
JPH0770935B2 (ja) 差動電流増幅回路
JPS60119110A (ja) オペアンプ回路
JPH04127703A (ja) 演算増幅回路
JP3627368B2 (ja) アンプ
JPS6259926B2 (ja)
JPH0145766B2 (ja)
JPH03744Y2 (ja)
JPH026684Y2 (ja)
JPH0449701Y2 (ja)
JPH07336161A (ja) 差動増幅器
JPH0332096Y2 (ja)
JPS6221310A (ja) 電流定倍回路
JP3547895B2 (ja) 定電流発生回路
JPS5819859Y2 (ja) 差動増幅回路
JP2619056B2 (ja) 広帯域増幅回路
JP2680748B2 (ja) 結合容量回路
JPH0487407A (ja) バッファ回路
JPH0155772B2 (ja)
JPS6097705A (ja) 差動増幅器
JPS5917712A (ja) ベ−ス電流補正回路
JPH01278108A (ja) 差動増幅回路
JPS6037916U (ja) 差動増幅器のバイアス回路
JPS59191913A (ja) 差動増幅器
JPH0385007A (ja) 定電流回路
JPH06216665A (ja) 電圧/電流変換回路