JPS5819859Y2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS5819859Y2 JPS5819859Y2 JP1977041950U JP4195077U JPS5819859Y2 JP S5819859 Y2 JPS5819859 Y2 JP S5819859Y2 JP 1977041950 U JP1977041950 U JP 1977041950U JP 4195077 U JP4195077 U JP 4195077U JP S5819859 Y2 JPS5819859 Y2 JP S5819859Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- resistor
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はダーリントン接続による等価ＰＮＰ形トランジ
スタを使用した差動増幅回路に関する。
スタを使用した差動増幅回路に関する。
従来、差動増幅器として第１図に示すものがある。
即ちＰＮＰ形トランジスタ１とＮＰＮ形トランジスタ２
をダーリントン接続すると共に、ＰＮＰ形トランジスタ
３とＮＰＮ形トランジスタ４をダーリントン接続し、ト
ランジスタ１，３のエミッタ及びトランジスタ２，４の
コレクタを抵抗器５を介して電源端子６に接続し、トラ
ンジスタ２をカレントミラー回路を構成するダイオード
接続されたトランジスタ７のコレクターベース接続点に
接続し、このトランジスタ７の工□ツタを抵抗器８を介
して接地する、 そしてトランジスタ４のエミッタをカレントミラー回路
を構成するＮＰＮ形トランジスタ９のコレクタに接続し
、そのエミッタを抵抗器８と抵抗値の等しい抵抗器１０
を介して接地する。
をダーリントン接続すると共に、ＰＮＰ形トランジスタ
３とＮＰＮ形トランジスタ４をダーリントン接続し、ト
ランジスタ１，３のエミッタ及びトランジスタ２，４の
コレクタを抵抗器５を介して電源端子６に接続し、トラ
ンジスタ２をカレントミラー回路を構成するダイオード
接続されたトランジスタ７のコレクターベース接続点に
接続し、このトランジスタ７の工□ツタを抵抗器８を介
して接地する、 そしてトランジスタ４のエミッタをカレントミラー回路
を構成するＮＰＮ形トランジスタ９のコレクタに接続し
、そのエミッタを抵抗器８と抵抗値の等しい抵抗器１０
を介して接地する。
そしてトランジスタ７のコレクターベース接続点とトラ
ンジスタ９０ベースを接続するものである。
ンジスタ９０ベースを接続するものである。
又電源端子６を抵抗器１１と１２から戊る直列回路を介
して接地し、この抵抗器１１と１２の接続中点を抵抗器
１３を介してトランジスタ１のベースに、抵抗器１４を
介してトランジスタ３０ベースに接続する。
して接地し、この抵抗器１１と１２の接続中点を抵抗器
１３を介してトランジスタ１のベースに、抵抗器１４を
介してトランジスタ３０ベースに接続する。
又、電源端子６を抵抗器１５と１６から成る直列回路を
介して接地する。
介して接地する。
そして抵抗器１５と１６の接続中点をトランジスタ９の
コレクタに接続する。
コレクタに接続する。
そしてトランジスタ１及び３のベース間に信号電圧源１
７を接続し、抵抗器１５と１６の接続中点から出力端子
１８を導出する。
７を接続し、抵抗器１５と１６の接続中点から出力端子
１８を導出する。
この第１図に示す差動増幅器の動作を以下説明する。
無信号時、トランジスタ２及び４のコレクタ・エミッタ
間を流れる電流の大きさを■とする。
間を流れる電流の大きさを■とする。
この時信号電圧源１７によりトランジスタ２のコレクタ
・エミッタ間にその大きさＩ＋ｉの電流が流れた時、ト
ランジスタ４のコレクタ・エミッタ間にはその大きさＩ
−ｉの電流が流れる。
・エミッタ間にその大きさＩ＋ｉの電流が流れた時、ト
ランジスタ４のコレクタ・エミッタ間にはその大きさＩ
−ｉの電流が流れる。
この時トランジスタ７とトランジスタ９はカレントミラ
ー回路を構成するからトランジスタ９のコレクタには電
源端子６から抵抗器１５を介して（Ｉ＋１）（Ｉ−ｉ）
＝２ｉの大きさの電流が流れる。
ー回路を構成するからトランジスタ９のコレクタには電
源端子６から抵抗器１５を介して（Ｉ＋１）（Ｉ−ｉ）
＝２ｉの大きさの電流が流れる。
この為抵抗器１５のを抵抗器１６と並列抵抗値をＲとす
ると出力端子１８にはその大きさ２Ｒｉの出力電圧を得
ることができる。
ると出力端子１８にはその大きさ２Ｒｉの出力電圧を得
ることができる。
ところで第２図に示す様なＰＮＰ形トランジスタ２０と
ＮＰＮ形トランジスタ２１とのダーリントン接続された
回路（以下ダーリントン回路という。
ＮＰＮ形トランジスタ２１とのダーリントン接続された
回路（以下ダーリントン回路という。
）に於いてはトランジスタ２０のエミッタ抵抗２３の抵
抗値が大きくなげれば発振を生じてし１う恐れがある。
抗値が大きくなげれば発振を生じてし１う恐れがある。
この為ダイオード接続されたトランジスタ７の出力イン
ピーダンスは低い為第１図に於ける抵抗器８の抵抗値を
抵抗器５の抵抗値より大としなげればならない。
ピーダンスは低い為第１図に於ける抵抗器８の抵抗値を
抵抗器５の抵抗値より大としなげればならない。
ところでエミッタ接地形トランジスタ９の出力インピー
ダンスは大きいがカレントミラー回路を構成する為には
抵抗器１０の抵抗値を抵抗器８の抵抗値に等しくしなげ
ればならない。
ダンスは大きいがカレントミラー回路を構成する為には
抵抗器１０の抵抗値を抵抗器８の抵抗値に等しくしなげ
ればならない。
ここで抵抗器５の差動増幅器の定電流源を構成するもの
であるから、抵抗器５の抵抗値は充分大でなげればなら
ず、この為抵抗器８及び１０の抵抗値も犬となる。
であるから、抵抗器５の抵抗値は充分大でなげればなら
ず、この為抵抗器８及び１０の抵抗値も犬となる。
この為トランジスタ４，９のコレクターエミッタ間電圧
ＶＣＥの変動の幅を大きくとることはできず、この為電
流の大きさの変化の幅を大きくとれずこの第１図に示す
差動増幅器はそのダイナミックレンジを大きくとること
はできない。
ＶＣＥの変動の幅を大きくとることはできず、この為電
流の大きさの変化の幅を大きくとれずこの第１図に示す
差動増幅器はそのダイナミックレンジを大きくとること
はできない。
即ち従来は発振防止の為、そのダイナミックレンジをせ
１くして使用しなげればならない欠点があった。
１くして使用しなげればならない欠点があった。
本考案は斯る欠点を除去する為に、ダイオード接続され
たトランジスタＩのエミッタと接地間の比較的大きな値
の抵抗器８を設けずに、トランジスタ２のエミッタとト
ランジスタ７のコレクタ間に発振防止用の抵抗器２４を
挿入したものである。
たトランジスタＩのエミッタと接地間の比較的大きな値
の抵抗器８を設けずに、トランジスタ２のエミッタとト
ランジスタ７のコレクタ間に発振防止用の抵抗器２４を
挿入したものである。
これを第３図に示すがこの時カレントミラー回路を構成
するトランジスタ７のエミッタはその１１接地する。
するトランジスタ７のエミッタはその１１接地する。
一方トランジスタ３及び４によって構成されるダーリン
トン回路のエミッタ抵抗としてはトランジスタ９の出力
インピーダンスのみでよいのでトランジスタ７の工□ツ
タをその壕ま接地する。
トン回路のエミッタ抵抗としてはトランジスタ９の出力
インピーダンスのみでよいのでトランジスタ７の工□ツ
タをその壕ま接地する。
本考案は上述の様にトランジスタ２のエミッタとトラン
ジスタ７のコレクタ間に抵抗器２４を挿入することによ
りトランジスタ１及び２によって構成されるダーリント
ン回路のエミッタ抵抗の抵抗値を犬とすることができる
。
ジスタ７のコレクタ間に抵抗器２４を挿入することによ
りトランジスタ１及び２によって構成されるダーリント
ン回路のエミッタ抵抗の抵抗値を犬とすることができる
。
この為カレントミラー回路の電流増巾率及びダイナミッ
クレンジに無関係に抵抗器２４を挿入しその値を犬なら
しめることができ、発振しない回路条件を得ることがで
きる。
クレンジに無関係に抵抗器２４を挿入しその値を犬なら
しめることができ、発振しない回路条件を得ることがで
きる。
この時はトランジスタ４及び９のコレクターエミッタ間
電圧■αの変動の幅を大きくとることができるから、第
１図に示す従来の差動増幅回路に比してダイナミックレ
ンジを大きくとることができる。
電圧■αの変動の幅を大きくとることができるから、第
１図に示す従来の差動増幅回路に比してダイナミックレ
ンジを大きくとることができる。
又トランジスタ７及び９のエミッタに接続される抵抗器
（第３図では２等抵抗器のない場合を示す。
（第３図では２等抵抗器のない場合を示す。
）は第１図に於ける様に発振しない条件を満足する様な
大きい抵抗値とする必要がなく電流増幅率とダイナミッ
クレンジの点からのみその値を任意に選ぶことができる
。
大きい抵抗値とする必要がなく電流増幅率とダイナミッ
クレンジの点からのみその値を任意に選ぶことができる
。
尚、第３図に於いて抵抗器５０代りに第４図に示す様な
π形抵抗器網を使用しても良い。
π形抵抗器網を使用しても良い。
即ち抵抗器２５及び２６の夫々一方の端子を電源端子に
接続し、この抵抗器２５及び２６の夫々の他方の端子を
トランジスタ１，２のコレクタ及びトランジスタ３，４
のコレクタに接続する。
接続し、この抵抗器２５及び２６の夫々の他方の端子を
トランジスタ１，２のコレクタ及びトランジスタ３，４
のコレクタに接続する。
そしてトランジスタ１のコレクタ、とトランジスタ３の
コレクタ間に抵抗器２７を接続するものである。
コレクタ間に抵抗器２７を接続するものである。
第１図は従来の差動増幅回路、第２図は第１図の要部を
説明する為の接続図、第３図は本考案の一実施例を示す
接続図、第４図は第３図の要部の他の実施例である。 １及び３はＰＮＰ形トランジスタ、２及び４はＮＰＮ形
ト２ンジスタ、５，２４は抵抗器である。
説明する為の接続図、第３図は本考案の一実施例を示す
接続図、第４図は第３図の要部の他の実施例である。 １及び３はＰＮＰ形トランジスタ、２及び４はＮＰＮ形
ト２ンジスタ、５，２４は抵抗器である。
Claims (1)
- ＰＮＰ形の第１のトランジスタとＮＰＮ形の第２のトラ
ンジスタをダーリントン接続すると共に、ＰＮＰ形の第
３のトランジスタとＮＰＭ形の第４のトランジスタをダ
ーリントン接続し、第１及び第３のトランジスタの夫々
のエミッタを抵抗を介して電源端子に接続し、上記第４
のトランジスタのエミッタを第５のトランジスタのコレ
クターエミッタ通路を介して基準電位点に接続し、この
第５のトランジスタのベースを上記第２のトランジスタ
のエミッタに接続すると共にダイオード接続されたトラ
ンジスタを含む低インピーダンス路を介して上記基準電
位点に接続し、上記第１及び第３のトランジスタのベー
ス間に信号源を接続し、上・配薬５のトランジスタのコ
レクタより出力端子を導出してなる差動増幅回路におい
て、上記第５のトランジスタのベースと上記低インピー
ダンス路との接続点と、上記第２のトランジスタのエミ
ッタとの間に発振防止用の抵抗を挿入してなる差動増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977041950U JPS5819859Y2 (ja) | 1977-04-04 | 1977-04-04 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977041950U JPS5819859Y2 (ja) | 1977-04-04 | 1977-04-04 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53136045U JPS53136045U (ja) | 1978-10-27 |
| JPS5819859Y2 true JPS5819859Y2 (ja) | 1983-04-23 |
Family
ID=28913511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977041950U Expired JPS5819859Y2 (ja) | 1977-04-04 | 1977-04-04 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819859Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100954A (ja) * | 1973-12-29 | 1975-08-11 | ||
| JPS51109753A (ja) * | 1975-02-24 | 1976-09-28 | Rca Corp |
-
1977
- 1977-04-04 JP JP1977041950U patent/JPS5819859Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100954A (ja) * | 1973-12-29 | 1975-08-11 | ||
| JPS51109753A (ja) * | 1975-02-24 | 1976-09-28 | Rca Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53136045U (ja) | 1978-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPS5819859Y2 (ja) | 差動増幅回路 | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| JPS632487B2 (ja) | ||
| JPH04127703A (ja) | 演算増幅回路 | |
| JPS6348469A (ja) | 検波回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JPS6325769Y2 (ja) | ||
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JPS6130325Y2 (ja) | ||
| JPS6036890Y2 (ja) | ミュ−ティング回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPH02143605A (ja) | 可変インピーダンス回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPS6117412B2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPS59147511A (ja) | 差動増幅回路 | |
| JPH057887B2 (ja) | ||
| JPH01305609A (ja) | 出力回路 |