JPH06188651A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】低雑音、且つ安定な動作をする差動増幅回路を
提供する。 【構成】差動増幅器の各々のトランジスタのコレクタや
ＦＥＴのドレインに流れる電流の直流分（静止電流）及
びトランジスタのエミッタやＦＥＴのソースに相当する
互いに接続された両端子の電位の直流分を予め定めた基
準電位を等しくするような調整手段を設けることによっ
て、低雑音動作且つ増幅素子特性のバラツキや周囲温度
の変化に対する安定動作を可能とするとともに、設計の
自由度も拡張している。

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は差動増幅回路に関し、特
に低雑音、且つ安定動作が可能な差動増幅回路に関す
る。 【０００２】 【従来の技術】微弱信号を検出する、例えば電子計測等
の分野では、センサで得られた微弱信号を増幅する増幅
回路としては、低雑音で、且つ高安定な増幅特性をもつ
ものが要求される。かかる目的で従来から広く採用され
ている増幅回路としては、図２に示すような差動増幅回
路がある。図２において、電気的、熱的特性が可及的等
しいように選ばれた一対のトランジスタＱ11とＱ12の各
エミッタが共通接続され、負電源Ｖeeとの間に定電流源
iが挿入されている。各トランジスタＱ11とＱ12のベー
スにはベースバイアス抵抗ＲB1とＲB2が接続され、各ベ
ースには、またコンデンサＣ1とＣ2を介して入力１，２
が供給されている。各トランジスタＱ11とＱ12のコレク
タには、コレクタ抵抗Ｒc1とＲc2を介して正電源Ｖccが
供給されており、各コレクタから出力１，２が取り出さ
れる。 【０００３】 【発明が解決しようとする課題】上述のように、従来の
微弱信号等の増幅を行う差動増幅回路は、電気的、熱的
特性が可及的等しいように選ばれた２つのトランジスタ
を用いた差動入力差動出力構成を採用している。従っ
て、従来のこの種の差動増幅回路を用いて安定動作を行
わせるためには、２つのトランジスタは高精度に電気
的、熱的特性が可及的等しいように選ばれていなければ
ならない。通常は、ワンチップに２個のトランジスタが
入った高価なデュアルトランジスタを用いることが多
く、また、低ノイズを目的として個別トランジスタを用
いた場合は、面倒な選別作業やトランジスタ同士の熱結
合を良好にするため、トランジスタ同士を金属バンド等
を用いて密着固定する等の工夫が必要になるという問題
がある。トランジスタの電気的、熱的特性のずれは、各
トランジスタのエミッタ側に抵抗を挿入することにより
補償できるが、かかるエミッタ側への抵抗の挿入は大き
な雑音発生源となるため、低雑音が要求される上記の如
き用途には使用できない。 【０００４】そこで、本発明の目的は、低雑音、且つ安
定な動作をする差動増幅回路を提供することにある。本
発明のより具体的な目的は、トランジスタのような増幅
素子の特性のバラツキや周囲温度の変化に対する動作の
安定性を確保した差動増幅回路を提供することにある。
本発明の他の目的は、動作点設定が容易で、設計の自由
度が大きい差動増幅回路を提供することにある。 【０００５】 【課題を解決するための手段】前述の課題を解決するた
め、本発明による差動増幅回路は、トランジスタあるい
はＦＥＴ回路で構成された一対の増幅器が差動増幅する
ように構成された差動増幅手段と、前記一対の増幅器の
その各々を構成するトランジスタのコレクタ、ＦＥＴの
ドレインに相当する端子に流れる電流の直流分を等しく
する第１の調整手段と、前記一対の増幅器のその各々を
構成するトランジスタのエミッタ、ＦＥＴのソースに相
当する互いに接続された両端子の電位の直流分を予め定
めた基準電位に等しくする第２の調整手段と、を備えて
構成される。 【０００６】 【作用】本発明では、差動増幅器の各々のトランジスタ
のコレクタやＦＥＴのドレインに流れる電流の直流分
（静止電流）及びトランジスタのエミッタやＦＥＴのソ
ースに相当する互いに接続された両端子の電位の直流分
を等しくするような調整手段を設け、低雑音動作を可能
とするとともに、動作点設定も容易として、設計の自由
度を拡張している。 【０００７】 【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図１は、本発明による差動増幅回路の
一実施例を示す回路図である。図１において、図２と同
一符号が付与されている回路要素は同様な機能を有する
回路要素である。本実施例では、図２の一対のトランジ
スタＱ11,Ｑ12に対応して一対のカスコード接続された
トランジスタＱ1,Ｑ3及びトランジスタＱ2,Ｑ4が使用さ
れており、これにより交流結合型差動増幅回路が構成さ
れている。すなわち、トランジスタＱ1とＱ2のコレクタ
は、トランジスタＱ3とＱ4のエミッタにそれぞれカスコ
ード接続される。トランジスタＱ3とＱ4のそれぞれのコ
レクタにはコレクタ抵抗Ｒc1とＲc2を介して電源Ｖccが
供給されており、各コレクタから出力信号が取り出され
る。上記トランジスタＱ3とＱ4のコレクタは、抵抗Ｒ1
とＲ2を介して帰還コンデンサＣ4を有する誤差増幅器Ｕ
1の非反転入力端子と反転入力端子に接続されている。
誤差増幅器Ｕ1の出力は、抵抗ＲB1を介してトランジス
タＱ1のベースに接続される。 【０００８】トランジスタＱ1とＱ2のエミッタは、抵抗
Ｒ3を介して、帰還コンデンサＣ5を有する誤差増幅器Ｕ
2の反転入力端子に接続されている。誤差増幅器Ｕ2の非
反転入力端子には予め定めた基準電圧Ｖrefが供給され
ている。誤差増幅器Ｕ2の出力は、抵抗ＲB2を介して各
トランジスタＱ1とＱ2のベースに接続されている。入力
信号１，２は、コンデンサＣ1とＣ2を介してトランジス
タＱ1とＱ2のベースに供給され、トランジスタＱ3とＱ4
のコレクタから出力信号が差動出力として得られる。 【０００９】上述構成において、誤差増幅器Ｕ1は、そ
の入力がトランジスタＱ3とＱ4のコレクタに接続され、
その出力はトランジスタＱ1のベースに接続されている
ため、トランジスタＱ3とＱ4のコレクタ電位の直流分を
同一値にするように動作する、いわゆる直流サーボ動作
を行う。従って、コレクタ抵抗Ｒc1とＲc2を等しい抵抗
値にすれば、トランジスタＱ1とＱ2のコレクタ電流を同
一に確保できる。また、このコレクタ電流の同一化は、
トランジスタが電気的、熱的特性が可及的等しいように
選ばれていない状態で、温度特性の変化があった場合で
も維持できる。 【００１０】誤差増幅器Ｕ2は、基準電圧Ｖrefとトラン
ジスタＱ1,Ｑ2のエミッタ電圧とを入力とし、その出力
がトランジスタＱ2のベースに接続されているので、同
様な直流サーボ動作によってトランジスタＱ1とＱ2のエ
ミッタ電圧ＶEは一定の基準電圧Ｖｒｅｆに設定される
ことになる。この基準電圧を、トランジスタ動作の最適
（エミッタ電圧）動作点に設定すれば、トランジスタＱ
1とＱ2のエミッタ電圧を最適動作点に設定できる。本実
施例では、トランジスタＱ3とＱ4は、ベース接地である
ため、トランジスタＱ1とＱ2のコレクタ電圧も一定（−
ＶBE)となり、トランジスタＱ1とＱ2のコレクタ・エミ
ッタ間電圧も一定となる。以上の実施例によれば、トラ
ンジスタＱ1〜Ｑ4の動作点を任意の値に設計、設定可能
となる。 【００１１】尚、上述実施例において、トランジスタＱ
1とＱ2をそれぞれ複数のトランジスタを並列接続したも
のに置き換えることにより、単独のトランジスタを用い
た場合に比べて雑音を低減することができる。また、抵
抗雑音が許容される場合には、各トランジスタのエミッ
タにエミッタ抵抗を接続しても動作する。更に、トラン
ジスタの代わりにＦＥＴ等の他の増幅素子を用いること
ができることも勿論である。 【００１２】 【発明の効果】以上説明したように、本発明による差動
増幅回路は、差動増幅器の各々のトランジスタのコレク
タやＦＥＴのドレインに流れる電流の直流分（静止電
流）及びトランジスタのエミッタやＦＥＴのソースに相
当する互いに接続された両端子の電位の直流分を等しく
するような調整手段が設けられているので、低雑音動作
が可能となるとともに増幅素子特性のバラツキや周囲温
度の変化に対しても動作が安定化される。したがって、
特性が充分に留意された高価なデュアルトランジスタが
不要となり、安価な差動増幅回路が得られる。また、動
作点設定も容易となり、設計の自由度も大きいという著
しい効果を奏する。

【図面の簡単な説明】 【図１】本発明による差動増幅回路の一実施例を示す回
路図である。 【図２】従来の差動増幅回路の一例を示す回路図であ
る。 【符号の説明】 Ｑ1,Ｑ2,Ｑ3,Ｑ4,Ｑ11,Ｑ12 トランジスタ Ｕ1,Ｕ2 誤差増幅器

Claims (1)

1. 【特許請求の範囲】 トランジスタあるいはＦＥＴ回路で構成された一対の増
   幅器が差動増幅するように構成された差動増幅手段と、 前記一対の増幅器のその各々を構成するトランジスタの
   コレクタ、ＦＥＴのドレインに相当する端子に流れる電
   流の直流分を等しくする第１の調整手段と、 前記一対の増幅器のその各々を構成するトランジスタの
   エミッタ、ＦＥＴのソースに相当する互いに接続された
   両端子の電位の直流分を予め定めた基準電位に等しくす
   る第２の調整手段と、 を備えて成ることを特徴とする差動増幅回路。