JP4128282B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP4128282B2 JP4128282B2 JP25152798A JP25152798A JP4128282B2 JP 4128282 B2 JP4128282 B2 JP 4128282B2 JP 25152798 A JP25152798 A JP 25152798A JP 25152798 A JP25152798 A JP 25152798A JP 4128282 B2 JP4128282 B2 JP 4128282B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- input
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電流補償回路を設けて、トランジスタのベース電流により入力端子に発生する漏れ電流を低減し、高入力インピーダンスを保持できる増幅回路に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタから構成されている増幅回路では、入力信号は入力バッファを構成するトランジスタのベースに入力される。このため、信号の入力側にトランジスタのベース電流が発生する。当該ベース電流は入力信号の漏れ電流となり、増幅回路の入力インピーダンスを低下させる原因となるので、通常、電流補償回路を設けて、入力側のトランジスタのベース電流に相当する補償電流を発生し、信号入力端子に帰還させることでベース電流を補償する措置がとられている。
【０００３】
図６は、上述した電流補償回路が設けられている増幅回路の一構成例を示している。図示のように、本例の増幅回路は、差動入力端子Ｔ1 ，Ｔ2 から入力される一対の差動信号ＳIN1 ，ＳIN2 を増幅し、増幅信号としてシングルエンド信号ＳOUT を出力する。
【０００４】
図示の増幅回路において、トランジスタＱ３とＱ４が差動回路を構成し、トランジスタＱ１およびＱ２は、エミッタフォロワ型の入力バッファを構成している。トランジスタＱ１とＱ２のベースにそれぞれ入力信号ＳIN1 とＳIN2 が印加され、トランジスタＱ１のエミッタに出力される信号はトランジスタＱ３のベースに入力され、トランジスタＱ２のエミッタに出力される信号はトランジスタＱ４のベースに入力される。
【０００５】
トランジスタＱ１１は、トランジスタＱ３とＱ４からなる差動回路に動作電流を供給する電流源回路を構成し、トランジスタＱ５とＱ６はカレントミラー回路を構成し、差動回路のダイナミック負荷回路を構成している。トランジスタＱ３のコレクタから出力される信号がトランジスタＱ１８のベースに入力され、トランジスタＱ１８のコレクタから出力信号ＳOUT が得られる。
【０００６】
図示の増幅回路において、入力バッファとして設けられているトランジスタＱ１とＱ２は電流増幅率ｈfeの低いｐｎｐトランジスタが使われる。このため、これらのトランジスタのベース電流Ｉb は大きい。即ち、入力端子Ｔ1 ，Ｔ2 の入力漏れ電流が大きく、入力インピーダンスが低下してしまう。ベース電流を補償するため、図示のように、トランジスタＱ１に対して、トランジスタＱ１２，Ｑ１３およびＱ１４からなる電流補償回路が設けられ、同様に、トランジスタＱ２に対して、トランジスタＱ１５，Ｑ１６およびＱ１７からなる電流補償回路が設けられている。なお、これらの電流補償回路にトランジスタＱ８からなる電流源により定電流が供給される。
【０００７】
トランジスタＱ８およびＱ１０は、マルチコレクタ型のトランジスタであり、それぞれベース側のバイアス条件に応じて両方のコレクタから同じ電流が供給される。
トランジスタＱ８のコレクタ電流はそれぞれ電流補償回路を構成するトランジスタＱ１２およびＱ１７のエミッタ側に供給され、トランジスタＱ１０のコレクタ電流はそれぞれトランジスタＱ１とＱ２のエミッタ側に供給される。ここで、トランジスタＱ８とＱ１０のサイズを同じく設定することにより、トランジスタＱ１２とＱ１７のエミッタ電流は、トランジスタＱ１とＱ２のエミッタ電流と等しくなる。このため、トランジスタＱ１２のベース電流はトランジスタＱ１のベース電流とほぼ一致する。
【０００８】
トランジスタＱ１３とＱ１４によりカレントミラー回路が構成されているので、トランジスタＱ１４のコレクタには、トランジスタＱ１３のコレクタ電流、即ち、トランジスタＱ１２のベース電流とほぼ同じ電流が流れる。
【０００９】
このように、電流補償回路を構成するトランジスタＱ１４のコレクタには、入力バッファを構成するトランジスタＱ１のベース電流とほぼ等しい電流が流れるので、トランジスタＱ１のベース電流はトランジスタＱ１４のコレクタ電流によりほぼ吸収され、入力端子Ｔ1 の漏れ電流が抑制される。
【００１０】
なお、トランジスタＱ２側においても上記と同様に、カレントミラー回路を構成するトランジスタＱ１５とＱ１６のコレクタに、トランジスタＱ２のベース電流とほぼ等しい電流が流れるので、トランジスタＱ２のベース電流がほぼトランジスタＱ１５のコレクタ電流により吸収される。
上述した電流補償回路付き増幅回路において、入力バッファを構成するトランジスタのベース電流が補償されるので、増幅回路の入力インピーダンスを高く保持できる。
【００１１】
【発明が解決しようとする課題】
ところで、上述した従来の増幅回路においては、電流補償回路により発生される補償電流が電流源のバイアス条件によって決定されるので、入力信号の全範囲にわたって適切に補償電流を発生することができないという不利益がある。
例えば、図６に示すように、電流源を構成するトランジスタＱ８のコレクタ電流はカレントミラー回路を構成するトランジスタＱ７とのサイズの比およびトランジスタＱ７のコレクタ側に接続されているバイアス電流源ＩＳ１の電流値に応じて設定される。入力信号ＳIN1 ，ＳIN2 の電圧が変化してもトランジスタＱ８のコレクタ電流は変化しない。このため、電流補償回路により発生した補償電流、例えば、トランジスタＱ１４またはＱ１５のコレクタ電流も一定となる。これに対して、トランジスタＱ１またはＱ２のベース電流は、入力端子Ｔ1 ，Ｔ2 に入力される信号ＳIN1 ，ＳIN2 の電圧変化に応じて変化するので、この電流補償回路によってはトランジスタＱ１とＱ２のベース電流を完全に補償することができない。
【００１２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、入力信号の変化に応じて変化する補償電流を発生する電流補償回路を設けることによって、変化する入力信号に従って補償電流を変化させ、入力信号の全範囲において常に最適な補償電流を生成でき、高精度なベース電流補償を実現できる増幅回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の増幅回路は、ベースに入力信号が印加される入力トランジスタを含む入力部と、上記入力トランジスタに対して電流を供給する第１の電流源トランジスタと、上記入力部から出力される信号を増幅する増幅部と、上記入力トランジスタのベースに対して補償電流を供給する電流補償回路と、上記電流補償回路に対して電流を供給する第２の電流源トランジスタと、を有し、上記電流補償回路が、上記入力トランジスタのベースに接続されており、上記入力信号に応じた参照電流を発生する参照電流発生部と、上記参照電流に応じた補償電流を発生し、当該補償電流を上記入力トランジスタのベースに供給して上記入力トランジスタの漏れ電流を補償する補償電流発生部と、を含み、上記参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第１のトランジスタを含み、上記入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第１のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じである。
【００１４】
また好適には、ベースとコレクタが接続され、上記第１の電流源トランジスタと上記入力トランジスタとの間の電流路に挿入されたダイオード接続トランジスタを更に有し、上記参照電流発生部が、上記第１のトランジスタのベースに流れる漏れ電流に応じた上記参照電流を供給する第２のトランジスタを更に含み、上記補償電流発生部が、上記参照電流に応じて上記入力トランジスタのベースに流れる漏れ電流と上記第１のトランジスタのベースに流れる漏れ電流との和に等しい上記補償電流を生成する電流源回路を含む。
【００１５】
更に、本発明の第２の増幅回路は、ベースに第１および第２の入力信号がそれぞれ印加される第１および第２の入力トランジスタを含む差動信号入力部と、上記第１および第２の入力トランジスタに対して電流を供給する第１の電流源トランジスタと、上記差動信号入力部から出力される信号を増幅する増幅部と、上記第１の入力トランジスタのベースに対して補償電流を供給する第１の電流補償回路と、上記第２の入力トランジスタのベースに対して補償電流を供給する第２の電流補償回路と、上記第１および第２の電流補償回路に対して電流を供給する第２の電流源トランジスタと、を有し、上記第１の電流補償回路が、上記第１の入力トランジスタのベースに接続されており、上記第１の入力信号に応じた第１の参照電流を発生する第１の参照電流発生部と、上記第１の参照電流に応じた第１の補償電流を発生し、当該第１の補償電流を上記第１の入力トランジスタのベースに供給して上記第１の入力トランジスタの漏れ電流を補償する第１の補償電流発生部と、を含み、上記第２の電流補償回路が、上記第２の入力トランジスタのベースに接続されており、上記第２の入力信号に応じた第２の参照電流を発生する第２の参照電流発生部と、上記第２の参照電流に応じた第２の補償電流を発生し、当該第２の補償電流を上記第２の入力トランジスタのベースに供給して上記第２の入力トランジスタの漏れ電流を補償する第２の補償電流発生部と、を含み、上記第１の参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第１のトランジスタを含み、上記第２の参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第２のトランジスタを含み、上記１の入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第１のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じであり、上記２の入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第２のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じである。
【００１６】
また好適には、ベースとコレクタが接続され、上記第１の電流源トランジスタと上記第１の入力トランジスタとの間の電流路に挿入された第１のダイオード接続トランジスタと、ベースとコレクタが接続され、上記第１の電流源トランジスタと上記第２の入力トランジスタとの間の電流路に挿入された第２のダイオード接続トランジスタと、を更に有し、上記第１の参照電流発生部が、上記第１のトランジスタのベースに流れる漏れ電流に応じた上記第１の参照電流を供給する第３のトランジスタを更に含み、上記第１の補償電流発生部が、上記第１の参照電流に応じて上記第１の入力トランジスタのベースに流れる漏れ電流と上記第１のトランジスタのベースに流れる漏れ電流との和に等しい上記第１の補償電流を生成する電流源回路を含み、上記第２の参照電流発生部が、上記第２のトランジスタのベースに流れる漏れ電流に応じた上記第２の参照電流を供給する第４のトランジスタを更に含み、上記第２の補償電流発生部が、上記第２の参照電流に応じて上記第２の入力トランジスタのベースに流れる漏れ電流と上記第２のトランジスタのベースに流れる漏れ電流との和に等しい上記第２の補償電流を生成する電流源回路を含む。
【００１７】
【発明の実施の形態】
第１実施形態
図１は本発明に係る増幅回路の第１の実施形態を示す回路図である。
図示のように、本実施形態の増幅回路は、入力端子Ｔ1 とＴ2 から入力された一対の差動入力信号ＳIN1 ，ＳIN2 を増幅し、シングルエンドの増幅信号ＳOUT を出力する差動増幅回路である。
【００１８】
トランジスタＱ１とＱ２のベースは、それぞれ入力端子Ｔ1 ，Ｔ2 に接続され、これらのトランジスタのコレクタは接地され、エミッタにダイオードＤ１，Ｄ２を介して、トランジスタＱ１０により発生される電流が供給される。トランジスタＱ３とＱ４のベースは、それぞれトランジスタＱ１とＱ２のエミッタに接続され、エミッタ同士が駆動電流を供給するトランジスタＱ１１のコレクタに接続され、コレクタはそれぞれトランジスタＱ５とＱ６のコレクタに接続されている。即ち、トランジスタＱ３とＱ４により差動回路が構成されている。なお、トランジスタＱ５とＱ６は、カレントミラー回路を構成し、トランジスタＱ３とＱ４の負荷回路を構成している。
【００１９】
トランジスタＱ１のベース電流を補償するために、トランジスタＱ１２，Ｑ１３，Ｑ１４，Ｑ２０およびＱ２１により電流補償回路を構成し、同様に、トランジスタＱ２のベース電流を補償するために、トランジスタＱ１５，Ｑ１６，Ｑ１７，Ｑ２２およびＱ２３により電流補償回路を構成している。
【００２０】
トランジスタＱ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１およびＱ１９はｐｎｐトランジスタであり、電流源を構成している。トランジスタＱ７のコレクタに電流源ＩＳ１が接続されている。当該電流源により供給された定電流Ｉａに基づき、トランジスタＱ８，Ｑ１０，Ｑ１１およびＱ１９のコレクタ電流がそれぞれ設定される。トランジスタＱ１０およびＱ１１は、マルチコレクタトランジスタであり、トランジスタＱ１０の２つのコレクタから出力される電流は、それぞれダイオードＤ１およびＤ２を介して、トランジスタＱ１とＱ２のベースに入力される。トランジスタＱ８の２つのコレクタから出力される電流は、それぞれ電流補償回路を構成するトランジスタＱ２０とＱ２３のエミッタに入力される。
【００２１】
トランジスタＱ１側の電流補償回路において、トランジスタＱ２１のベースがトランジスタＱ１のベースに接続され、そのコレクタが接地され、エミッタがトランジスタＱ２０のベースに接続されている。トランジスタＱ２０のコレクタは、トランジスタＱ１２のエミッタに接続され、トランジスタＱ１２のコレクタは接地されている。トランジスタＱ１３とＱ１４は、カレントミラー回路を構成し、トランジスタＱ１３とＱ１４のエミッタが接地され、トランジスタＱ１３とＱ１４のベースが接続され、当該ベース同士の接続点はトランジスタＱ１３のコレクタとともにトランジスタＱ１２のベースに接続され、トランジスタＱ１４のコレクタは、トランジスタＱ１およびＱ２１のベースに接続されている。
【００２２】
ここで、トランジスタＱ１およびＱ２のエミッタに接続されているダイオードＤ１およびＤ２は、例えば、図２に示すように、ベースとコレクタが共通に接続されているｐｎｐトランジスタにより構成されているとする。
このため、トランジスタＱ２１とＱ１のベース側からみる回路構成は、ほぼ同じとなる。例えば、トランジスタＱ１のエミッタはダイオードＤ１、即ち、一段のｐｎ接合を介して、電流源をなすトランジスタＱ１０のコレクタに接続され、これとほぼ同じように、トランジスタＱ２１のエミッタは、トランジスタＱ２０のエミッタ−ベース間のｐｎ接合を介して電流源を構成するトランジスタＱ８のコレクタに接続される。ここで、トランジスタＱ１とＱ２１のサイズが等しく形成されるとすると、ベースに同じ入力信号ＳIN1 が印加されるこれらのトランジスタのベース電流は、常に等しくなる。
【００２３】
以下、図１を参照しつつ、本実施形態の増幅回路に設けられた電流補償回路の動作について説明する。
上述したように、トランジスタＱ２１のエミッタ電流はそのベース電流に応じて設定され、当該エミッタ電流に応じてトランジスタＱ２０のエミッタ電流が決まる。即ち、トランジスタＱ２０とＱ１２に流れる電流はトランジスタＱ２１のベース電流に応じて設定される。トランジスタＱ１２のベース電流は、入力信号ＳIN1 の変化に従って変化する。カレントミラー回路を構成するトランジスタＱ１３とＱ１４において、トランジスタＱ１４に、トランジスタＱ２１とＱ１のベース電流の合計電流とほぼ等しい補償電流ＩCO1 が発生される。トランジスタＱ１４のコレクタは、トランジスタＱ１およびＱ２１のベースに接続されているので、トランジスタＱ１およびＱ２１のベース電流は、ほぼ補償電流ＩCO1 により吸収される。このため、本例の電流補償回路により、信号の入力側に設けられたトランジスタのベース電流が補償電流により吸収され、信号入力端子の入力インピーダンスは大きい。
【００２４】
トランジスタＱ２側の電流補償回路は、上述したトランジスタＱ１側の電流補償回路と同様な原理に基づき動作する。その結果、トランジスタＱ２とＱ２２のベース電流は、トランジスタＱ１５のコレクタに発生される補償電流ＩCO2 により補償される。
【００２５】
なお、本発明の増幅回路は、差動増幅回路に限定されることなく、他の増幅回路、例えばシングルエンドの入力信号を増幅する増幅回路においても、上述した回路と同様な原理で入力側のトランジスタのベース電流を補償することが可能である。
【００２６】
図３は、本発明の増幅回路における電流補償回路の効果を検証するために用いられた試験回路の一例を示している。当該試験回路において、図１に示す増幅回路ＡＭＰが用いられ、増幅回路ＡＭＰの入力端子Ｔ1 、即ち非反転入力端子に試験信号電圧ＶINが入力され、増幅回路ＡＭＰの入力端子Ｔ2 、即ち反転入力端子が出力端子Ｔ0 に接続されている。このように、増幅回路ＡＭＰによりボルテージフォロワが構成され、出力電圧ＶOUT はほぼ入力電圧ＶINに従って変化する。
【００２７】
図４には、図３において構成された試験回路の試験結果を示している。図４において横軸は入力電圧ＶINを示し、縦軸は端子Ｔ1 側の漏れ電流、即ち、図１におけるトランジスタＱ１のベース側に流れる電流を示している。なお、比較のため、図４には、図６に示す従来の増幅回路における入力端子Ｔ1 側のベース電流を点線で示している。ここで、従来の増幅回路は図３と同様にボルテージフォロワを構成して試験を行ったものである。なお、試験の条件として、電源電圧ＶCCは５．０Ｖ、電流源ＩＳ１のバイアス電流Ｉａは５０μＡにそれぞれ設定されている。
【００２８】
理想的に、電流補償回路によりトランジスタのベース電流と全く等しい補償電流を生成することによって、入力端子Ｔ1 からみて完全に漏れ電流がないことが望ましい。しかし、実際の電流補償回路において、完全な補償ができず、わずかながら入力端子において漏れ電流が発生する。この漏れ電流が小さいほど回路の入力特性がよい。
図４に示すように、従来の増幅回路に比べて、本発明の増幅回路の漏れ電流は小さい。即ち、本発明の増幅回路において、電流補償回路を改良したことによって、トランジスタのベース電流の大部分が補償され、入力端子の漏れ電流が大幅に低減される。特に入力電圧ＶINが高いレベル、例えば、３．０Ｖ前後においては、従来の増幅回路に比べて、本発明の増幅回路の入力端子の漏れ電流は、半分以下に低減される。
【００２９】
図４において、入力電圧ＶINが０Ｖに近づくにつれて入力端子に負の方向、即ち、図３の電流Ｉb を示す矢印と反対の方向に大きな漏れ電流が生じる。これは図１に示すように、入力電圧ＶINが０Ｖに近づくと、トランジスタＱ１側の電流補償回路においてカレントミラー回路を構成するトランジスタＱ１４のコレクタ電流が０に近づき、トランジスタＱ１とＱ２１のベース電流が補償されなくなり、これらのトランジスタのベース電流が端子Ｔ1 に流れるためである。なお、実際に増幅回路が使用されている場合に、トランジスタＱ１およびＱ２のベースがある一定の電圧にバイアスされる。即ち、入力端子Ｔ1 またはＴ2 が０Ｖになることはない。このため、図４にグラフの左端のように大きな負の漏れ電流が発生することを回避できる。
【００３０】
以上説明したように、本実施形態によれば、トランジスタＱ１のベースに電流補償回路を接続し、入力信号に応じたベース電流が流れるトランジスタＱ２１のベース電流に応じてトランジスタＱ２０とＱ１２の電流を制御し、この電流に応じた補償電流をトランジスタＱ１４のコレクタに発生する。電流補償回路の各トランジスタのサイズを制御し、トランジスタＱ１４のコレクタ電流とトランジスタＱ１，Ｑ２１のベース電流の合計電流とを等しく設定すると、補償電流とトランジスタＱ１とＱ２１のベース電流とが相殺されるので、信号入力端子の漏れ電流を低減でき、高入力インピーダンスの増幅回路を実現できる。
【００３１】
第２実施形態
図５は本発明に係る増幅回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の増幅回路は、図１に示す第１の実施形態の増幅回路に比べて、入力端子Ｔ1 側において、トランジスタＱ２０，Ｑ２１の代わりにトランジスタＱ２４が設けられ、当該トランジスタＱ２４により、入力端子Ｔ1 の入力信号ＳIN1 のレベル変化に従って変化する電流を発生する。入力端子Ｔ2 側において、トランジスタＱ２２，Ｑ２３の代わりにトランジスタＱ２５が設けられ、当該トランジスタＱ２５により、入力端子Ｔ2 の入力信号ＳIN2 のレベル変化に従って変化する電流を発生する。トランジスタＱ１とＱ２のエミッタがダイオードを経由せず、直接トランジスタＱ１０のコレクタに接続されている。上述した以外の構成は、図１に示す増幅回路とほぼ同じであるので、図５では、図１と同じ構成を有する回路素子について、同じ記号を付して表記している。
以下、前記第１の実施形態と相違する部分を中心に本実施形態の増幅回路における補償電流の発生について説明する。
【００３２】
トランジスタＱ２４のベースがトランジスタＱ１のベースとともに入力端子Ｔ1に接続され、そのエミッタはトランジスタＱ８のコレクタに接続されている。トランジスタＱ１２のエミッタはトランジスタＱ２４のコレクタに接続され、コレクタは接地されている。
【００３３】
トランジスタＱ２４に流れる電流は入力端子Ｔ1 の入力信号ＳIN1 のレベルに応じて設定される。これと直列に接続されているトランジスタＱ１２にほぼ同じ電流が流れる。ここで、トランジスタＱ１２とＱ２４の電流増幅率を等しいとすると、トランジスタＱ１２のベース電流は、トランジスタＱ２４のベース電流とほぼ等しい。
【００３４】
さらに、トランジスタＱ２４と入力バッファを構成するトランジスタＱ１を同じ条件、例えば、同じサイズ、同じ不純物濃度で形成すると、これらトランジスタは等しい電流増幅率を持ち、入力信号に応じてほぼ同じベース電流が発生する。カレントミラー回路を構成するトランジスタＱ１３とＱ１４のサイズなどを適宜に設定することにより、トランジスタＱ１２のベース電流のほぼ２倍の補償電流ＩCO1 をトランジスタＱ１４のコレクタに発生させることができる。トランジスタＱ１４のコレクタがトランジスタＱ１とＱ２４のベースに接続されているので、トランジスタＱ１とＱ２４のベース電流が補償電流ＩCO1 によりほぼ吸収される。
この結果、トランジスタＱ１およびＱ２４のベース電流が補償電流ＩCO1 によりほぼ相殺され、入力端子Ｔ1 における漏れ電流を低減でき、入力インピーダンスを高く保持できる。
【００３５】
入力端子Ｔ2 側において、ほぼ同じようにトランジスタＱ２５により、入力信号ＳIN2 に応じた電流が発生され、これに応じてカレントミラー回路を構成するトランジスタＱ１５のコレクタに補償電流ＩCO2 が発生されるので、入力バッファを構成するトランジスタＱ２とトランジスタＱ２５のベース電流が補償され、入力端子Ｔ2 における漏れ電流を低減できる。
【００３６】
以上説明したように、本実施形態によれば、トランジスタＱ２４およびＱ２５を用いて、入力端子Ｔ1 およびＴ2 の入力信号ＳIN1 ，ＳIN2 に応じた電流をそれぞれ発生し、発生した電流に応じて補償電流ＩCO1 およびＩCO2 がそれぞれ発生されるので、入力端子Ｔ1 およびＴ2 の漏れ電流が低減され、入力インピーダンスが高く保持される。図１に示す本発明の第１の実施形態に比べて、トランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３の代わりに、トランジスタＱ２４およびＱ２５のみで入力信号に応じて変化する電流を発生し、また、入力バッファを構成するトランジスタＱ１とＱ２のエミッタ側に接続されているダイオードＤ１とＤ２が不要となり、回路構成が簡略化される。さらに、図６に示す従来の増幅回路に比べると、トランジスタＱ２４およびＱ２５を追加するだけで、入力信号のほぼ全範囲において入力信号の変化に対応した補償電流を発生することができ、回路構成の簡単な変更で入力特性の改善を実現できる。
【００３７】
【発明の効果】
以上説明したように、本発明の増幅回路によれば、入力バッファを構成するトランジスタのベースに電流補償回路により生成した補償電流を供給し、当該補償電流によりトランジスタのベース電流を相殺することによって、信号入力端子からみた漏れ電流を抑制でき、高入力インピーダンスの増幅回路を実現できる利点がある。
また、本発明の増幅回路は信号入力側からみた漏れ電流を小さく制限できるので、微小信号増幅用増幅回路として使用可能である。さらに、高インピーダンス信号源へのインターフェース、回路の時定数を増加させるなどの用途にも適用でき、サンプル・アンド・ホールド回路において、精度の高いコンデンサの容量を小さくし、正確な時定数の設定ができる。
さらに、本発明の増幅回路によれば、入力ダイナミックレンジの全範囲にわたって従来の回路より低い入力漏れ電流を実現できるとともに入力電圧変化に対して変化率の低い特性が得られる。
【図面の簡単な説明】
【図１】本発明に係る増幅回路の第１の実施形態を示す回路図である。
【図２】図１の増幅回路におけるダイオードの構成例を示す図である。
【図３】本発明の増幅回路の入力漏れ電流を検証するための試験回路の回路図である。
【図４】本発明の増幅回路と従来の増幅回路の入力漏れ電流特性を比較するグラフである。
【図５】本発明に係る増幅回路の第２の実施形態を示す回路図である。
【図６】従来の電流補償回路付き増幅回路の一例を示す回路図である。
【符号の説明】
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ７〜Ｑ１２，Ｑ１７，Ｑ１９，Ｑ２０，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２５…ｐｎｐトランジスタ、Ｑ５，Ｑ６，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６，Ｑ１８…ｎｐｎトランジスタ、ＩＳ１…電流源、ＶCC…電源電圧、ＧＮＤ…接地電位。
【発明の属する技術分野】
本発明は、電流補償回路を設けて、トランジスタのベース電流により入力端子に発生する漏れ電流を低減し、高入力インピーダンスを保持できる増幅回路に関するものである。
【０００２】
【従来の技術】
バイポーラトランジスタから構成されている増幅回路では、入力信号は入力バッファを構成するトランジスタのベースに入力される。このため、信号の入力側にトランジスタのベース電流が発生する。当該ベース電流は入力信号の漏れ電流となり、増幅回路の入力インピーダンスを低下させる原因となるので、通常、電流補償回路を設けて、入力側のトランジスタのベース電流に相当する補償電流を発生し、信号入力端子に帰還させることでベース電流を補償する措置がとられている。
【０００３】
図６は、上述した電流補償回路が設けられている増幅回路の一構成例を示している。図示のように、本例の増幅回路は、差動入力端子Ｔ1 ，Ｔ2 から入力される一対の差動信号ＳIN1 ，ＳIN2 を増幅し、増幅信号としてシングルエンド信号ＳOUT を出力する。
【０００４】
図示の増幅回路において、トランジスタＱ３とＱ４が差動回路を構成し、トランジスタＱ１およびＱ２は、エミッタフォロワ型の入力バッファを構成している。トランジスタＱ１とＱ２のベースにそれぞれ入力信号ＳIN1 とＳIN2 が印加され、トランジスタＱ１のエミッタに出力される信号はトランジスタＱ３のベースに入力され、トランジスタＱ２のエミッタに出力される信号はトランジスタＱ４のベースに入力される。
【０００５】
トランジスタＱ１１は、トランジスタＱ３とＱ４からなる差動回路に動作電流を供給する電流源回路を構成し、トランジスタＱ５とＱ６はカレントミラー回路を構成し、差動回路のダイナミック負荷回路を構成している。トランジスタＱ３のコレクタから出力される信号がトランジスタＱ１８のベースに入力され、トランジスタＱ１８のコレクタから出力信号ＳOUT が得られる。
【０００６】
図示の増幅回路において、入力バッファとして設けられているトランジスタＱ１とＱ２は電流増幅率ｈfeの低いｐｎｐトランジスタが使われる。このため、これらのトランジスタのベース電流Ｉb は大きい。即ち、入力端子Ｔ1 ，Ｔ2 の入力漏れ電流が大きく、入力インピーダンスが低下してしまう。ベース電流を補償するため、図示のように、トランジスタＱ１に対して、トランジスタＱ１２，Ｑ１３およびＱ１４からなる電流補償回路が設けられ、同様に、トランジスタＱ２に対して、トランジスタＱ１５，Ｑ１６およびＱ１７からなる電流補償回路が設けられている。なお、これらの電流補償回路にトランジスタＱ８からなる電流源により定電流が供給される。
【０００７】
トランジスタＱ８およびＱ１０は、マルチコレクタ型のトランジスタであり、それぞれベース側のバイアス条件に応じて両方のコレクタから同じ電流が供給される。
トランジスタＱ８のコレクタ電流はそれぞれ電流補償回路を構成するトランジスタＱ１２およびＱ１７のエミッタ側に供給され、トランジスタＱ１０のコレクタ電流はそれぞれトランジスタＱ１とＱ２のエミッタ側に供給される。ここで、トランジスタＱ８とＱ１０のサイズを同じく設定することにより、トランジスタＱ１２とＱ１７のエミッタ電流は、トランジスタＱ１とＱ２のエミッタ電流と等しくなる。このため、トランジスタＱ１２のベース電流はトランジスタＱ１のベース電流とほぼ一致する。
【０００８】
トランジスタＱ１３とＱ１４によりカレントミラー回路が構成されているので、トランジスタＱ１４のコレクタには、トランジスタＱ１３のコレクタ電流、即ち、トランジスタＱ１２のベース電流とほぼ同じ電流が流れる。
【０００９】
このように、電流補償回路を構成するトランジスタＱ１４のコレクタには、入力バッファを構成するトランジスタＱ１のベース電流とほぼ等しい電流が流れるので、トランジスタＱ１のベース電流はトランジスタＱ１４のコレクタ電流によりほぼ吸収され、入力端子Ｔ1 の漏れ電流が抑制される。
【００１０】
なお、トランジスタＱ２側においても上記と同様に、カレントミラー回路を構成するトランジスタＱ１５とＱ１６のコレクタに、トランジスタＱ２のベース電流とほぼ等しい電流が流れるので、トランジスタＱ２のベース電流がほぼトランジスタＱ１５のコレクタ電流により吸収される。
上述した電流補償回路付き増幅回路において、入力バッファを構成するトランジスタのベース電流が補償されるので、増幅回路の入力インピーダンスを高く保持できる。
【００１１】
【発明が解決しようとする課題】
ところで、上述した従来の増幅回路においては、電流補償回路により発生される補償電流が電流源のバイアス条件によって決定されるので、入力信号の全範囲にわたって適切に補償電流を発生することができないという不利益がある。
例えば、図６に示すように、電流源を構成するトランジスタＱ８のコレクタ電流はカレントミラー回路を構成するトランジスタＱ７とのサイズの比およびトランジスタＱ７のコレクタ側に接続されているバイアス電流源ＩＳ１の電流値に応じて設定される。入力信号ＳIN1 ，ＳIN2 の電圧が変化してもトランジスタＱ８のコレクタ電流は変化しない。このため、電流補償回路により発生した補償電流、例えば、トランジスタＱ１４またはＱ１５のコレクタ電流も一定となる。これに対して、トランジスタＱ１またはＱ２のベース電流は、入力端子Ｔ1 ，Ｔ2 に入力される信号ＳIN1 ，ＳIN2 の電圧変化に応じて変化するので、この電流補償回路によってはトランジスタＱ１とＱ２のベース電流を完全に補償することができない。
【００１２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、入力信号の変化に応じて変化する補償電流を発生する電流補償回路を設けることによって、変化する入力信号に従って補償電流を変化させ、入力信号の全範囲において常に最適な補償電流を生成でき、高精度なベース電流補償を実現できる増幅回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の増幅回路は、ベースに入力信号が印加される入力トランジスタを含む入力部と、上記入力トランジスタに対して電流を供給する第１の電流源トランジスタと、上記入力部から出力される信号を増幅する増幅部と、上記入力トランジスタのベースに対して補償電流を供給する電流補償回路と、上記電流補償回路に対して電流を供給する第２の電流源トランジスタと、を有し、上記電流補償回路が、上記入力トランジスタのベースに接続されており、上記入力信号に応じた参照電流を発生する参照電流発生部と、上記参照電流に応じた補償電流を発生し、当該補償電流を上記入力トランジスタのベースに供給して上記入力トランジスタの漏れ電流を補償する補償電流発生部と、を含み、上記参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第１のトランジスタを含み、上記入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第１のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じである。
【００１４】
また好適には、ベースとコレクタが接続され、上記第１の電流源トランジスタと上記入力トランジスタとの間の電流路に挿入されたダイオード接続トランジスタを更に有し、上記参照電流発生部が、上記第１のトランジスタのベースに流れる漏れ電流に応じた上記参照電流を供給する第２のトランジスタを更に含み、上記補償電流発生部が、上記参照電流に応じて上記入力トランジスタのベースに流れる漏れ電流と上記第１のトランジスタのベースに流れる漏れ電流との和に等しい上記補償電流を生成する電流源回路を含む。
【００１５】
更に、本発明の第２の増幅回路は、ベースに第１および第２の入力信号がそれぞれ印加される第１および第２の入力トランジスタを含む差動信号入力部と、上記第１および第２の入力トランジスタに対して電流を供給する第１の電流源トランジスタと、上記差動信号入力部から出力される信号を増幅する増幅部と、上記第１の入力トランジスタのベースに対して補償電流を供給する第１の電流補償回路と、上記第２の入力トランジスタのベースに対して補償電流を供給する第２の電流補償回路と、上記第１および第２の電流補償回路に対して電流を供給する第２の電流源トランジスタと、を有し、上記第１の電流補償回路が、上記第１の入力トランジスタのベースに接続されており、上記第１の入力信号に応じた第１の参照電流を発生する第１の参照電流発生部と、上記第１の参照電流に応じた第１の補償電流を発生し、当該第１の補償電流を上記第１の入力トランジスタのベースに供給して上記第１の入力トランジスタの漏れ電流を補償する第１の補償電流発生部と、を含み、上記第２の電流補償回路が、上記第２の入力トランジスタのベースに接続されており、上記第２の入力信号に応じた第２の参照電流を発生する第２の参照電流発生部と、上記第２の参照電流に応じた第２の補償電流を発生し、当該第２の補償電流を上記第２の入力トランジスタのベースに供給して上記第２の入力トランジスタの漏れ電流を補償する第２の補償電流発生部と、を含み、上記第１の参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第１のトランジスタを含み、上記第２の参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第２のトランジスタを含み、上記１の入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第１のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じであり、上記２の入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第２のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じである。
【００１６】
また好適には、ベースとコレクタが接続され、上記第１の電流源トランジスタと上記第１の入力トランジスタとの間の電流路に挿入された第１のダイオード接続トランジスタと、ベースとコレクタが接続され、上記第１の電流源トランジスタと上記第２の入力トランジスタとの間の電流路に挿入された第２のダイオード接続トランジスタと、を更に有し、上記第１の参照電流発生部が、上記第１のトランジスタのベースに流れる漏れ電流に応じた上記第１の参照電流を供給する第３のトランジスタを更に含み、上記第１の補償電流発生部が、上記第１の参照電流に応じて上記第１の入力トランジスタのベースに流れる漏れ電流と上記第１のトランジスタのベースに流れる漏れ電流との和に等しい上記第１の補償電流を生成する電流源回路を含み、上記第２の参照電流発生部が、上記第２のトランジスタのベースに流れる漏れ電流に応じた上記第２の参照電流を供給する第４のトランジスタを更に含み、上記第２の補償電流発生部が、上記第２の参照電流に応じて上記第２の入力トランジスタのベースに流れる漏れ電流と上記第２のトランジスタのベースに流れる漏れ電流との和に等しい上記第２の補償電流を生成する電流源回路を含む。
【００１７】
【発明の実施の形態】
第１実施形態
図１は本発明に係る増幅回路の第１の実施形態を示す回路図である。
図示のように、本実施形態の増幅回路は、入力端子Ｔ1 とＴ2 から入力された一対の差動入力信号ＳIN1 ，ＳIN2 を増幅し、シングルエンドの増幅信号ＳOUT を出力する差動増幅回路である。
【００１８】
トランジスタＱ１とＱ２のベースは、それぞれ入力端子Ｔ1 ，Ｔ2 に接続され、これらのトランジスタのコレクタは接地され、エミッタにダイオードＤ１，Ｄ２を介して、トランジスタＱ１０により発生される電流が供給される。トランジスタＱ３とＱ４のベースは、それぞれトランジスタＱ１とＱ２のエミッタに接続され、エミッタ同士が駆動電流を供給するトランジスタＱ１１のコレクタに接続され、コレクタはそれぞれトランジスタＱ５とＱ６のコレクタに接続されている。即ち、トランジスタＱ３とＱ４により差動回路が構成されている。なお、トランジスタＱ５とＱ６は、カレントミラー回路を構成し、トランジスタＱ３とＱ４の負荷回路を構成している。
【００１９】
トランジスタＱ１のベース電流を補償するために、トランジスタＱ１２，Ｑ１３，Ｑ１４，Ｑ２０およびＱ２１により電流補償回路を構成し、同様に、トランジスタＱ２のベース電流を補償するために、トランジスタＱ１５，Ｑ１６，Ｑ１７，Ｑ２２およびＱ２３により電流補償回路を構成している。
【００２０】
トランジスタＱ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１およびＱ１９はｐｎｐトランジスタであり、電流源を構成している。トランジスタＱ７のコレクタに電流源ＩＳ１が接続されている。当該電流源により供給された定電流Ｉａに基づき、トランジスタＱ８，Ｑ１０，Ｑ１１およびＱ１９のコレクタ電流がそれぞれ設定される。トランジスタＱ１０およびＱ１１は、マルチコレクタトランジスタであり、トランジスタＱ１０の２つのコレクタから出力される電流は、それぞれダイオードＤ１およびＤ２を介して、トランジスタＱ１とＱ２のベースに入力される。トランジスタＱ８の２つのコレクタから出力される電流は、それぞれ電流補償回路を構成するトランジスタＱ２０とＱ２３のエミッタに入力される。
【００２１】
トランジスタＱ１側の電流補償回路において、トランジスタＱ２１のベースがトランジスタＱ１のベースに接続され、そのコレクタが接地され、エミッタがトランジスタＱ２０のベースに接続されている。トランジスタＱ２０のコレクタは、トランジスタＱ１２のエミッタに接続され、トランジスタＱ１２のコレクタは接地されている。トランジスタＱ１３とＱ１４は、カレントミラー回路を構成し、トランジスタＱ１３とＱ１４のエミッタが接地され、トランジスタＱ１３とＱ１４のベースが接続され、当該ベース同士の接続点はトランジスタＱ１３のコレクタとともにトランジスタＱ１２のベースに接続され、トランジスタＱ１４のコレクタは、トランジスタＱ１およびＱ２１のベースに接続されている。
【００２２】
ここで、トランジスタＱ１およびＱ２のエミッタに接続されているダイオードＤ１およびＤ２は、例えば、図２に示すように、ベースとコレクタが共通に接続されているｐｎｐトランジスタにより構成されているとする。
このため、トランジスタＱ２１とＱ１のベース側からみる回路構成は、ほぼ同じとなる。例えば、トランジスタＱ１のエミッタはダイオードＤ１、即ち、一段のｐｎ接合を介して、電流源をなすトランジスタＱ１０のコレクタに接続され、これとほぼ同じように、トランジスタＱ２１のエミッタは、トランジスタＱ２０のエミッタ−ベース間のｐｎ接合を介して電流源を構成するトランジスタＱ８のコレクタに接続される。ここで、トランジスタＱ１とＱ２１のサイズが等しく形成されるとすると、ベースに同じ入力信号ＳIN1 が印加されるこれらのトランジスタのベース電流は、常に等しくなる。
【００２３】
以下、図１を参照しつつ、本実施形態の増幅回路に設けられた電流補償回路の動作について説明する。
上述したように、トランジスタＱ２１のエミッタ電流はそのベース電流に応じて設定され、当該エミッタ電流に応じてトランジスタＱ２０のエミッタ電流が決まる。即ち、トランジスタＱ２０とＱ１２に流れる電流はトランジスタＱ２１のベース電流に応じて設定される。トランジスタＱ１２のベース電流は、入力信号ＳIN1 の変化に従って変化する。カレントミラー回路を構成するトランジスタＱ１３とＱ１４において、トランジスタＱ１４に、トランジスタＱ２１とＱ１のベース電流の合計電流とほぼ等しい補償電流ＩCO1 が発生される。トランジスタＱ１４のコレクタは、トランジスタＱ１およびＱ２１のベースに接続されているので、トランジスタＱ１およびＱ２１のベース電流は、ほぼ補償電流ＩCO1 により吸収される。このため、本例の電流補償回路により、信号の入力側に設けられたトランジスタのベース電流が補償電流により吸収され、信号入力端子の入力インピーダンスは大きい。
【００２４】
トランジスタＱ２側の電流補償回路は、上述したトランジスタＱ１側の電流補償回路と同様な原理に基づき動作する。その結果、トランジスタＱ２とＱ２２のベース電流は、トランジスタＱ１５のコレクタに発生される補償電流ＩCO2 により補償される。
【００２５】
なお、本発明の増幅回路は、差動増幅回路に限定されることなく、他の増幅回路、例えばシングルエンドの入力信号を増幅する増幅回路においても、上述した回路と同様な原理で入力側のトランジスタのベース電流を補償することが可能である。
【００２６】
図３は、本発明の増幅回路における電流補償回路の効果を検証するために用いられた試験回路の一例を示している。当該試験回路において、図１に示す増幅回路ＡＭＰが用いられ、増幅回路ＡＭＰの入力端子Ｔ1 、即ち非反転入力端子に試験信号電圧ＶINが入力され、増幅回路ＡＭＰの入力端子Ｔ2 、即ち反転入力端子が出力端子Ｔ0 に接続されている。このように、増幅回路ＡＭＰによりボルテージフォロワが構成され、出力電圧ＶOUT はほぼ入力電圧ＶINに従って変化する。
【００２７】
図４には、図３において構成された試験回路の試験結果を示している。図４において横軸は入力電圧ＶINを示し、縦軸は端子Ｔ1 側の漏れ電流、即ち、図１におけるトランジスタＱ１のベース側に流れる電流を示している。なお、比較のため、図４には、図６に示す従来の増幅回路における入力端子Ｔ1 側のベース電流を点線で示している。ここで、従来の増幅回路は図３と同様にボルテージフォロワを構成して試験を行ったものである。なお、試験の条件として、電源電圧ＶCCは５．０Ｖ、電流源ＩＳ１のバイアス電流Ｉａは５０μＡにそれぞれ設定されている。
【００２８】
理想的に、電流補償回路によりトランジスタのベース電流と全く等しい補償電流を生成することによって、入力端子Ｔ1 からみて完全に漏れ電流がないことが望ましい。しかし、実際の電流補償回路において、完全な補償ができず、わずかながら入力端子において漏れ電流が発生する。この漏れ電流が小さいほど回路の入力特性がよい。
図４に示すように、従来の増幅回路に比べて、本発明の増幅回路の漏れ電流は小さい。即ち、本発明の増幅回路において、電流補償回路を改良したことによって、トランジスタのベース電流の大部分が補償され、入力端子の漏れ電流が大幅に低減される。特に入力電圧ＶINが高いレベル、例えば、３．０Ｖ前後においては、従来の増幅回路に比べて、本発明の増幅回路の入力端子の漏れ電流は、半分以下に低減される。
【００２９】
図４において、入力電圧ＶINが０Ｖに近づくにつれて入力端子に負の方向、即ち、図３の電流Ｉb を示す矢印と反対の方向に大きな漏れ電流が生じる。これは図１に示すように、入力電圧ＶINが０Ｖに近づくと、トランジスタＱ１側の電流補償回路においてカレントミラー回路を構成するトランジスタＱ１４のコレクタ電流が０に近づき、トランジスタＱ１とＱ２１のベース電流が補償されなくなり、これらのトランジスタのベース電流が端子Ｔ1 に流れるためである。なお、実際に増幅回路が使用されている場合に、トランジスタＱ１およびＱ２のベースがある一定の電圧にバイアスされる。即ち、入力端子Ｔ1 またはＴ2 が０Ｖになることはない。このため、図４にグラフの左端のように大きな負の漏れ電流が発生することを回避できる。
【００３０】
以上説明したように、本実施形態によれば、トランジスタＱ１のベースに電流補償回路を接続し、入力信号に応じたベース電流が流れるトランジスタＱ２１のベース電流に応じてトランジスタＱ２０とＱ１２の電流を制御し、この電流に応じた補償電流をトランジスタＱ１４のコレクタに発生する。電流補償回路の各トランジスタのサイズを制御し、トランジスタＱ１４のコレクタ電流とトランジスタＱ１，Ｑ２１のベース電流の合計電流とを等しく設定すると、補償電流とトランジスタＱ１とＱ２１のベース電流とが相殺されるので、信号入力端子の漏れ電流を低減でき、高入力インピーダンスの増幅回路を実現できる。
【００３１】
第２実施形態
図５は本発明に係る増幅回路の第２の実施形態を示す回路図である。
図示のように、本実施形態の増幅回路は、図１に示す第１の実施形態の増幅回路に比べて、入力端子Ｔ1 側において、トランジスタＱ２０，Ｑ２１の代わりにトランジスタＱ２４が設けられ、当該トランジスタＱ２４により、入力端子Ｔ1 の入力信号ＳIN1 のレベル変化に従って変化する電流を発生する。入力端子Ｔ2 側において、トランジスタＱ２２，Ｑ２３の代わりにトランジスタＱ２５が設けられ、当該トランジスタＱ２５により、入力端子Ｔ2 の入力信号ＳIN2 のレベル変化に従って変化する電流を発生する。トランジスタＱ１とＱ２のエミッタがダイオードを経由せず、直接トランジスタＱ１０のコレクタに接続されている。上述した以外の構成は、図１に示す増幅回路とほぼ同じであるので、図５では、図１と同じ構成を有する回路素子について、同じ記号を付して表記している。
以下、前記第１の実施形態と相違する部分を中心に本実施形態の増幅回路における補償電流の発生について説明する。
【００３２】
トランジスタＱ２４のベースがトランジスタＱ１のベースとともに入力端子Ｔ1に接続され、そのエミッタはトランジスタＱ８のコレクタに接続されている。トランジスタＱ１２のエミッタはトランジスタＱ２４のコレクタに接続され、コレクタは接地されている。
【００３３】
トランジスタＱ２４に流れる電流は入力端子Ｔ1 の入力信号ＳIN1 のレベルに応じて設定される。これと直列に接続されているトランジスタＱ１２にほぼ同じ電流が流れる。ここで、トランジスタＱ１２とＱ２４の電流増幅率を等しいとすると、トランジスタＱ１２のベース電流は、トランジスタＱ２４のベース電流とほぼ等しい。
【００３４】
さらに、トランジスタＱ２４と入力バッファを構成するトランジスタＱ１を同じ条件、例えば、同じサイズ、同じ不純物濃度で形成すると、これらトランジスタは等しい電流増幅率を持ち、入力信号に応じてほぼ同じベース電流が発生する。カレントミラー回路を構成するトランジスタＱ１３とＱ１４のサイズなどを適宜に設定することにより、トランジスタＱ１２のベース電流のほぼ２倍の補償電流ＩCO1 をトランジスタＱ１４のコレクタに発生させることができる。トランジスタＱ１４のコレクタがトランジスタＱ１とＱ２４のベースに接続されているので、トランジスタＱ１とＱ２４のベース電流が補償電流ＩCO1 によりほぼ吸収される。
この結果、トランジスタＱ１およびＱ２４のベース電流が補償電流ＩCO1 によりほぼ相殺され、入力端子Ｔ1 における漏れ電流を低減でき、入力インピーダンスを高く保持できる。
【００３５】
入力端子Ｔ2 側において、ほぼ同じようにトランジスタＱ２５により、入力信号ＳIN2 に応じた電流が発生され、これに応じてカレントミラー回路を構成するトランジスタＱ１５のコレクタに補償電流ＩCO2 が発生されるので、入力バッファを構成するトランジスタＱ２とトランジスタＱ２５のベース電流が補償され、入力端子Ｔ2 における漏れ電流を低減できる。
【００３６】
以上説明したように、本実施形態によれば、トランジスタＱ２４およびＱ２５を用いて、入力端子Ｔ1 およびＴ2 の入力信号ＳIN1 ，ＳIN2 に応じた電流をそれぞれ発生し、発生した電流に応じて補償電流ＩCO1 およびＩCO2 がそれぞれ発生されるので、入力端子Ｔ1 およびＴ2 の漏れ電流が低減され、入力インピーダンスが高く保持される。図１に示す本発明の第１の実施形態に比べて、トランジスタＱ２０，Ｑ２１，Ｑ２２，Ｑ２３の代わりに、トランジスタＱ２４およびＱ２５のみで入力信号に応じて変化する電流を発生し、また、入力バッファを構成するトランジスタＱ１とＱ２のエミッタ側に接続されているダイオードＤ１とＤ２が不要となり、回路構成が簡略化される。さらに、図６に示す従来の増幅回路に比べると、トランジスタＱ２４およびＱ２５を追加するだけで、入力信号のほぼ全範囲において入力信号の変化に対応した補償電流を発生することができ、回路構成の簡単な変更で入力特性の改善を実現できる。
【００３７】
【発明の効果】
以上説明したように、本発明の増幅回路によれば、入力バッファを構成するトランジスタのベースに電流補償回路により生成した補償電流を供給し、当該補償電流によりトランジスタのベース電流を相殺することによって、信号入力端子からみた漏れ電流を抑制でき、高入力インピーダンスの増幅回路を実現できる利点がある。
また、本発明の増幅回路は信号入力側からみた漏れ電流を小さく制限できるので、微小信号増幅用増幅回路として使用可能である。さらに、高インピーダンス信号源へのインターフェース、回路の時定数を増加させるなどの用途にも適用でき、サンプル・アンド・ホールド回路において、精度の高いコンデンサの容量を小さくし、正確な時定数の設定ができる。
さらに、本発明の増幅回路によれば、入力ダイナミックレンジの全範囲にわたって従来の回路より低い入力漏れ電流を実現できるとともに入力電圧変化に対して変化率の低い特性が得られる。
【図面の簡単な説明】
【図１】本発明に係る増幅回路の第１の実施形態を示す回路図である。
【図２】図１の増幅回路におけるダイオードの構成例を示す図である。
【図３】本発明の増幅回路の入力漏れ電流を検証するための試験回路の回路図である。
【図４】本発明の増幅回路と従来の増幅回路の入力漏れ電流特性を比較するグラフである。
【図５】本発明に係る増幅回路の第２の実施形態を示す回路図である。
【図６】従来の電流補償回路付き増幅回路の一例を示す回路図である。
【符号の説明】
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ７〜Ｑ１２，Ｑ１７，Ｑ１９，Ｑ２０，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２５…ｐｎｐトランジスタ、Ｑ５，Ｑ６，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６，Ｑ１８…ｎｐｎトランジスタ、ＩＳ１…電流源、ＶCC…電源電圧、ＧＮＤ…接地電位。
Claims (4)
- ベースに入力信号が印加される入力トランジスタを含む入力部と、
上記入力トランジスタに対して電流を供給する第１の電流源トランジスタと、
上記入力部から出力される信号を増幅する増幅部と、
上記入力トランジスタのベースに対して補償電流を供給する電流補償回路と、
上記電流補償回路に対して電流を供給する第２の電流源トランジスタと、
を有し、
上記電流補償回路が、
上記入力トランジスタのベースに接続されており、上記入力信号に応じた参照電流を発生する参照電流発生部と、
上記参照電流に応じた補償電流を発生し、当該補償電流を上記入力トランジスタのベースに供給して上記入力トランジスタの漏れ電流を補償する補償電流発生部と、
を含み、
上記参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第１のトランジスタを含み、
上記入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第１のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じである、
増幅回路。 - ベースとコレクタが接続され、上記第１の電流源トランジスタと上記入力トランジスタとの間の電流路に挿入されたダイオード接続トランジスタを更に有し、
上記参照電流発生部が、上記第１のトランジスタのベースに流れる漏れ電流に応じた上記参照電流を供給する第２のトランジスタを更に含み、
上記補償電流発生部が、上記参照電流に応じて上記入力トランジスタのベースに流れる漏れ電流と上記第１のトランジスタのベースに流れる漏れ電流との和に等しい上記補償電流を生成する電流源回路を含む、
請求項１に記載の増幅回路。 - ベースに第１および第２の入力信号がそれぞれ印加される第１および第２の入力トランジスタを含む差動信号入力部と、
上記第１および第２の入力トランジスタに対して電流を供給する第１の電流源トランジスタと、
上記差動信号入力部から出力される信号を増幅する増幅部と、
上記第１の入力トランジスタのベースに対して補償電流を供給する第１の電流補償回路と、
上記第２の入力トランジスタのベースに対して補償電流を供給する第２の電流補償回路と、
上記第１および第２の電流補償回路に対して電流を供給する第２の電流源トランジスタと、
を有し、
上記第１の電流補償回路が、
上記第１の入力トランジスタのベースに接続されており、上記第１の入力信号に応じた第１の参照電流を発生する第１の参照電流発生部と、
上記第１の参照電流に応じた第１の補償電流を発生し、当該第１の補償電流を上記第１の入力トランジスタのベースに供給して上記第１の入力トランジスタの漏れ電流を補償する第１の補償電流発生部と、
を含み、
上記第２の電流補償回路が、
上記第２の入力トランジスタのベースに接続されており、上記第２の入力信号に応じた第２の参照電流を発生する第２の参照電流発生部と、
上記第２の参照電流に応じた第２の補償電流を発生し、当該第２の補償電流を上記第２の入力トランジスタのベースに供給して上記第２の入力トランジスタの漏れ電流を補償する第２の補償電流発生部と、
を含み、
上記第１の参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第１のトランジスタを含み、
上記第２の参照電流発生部が、そのベースが上記入力トランジスタのベースに接続されている第２のトランジスタを含み、
上記１の入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第１のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じであり、
上記２の入力トランジスタのベース側から上記第１の電流源トランジスタをみた回路構成と、上記第２のトランジスタのベース側から上記第２の電流源トランジスタをみた回路構成とが同じである、
増幅回路。 - ベースとコレクタが接続され、上記第１の電流源トランジスタと上記第１の入力トランジスタとの間の電流路に挿入された第１のダイオード接続トランジスタと、
ベースとコレクタが接続され、上記第１の電流源トランジスタと上記第２の入力トランジスタとの間の電流路に挿入された第２のダイオード接続トランジスタと、
を更に有し、
上記第１の参照電流発生部が、上記第１のトランジスタのベースに流れる漏れ電流に応じた上記第１の参照電流を供給する第３のトランジスタを更に含み、
上記第１の補償電流発生部が、上記第１の参照電流に応じて上記第１の入力トランジスタのベースに流れる漏れ電流と上記第１のトランジスタのベースに流れる漏れ電流との和に等しい上記第１の補償電流を生成する電流源回路を含み、
上記第２の参照電流発生部が、上記第２のトランジスタのベースに流れる漏れ電流に応じた上記第２の参照電流を供給する第４のトランジスタを更に含み、
上記第２の補償電流発生部が、上記第２の参照電流に応じて上記第２の入力トランジスタのベースに流れる漏れ電流と上記第２のトランジスタのベースに流れる漏れ電流との和に等しい上記第２の補償電流を生成する電流源回路を含む、
請求項３に記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25152798A JP4128282B2 (ja) | 1998-09-04 | 1998-09-04 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25152798A JP4128282B2 (ja) | 1998-09-04 | 1998-09-04 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082925A JP2000082925A (ja) | 2000-03-21 |
| JP4128282B2 true JP4128282B2 (ja) | 2008-07-30 |
Family
ID=17224144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25152798A Expired - Fee Related JP4128282B2 (ja) | 1998-09-04 | 1998-09-04 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4128282B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612383U (ja) * | 1992-06-25 | 1994-02-15 | 株式会社ツキオカ | ティッシュペーパ容器 |
-
1998
- 1998-09-04 JP JP25152798A patent/JP4128282B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612383U (ja) * | 1992-06-25 | 1994-02-15 | 株式会社ツキオカ | ティッシュペーパ容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082925A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293136A (en) | Two-stage rail-to-rail operational amplifier | |
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| KR950003139B1 (ko) | 전류증폭회로 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| JP4128282B2 (ja) | 増幅回路 | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JP3125282B2 (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
| US6483382B1 (en) | Current compensation circuit for improved open-loop gain in an amplifier | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP3232560B2 (ja) | 位相比較回路 | |
| JP2006025377A (ja) | 受光アンプ回路および光ピックアップ | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| JP2638297B2 (ja) | ピークレベル検出回路 | |
| JP2682460B2 (ja) | 演算増幅器 | |
| JP2000165213A (ja) | コンパレータ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US5302915A (en) | Unity-gain, wide bandwidth, bipolar voltage follower with a very low input current | |
| KR0142353B1 (ko) | 이득을 갖는 전류 미러 회로 | |
| JP2001237676A (ja) | ヒステリシスコンパレータ | |
| JP2000058901A (ja) | 電流電圧変換増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |