JP4149452B2

JP4149452B2 - 光電流増幅回路

Info

Publication number: JP4149452B2
Application number: JP2005055649A
Authority: JP
Inventors: 慶太宮地
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-03-24
Filing date: 2005-03-01
Publication date: 2008-09-10
Anticipated expiration: 2025-03-01
Also published as: JP2005312015A

Description

本発明は、光電流増幅回路に関する。

光ピックアップのリードとライトにおけるレーザー光の強度の相違や、媒体（ＣＤ、ＤＶＤ）の違いによる反射率の相違等に対応するため、受光部のダイナミックレンジを広くする必要がある。このため、通常の光ピックアップでは、受光素子であるフォトダイオードが出力する光電流に対する増幅率を適宜変更している。

例えば、カレントミラー回路の電流比の設定により、フォトダイオードの出力した光電流を増幅する回路が提案されている（例えば、特許文献１）。

特開平１０−２５６８４１号公報

上記特許文献１に示された回路では、カレントミラー回路の電流比に基づく増幅率の設定を、トランジスタ素子の素子形状で設定していたので、設定の変更が容易でなかった。したがって、増幅率を変更したい場合には、電流電圧変換増幅する回路部分のオペアンプに接続された帰還抵抗（オペアンプの負の入力端子と出力端子との間に接続された抵抗）の抵抗値を変更することにより、フォトダイオードの出力する光電流の増幅率を調整していた。但し、帰還抵抗で調整した場合、帰還抵抗の抵抗値が大きくなるとオペアンプの帯域幅が狭まるという問題があった。

本発明は上記実状に鑑みてなされたものであり、増幅率の設定を容易に変更することができる光電流増幅回路を提供することを目的とする。

本発明の目的は、第１の差動回路を構成する第１のトランジスタ及び第２のトランジスタと、前記第１の差動回路の差動入力端子間に制御電圧を供給する制御電圧供給手段とを備え、前記第１のトランジスタは、フォトダイオードの出力する光電流を、コレクタ電流若しくはドレイン電流として導入し、前記第２のトランジスタは、前記光電流を増幅した電流を、コレクタ電流若しくはドレイン電流として導入することを特徴とする光電流増幅回路によって達成される。

また、本発明によれば、前記制御電圧供給手段は、前記第１の差動回路の差動入力端子間に供給する前記制御電圧を第１の制御電圧として、前記第１の制御電圧を生成する制御電圧生成回路を含み、
前記制御電圧生成回路は、第２の差動回路を構成する第３のトランジスタ及び第４のトランジスタと、前記第３のトランジスタのコレクタ電流若しくはドレイン電流と、前記第４のトランジスタのコレクタ電流若しくはドレイン電流との電流比を設定する手段と、前記第２の差動回路の差動入力端子間に、前記電流比に応じた前記第２の制御電圧を生じさせる手段と、前記第２の差動回路の差動入力端子間に生じた前記第２の制御電圧を、前記第１の制御電圧として前記第１の差動回路の差動入力端子間に出力する第１のミラー回路と、を備えることが好ましい。

また、本発明によれば、前記制御電圧生成回路は、さらに、前記第２の差動回路の差動入力端子間として前記第３のトランジスタのベースと前記第４のトランジスタのベースとの間に接続され、前記電流比に従って流れる電流により、前記第２の制御電圧を生じさせる第１の抵抗と、コレクタ端子が前記第１のミラー回路に接続され、エミッタ端子が前記第４のトランジスタのベース端子に接続され、かつ、ベース端子が前記第４のトランジスタのコレクタ端子に接続された第５のトランジスタと、前記第５のトランジスタのベース電流に相当する電流を前記第１のミラー回路の出力電流に加えることにより、前記第１の抵抗に生じた前記第２の制御電圧を補正し、前記第１の制御電圧と前記第２の制御電圧との誤差を小さくする補正回路と、を備え、
前記補正回路は、直列接続された第６のトランジスタと第７のトランジスタと、前記第６のトランジスタのベース端子に接続され、出力が前記第１のミラー回路の出力に接続された第２のミラー回路と、一端が前記第３のトランジスタのベース端子に接続され、他端が前記第７のトランジスタのエミッタ端子に接続された第２の抵抗とを有し、前記第７のトランジスタのベース端子が前記第４のトランジスタのコレクタ端子に接続されることにより、前記第６のトランジスタに前記第５のトランジスタのベース電流に相当するベース電流を発生させ、このベース電流を前記第２のミラー回路を介して前記第１のミラー回路の出力電流に加えることが好ましい。

また、本発明によれば、前記制御電圧生成回路は、さらに、前記第２の差動回路の差動入力端子間として前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとの間に接続され、前記電流比に従って流れる電流により、前記第２の制御電圧を生じさせる第１の抵抗と、ドレイン端子が前記第１のミラー回路に接続され、ソース端子が前記第４のトランジスタのゲート端子に接続され、かつ、ゲート端子が前記第４のトランジスタのドレイン端子に接続された第５のトランジスタと、前記第５のトランジスタのゲート電圧に相当する電流を前記第１のミラー回路の出力電流に加えることにより、前記第１の抵抗に生じた前記第２の制御電圧を補正し、前記第１の制御電圧と前記第２の制御電圧との誤差を小さくする補正回路と、を備え、
前記補正回路は、直列接続された第６のトランジスタと第７のトランジスタと、前記第６のトランジスタのゲート端子に接続され、出力が前記第１のミラー回路の出力に接続された第２のミラー回路と、一端が前記第３のトランジスタのゲート端子に接続され、他端が前記第７のトランジスタのソース端子に接続された第２の抵抗とを有し、前記第７のトランジスタのゲート端子が前記第４のトランジスタのドレイン端子に接続されることにより、前記第６のトランジスタに前記第５のトランジスタのゲート電圧に相当する電流を発生させ、この電流を前記第２のミラー回路を介して前記第１のミラー回路の出力電流に加えることが好ましい。

本発明に係る光電流増幅回路では、差動回路の制御電圧に基づいて増幅率が決まるので、増幅率の設定を容易に変更することができる。更に、第２の差動回路で構成された制御電圧生成回路により第２の制御電圧を生成し、この第２の制御電圧を第１の制御電圧として、第１の制御電圧に基づいて光電流増幅回路の増幅率を設定すれば、増幅率の温度依存性を低減させることができる。

複数の光電流増幅回路を同一の増幅率に設定する場合に、制御電圧を設定する部分を共通化できるので、回路の小型化にも適している。

本発明にかかる光電流増幅回路を、図面を参照して説明する。図１は、本発明にかかる光電流増幅回路を示す回路図である。光電流増幅回路は、光電流増幅部１と、可変電流源ＣＳ１１と、電流電圧変換部と、からなる。まず、光電流増幅部１の構成について説明する。ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２は、エミッタ端子同士が接続されており差動回路を構成している。ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース端子間には、抵抗Ｒ１１が接続されている。ＮＰＮトランジスタＱ１１のベース端子には、可変電流源ＣＳ１１が接続されており、可変電流源ＣＳ１１の他方の端子は電位ＶＣＣの電源に接続されている。ＮＰＮトランジスタＱ１２のコレクタ端子には、フォトダイオードＰＤ１１のアノード端子が接続され、フォトダイオードＰＤ１１のカソード端子は電位ＶＣＣの電源に接続されている。オペアンプＯＰ１１の負の入力端子は、ＮＰＮトランジスタＱ１２のコレクタ端子に接続され、正の入力端子は、ＮＰＮトランジスタＱ１２のベース端子と定電圧源Ｖ１１に接続され、出力端子は、ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のエミッタ端子に接続されている。定電圧源Ｖ１１のもう一方の端子は接地電位ＧＮＤに接続されている。

光電流増幅部１の出力電流は、電流電圧変換部で電圧信号に変換される。電流電圧変換部は、オペアンプＯＰ１２、抵抗Ｒ１２及び定電圧源Ｖ１２で構成されている。抵抗Ｒ１２は、オペアンプＯＰ１２の負の入力端子と出力端子との間に接続され、定電圧源Ｖ１２の一方の端子は、オペアンプＯＰ１２の正の入力端子に接続され、他方の端子は接地電位ＧＮＤに接続されている。電流電圧変換部の入力端子であるオペアンプＯＰ１２の負の入力端子は、光電流増幅部１の出力端子であるＮＰＮトランジスタＱ１１のコレクタ端子に接続されている。

光電流増幅部１の増幅率は、可変電流源ＣＳ１１から供給される電流に基づいて制御される。可変電流源ＣＳ１１は、一方の端子が抵抗Ｒ１１に接続され、他方の端子は電位ＶＣＣの電源に接続されている。

次に、光電流増幅回路の動作について説明する。ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２は、差動回路を構成しており、その差動入力端子間（ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース端子間）に接続されている抵抗Ｒ１１には、可変電流源ＣＳ１１の出力電流が流れる。従って、可変電流源ＣＳ１１の出力電流を調整することにより、差動入力端子間に印加される制御電圧が変化する。差動入力端子間に印加される制御電圧が変化すると、ＮＰＮトランジスタＱ１１のコレクタ電流とＮＰＮトランジスタＱ１２のコレクタ電流の電流比が変化する。

フォトダイオードＰＤ１１のアノード端子側の電位は、定電圧源Ｖ１１の出力電圧と等しくなるように、オペアンプＯＰ１１によって制御されている。つまり、フォトダイオードＰＤ１１には、定電圧源Ｖ１１の出力電圧に応じたバイアスが印加される。フォトダイオードＰＤ１１は、定電圧源Ｖ１１の出力電圧によって設定されたバイアスが印加された状態で、受光した光の強度に応じたフォトダイオード出力電流Ｉｐｄを出力する。このフォトダイオード出力電流Ｉｐｄは、ＮＰＮトランジスタＱ１２のコレクタ電流になるので、フォトダイオード出力電流Ｉｐｄと光電流増幅部１の出力電流Ｉｏｕｔ（ＮＰＮトランジスタＱ１１のコレクタ電流）との電流比は、ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２の差動入力端子間に印加される制御電圧に基づいて決定される。つまり、フォトダイオード出力電流Ｉｐｄと出力電流Ｉｏｕｔの電流比をＫとすれば、下記の数式（１）で示される関係が成り立ち、Ｋの値は差動入力端子間に印加される制御電圧に基づいて決定される。

Ｉｏｕｔ＝Ｋ・Ｉｐｄ（１）

上記数式（１）からも分かるように電流比Ｋは光電流増幅部１の増幅率に対応するので、可変電流源ＣＳ１１の出力電流を調整して制御電圧を適宜設定すれば、光電流増幅部１の増幅率を所望の値に設定することができる。

次に、電流電圧変換部の動作について説明する。電流電圧変換部を構成するオペアンプＯＰ１２の、負の入力端子の電位は、正の入力端子に接続されている定電圧源Ｖ１２の出力電圧に基づいて設定される。抵抗Ｒ１２には、光電流増幅部１の出力電流Ｉｏｕｔが流れる。従って、定電圧源Ｖ１２の出力電圧をＶｒｅｆ、抵抗Ｒ１２の抵抗値をＲａとすれば、電流電圧変換部の出力電圧Ｖｏｕｔは下記の数式（２）で与えられる。

Ｖｏｕｔ＝Ｖｒｅｆ＋Ｒａ・Ｉｏｕｔ（２）

上記数式（２）に数式（１）を代入すれば下記の数式（３）が得られる。

Ｖｏｕｔ＝Ｖｒｅｆ＋Ｒａ・Ｋ・Ｉｐｄ（３）

上記数式（３）からも分かるように、制御電圧の設定値を変更することにより電流比Ｋの値を調整すれば、電流電圧変換部から出力される電圧信号のレベルも、所望のレベルに設定することができる。

図１に示した回路では、定電圧源Ｖ１１により、差動入力端子（ＮＰＮトランジスタＱ１２のベース端子）とフォトダイオードＰＤ１１のアノード端子の、双方の電位を設定していたが、図２に示した光電流増幅部１ａのように、差動入力端子（ＮＰＮトランジスタＱ１２のベース端子）の電位を設定する定電圧源Ｖ１３と、フォトダイオードＰＤ１１のアノード端子の電位を設定する定電圧源Ｖ１１を別々に設けてもよい。こうすることにより、差動入力端子（ＮＰＮトランジスタＱ１２のベース端子）の電位とフォトダイオードＰＤ１１のアノード端子の電位を別々に設定することができる。

図１に示した光電流増幅部１では、ＮＰＮトランジスタＱ１１、Ｑ１２を用いて差動回路を構成したが、図３に示したようにＰＮＰトランジスタＱ１３、Ｑ１４を用いて差動回路を構成してもよい。図３に示した光電流増幅部１ｂでは、ＰＮＰトランジスタＱ１３とＰＮＰトランジスタＱ１４で差動回路が構成されている。ＰＮＰトランジスタＱ１４のコレクタ端子にはフォトダイオードＰＤ１２のカソード端子が接続されており、フォトダイオードＰＤ１２のアノード端子は接地電位ＧＮＤに接続されている。フォトダイオードＰＤ１２のカソード端子の電位は、オペアンプＯＰ１３によって、定電圧源Ｖ１４によって設定された電位となるように制御されており、フォトダイオードＰＤ１２の出力電流がＰＮＰトランジスタＱ１４のコレクタ電流になる。抵抗Ｒ１３には可変電流源ＣＳ１２の出力電流が流れ、抵抗Ｒ１３の両端子間に生じた制御電圧が差動入力端子間（ＰＮＰトランジスタＱ１３とＰＮＰトランジスタＱ１４のベース端子間）に印加される。この制御電圧に基づいて、ＰＮＰトランジスタＱ１３のコレクタ電流（光電流増幅部１ｂの出力電流）とＰＮＰトランジスタＱ１４のコレクタ電流（フォトダイオードＰＤ１２の出力電流）の電流比が決まる。

尚、本発明に係る光電流増幅部では、差動回路を構成する一方のトランジスタのコレクタ電流が、フォトダイオードの出力電流であり、他方のトランジスタのコレクタ電流が、光電流増幅部の出力電流であり、光電流増幅部の増幅率が、差動回路の差動入力端子に入力される制御電圧に基づいて決定されれば、回路構成は特に限定されない。回路を構成するトランジスタも、バイポーラトランジスタに限定されず、ＭＯＳトランジスタであってもよい。

図４に示した制御電圧生成段２が出力する電流に基づいて、光電流増幅部１を構成する差動回路の制御電圧が設定される場合について説明する。この制御電圧生成段２で、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２は、差動回路を構成し、ＮＰＮトランジスタＱ２１のコレクタ端子は電位ＶＣＣの電源に接続され、ＮＰＮトランジスタＱ２２のコレクタ端子は定電流源ＣＳ２１を介して電位ＶＣＣの電源に接続され、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２のエミッタ端子は、可変電流源ＣＳ２２を介して接地電位ＧＮＤに接続されている。ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２のベース端子間には、抵抗Ｒ２１が接続され、ＮＰＮトランジスタＱ２１のベース端子は、定電圧源Ｖ２１を介して接地電位ＧＮＤに接続され、ＮＰＮトランジスタＱ２２のベース端子は、ＮＰＮトランジスタＱ２３のエミッタ端子に接続されている。ＮＰＮトランジスタＱ２３のベース端子は、ＮＰＮトランジスタＱ２１，Ｑ２２のうちのベース電位が高い方のＮＰＮトランジスタＱ２２のコレクタ端子に接続され、ＮＰＮトランジスタＱ２３のコレクタ端子はＰＮＰトランジスタＱ２４のコレクタ端子に接続されている。ベース端子同士が接続され、エミッタ端子が共に電位ＶＣＣの電源に接続されたＰＮＰトランジスタＱ２４とＰＮＰトランジスタＱ２５は、ミラー回路を構成し、ＰＮＰトランジスタＱ２４のベース端子とコレクタ端子は短絡されている。

次に、制御電圧生成段２の動作について説明する。ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２は差動回路を構成しているので、ＮＰＮトランジスタＱ２１のコレクタ電流Ｉｂ、ＮＰＮトランジスタＱ２２のコレクタ電流Ｉａ及び差動回路のエミッタ電流Ｉｃは、下記の数式（４）に示す関係にある。

Ｉｃ＝Ｉａ＋Ｉｂ（４）

ここで、ＮＰＮトランジスタＱ２２のコレクタ電流Ｉａは、定電流源ＣＳ２１の出力電流であり、差動回路のエミッタ電流Ｉｃは、可変電流源ＣＳ２２の出力電流である。従って、エミッタ電流Ｉｃを変化させた場合、ＮＰＮトランジスタＱ２２のコレクタ電流Ｉａが一定のままで、ＮＰＮトランジスタＱ２１のコレクタ電流Ｉｂが変化する。例えば、Ｉｃ＝２×Ｉｂの時、ＩａとＩｂの比はＩａ：Ｉｂ＝１：１となり、Ｉｃ＝３×Ｉｂの時、ＩａとＩｂの比はＩａ：Ｉｂ＝２：１となる。尚、ＮＰＮトランジスタＱ２１のコレクタ端子又はＮＰＮトランジスタＱ２２のコレクタ端子に可変電流源を接続し、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２の直結されたエミッタ端子に定電流源を接続しても、ＮＰＮトランジスタＱ２２のコレクタ電流ＩａとＮＰＮトランジスタＱ２１のコレクタ電流Ｉｂの電流比を適宜設定することができる。

一方、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２のベース端子間には、コレクタ電流Ｉａとコレクタ電流Ｉｂの電流比に応じた制御電圧Ｖｃｔｒｌが生じる。ここで、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２のベース端子間に接続された抵抗Ｒ２１を流れる電流をＩｄとすれば、制御電圧Ｖｃｔｒｌは下記の数式（５）で与えられる。

Ｖｃｔｒｌ＝Ｒ２１×Ｉｄ（５）

抵抗Ｒ２１を流れる電流Ｉｄが、ＰＮＰトランジスタＱ２４とＰＮＰトランジスタＱ２５で構成されるミラー回路を介して、光電流増幅部１に供給される。従って、抵抗Ｒ１１と抵抗Ｒ２１の抵抗値を同じにすれば、ＮＰＮトランジスタＱ２１とＮＰＮトランジスタＱ２２の差動入力端子間に生じる制御電圧と、ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２の差動入力端子間に印加される制御電圧は、ほぼ等しくなる。従って、フォトダイオード出力電流Ｉｐｄ、出力電流Ｉｏｕｔ、Ｉａ及びＩｂは下記の数式（６）に示す関係を有している。

Ｉｏｕｔ／Ｉｐｄ＝Ｉａ／Ｉｂ（６）

更に、抵抗Ｒ１１と抵抗Ｒ２１の温度特性を同じにすれば、数式（６）の関係は温度が変化した場合であっても維持される。

図５及び図６は、複数の光電流増幅部に制御電圧を生成するための電流を供給する場合の例を示している。図５に示した回路では、ＰＮＰトランジスタＱ３１、ＰＮＰトランジスタＱ３２、ＰＮＰトランジスタＱ３３、ＰＮＰトランジスタＱ３４及びＰＮＰトランジスタＱ３５がミラー回路を構成している。ＰＮＰトランジスタＱ３１のコレクタ端子には可変電流源ＣＳ３１が接続され、ＰＮＰトランジスタＱ３１のベース端子とコレクタ端子は短絡されている。従って、可変電流源ＣＳ３１の出力電流がＰＮＰトランジスタＱ３１のコレクタ電流Ｉ３１となり、ＰＮＰトランジスタＱ３２のコレクタ電流Ｉ３２、ＰＮＰトランジスタＱ３３のコレクタ電流Ｉ３３、ＰＮＰトランジスタＱ３４のコレクタ電流Ｉ３４及びＰＮＰトランジスタＱ３５のコレクタ電流Ｉ３５は、ＰＮＰトランジスタＱ３１のコレクタ電流Ｉ３１と等しくなる。このコレクタ電流Ｉ３２、コレクタ電流Ｉ３３、コレクタ電流Ｉ３４及びコレクタ電流Ｉ３５は、各光電流増幅部に供給される。これらの電流は各光電流増幅部の差動端子間に接続された抵抗素子（図１に示した抵抗Ｒ１１）を流れ、差動端子間に同一の制御電圧を印加する。

図６に示した回路では、制御電圧生成段２で生成された電流を、ミラー回路により各光電流増幅部に供給している。この回路では、ＰＮＰトランジスタＱ２４、ＰＮＰトランジスタＱ２５、ＰＮＰトランジスタＱ２６、ＰＮＰトランジスタＱ２７及びＰＮＰトランジスタＱ２８がミラー回路を構成し、ＰＮＰトランジスタＱ２４のベース端子とコレクタ端子は短絡されている。従って、ＰＮＰトランジスタＱ２５のコレクタ電流Ｉ２１、ＰＮＰトランジスタＱ２６のコレクタ電流Ｉ２２、ＰＮＰトランジスタＱ２７のコレクタ電流Ｉ２３及びＰＮＰトランジスタＱ２８のコレクタ電流Ｉ２４は、抵抗Ｒ２１を流れる電流Ｉｄと等しくなる。このコレクタ電流Ｉ２１、コレクタ電流Ｉ２２、コレクタ電流Ｉ２３及びコレクタ電流Ｉ２４は、各光電流増幅部に供給される。これらの電流は各光電流増幅部の差動端子間に接続された抵抗素子（図４に示した抵抗Ｒ１１）を流れ、差動端子間に同一の制御電圧を印加する。

図４に示す光電流増幅回路の制御電圧生成段２に補正回路を備えることにより、電流Ｉａと電流Ｉｂとのゲイン比と、電流Ｉoutと電流Ｉpdとのゲイン比と、の相対精度を改善することができる。その構成を図７に基づいて説明する。

補正回路３は、このように、両ゲイン比の相対精度を改善するため、制御電圧生成段２に備えられたものである。補正回路３は、ＮＰＮトランジスタＱ４１，Ｑ４２と、ＰＮＰトランジスタＱ４３，Ｑ４４と、抵抗Ｒ３１と、からなる。ＮＰＮトランジスタＱ４２のコレクタ端子は、電位ＶＣＣの電源に接続される。ＮＰＮトランジスタＱ４１のコレクタ端子は、ＮＰＮトランジスタＱ４２のエミッタ端子に接続される。抵抗Ｒ３１の一端は、ＮＰＮトランジスタＱ４１のエミッタ端子に接続され、他端は、電圧Ｖ２１の電源に接続される。

ＰＮＰトランジスタＱ４３，Ｑ４４はミラー回路を構成し、ＰＮＰトランジスタＱ４３，Ｑ４４のエミッタ端子は、ともに電位ＶＣＣの電源に接続され、ＰＮＰトランジスタＱ４３のベース端子とＰＮＰトランジスタＱ４４のベース端子とはともに接続される。そして、ＰＮＰトランジスタＱ４３のベース端子とコレクタ端子とは短絡される。

この図７に示す光電流増幅回路の動作と比較するため、補正回路３を備えなかった場合に、光電流増幅部１のＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース間に接続された抵抗Ｒ１１を流れる電流Ｉｄ’について説明する。

ＮＰＮトランジスタＱ２３のエミッタ電流は、抵抗Ｒ２１を流れる電流ＩｄとＮＰＮトランジスタＱ２２のベース電流Ｉｂ１の和（Ｉｄ＋Ｉｂ１）になる。ＮＰＮトランジスタＱ２３のコレクタ電流は、エミッタ電流（Ｉｄ＋Ｉｂ１）からベース電流Ｉｂ２を差し引いた電流（Ｉｄ＋Ｉｂ１−Ｉｂ２）になる。光電流増幅部１には、ＮＰＮトランジスタＱ２３のコレクタ電流（Ｉｄ＋Ｉｂ１−Ｉｂ２）と等しい電流が、ＰＮＰトランジスタＱ２４，Ｑ２５によって構成されるミラー回路を介して入力される。

従って、光電流増幅部１のＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース間に接続された抵抗Ｒ１１を流れる電流Ｉｄ’は、数式（７）に示すように、ミラー回路を介して入力される電流（Ｉｄ＋Ｉｂ１−Ｉｂ２）からＮＰＮトランジスタＱ１１のベース電流Ｉｂ３を差し引いた電流になる。

Ｉｄ’＝Ｉｄ＋Ｉｂ１−Ｉｂ２−Ｉｂ３（７）

次に、補正回路３を備えた場合に、光電流増幅部１のＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース間に接続された抵抗Ｒ１１を流れる電流Ｉｄ’について説明する。補正回路３において、抵抗Ｒ３１と抵抗Ｒ２１の抵抗値が等しい場合、抵抗Ｒ３１と抵抗Ｒ２１を流れる電流は等しくなるので、補正回路３のＮＰＮトランジスタＱ４１のベース電流はＩｄ／ｈ_fe（ｈ_feは電流増幅率である。）になる。

また、ＮＰＮトランジスタＱ２３のベース電流をＩｂ２とすると、Ｉｂ２＝（Ｉｄ＋Ｉｂ１）／ｈ_feが成り立つ。このため、ＮＰＮトランジスタＱ４１のベース電流はＩｄ／ｈ_fe＝（Ｉｂ２−Ｉｂ１／ｈ_fe）となる。

ＮＰＮトランジスタＱ４１のベース電流とＮＰＮトランジスタＱ４２のベース電流とは等しくなるため、ＮＰＮトランジスタＱ４１のベース電流と等しい電流が、ＰＮＰトランジスタＱ２４，Ｑ２５によって構成されるミラー回路を介して光電流増幅部１に入力される。

つまり、補正回路３を追加した場合、光電流増幅部１には、ＮＰＮトランジスタＱ２３のコレクタ電流（Ｉｄ＋Ｉｂ１−Ｉｂ２）と等しい電流に、ＮＰＮトランジスタＱ４１のベース電流（Ｉｂ２−Ｉｂ１／ｈ_fe）と等しい電流を加えた和電流（Ｉｄ＋Ｉｂ１−Ｉｂ１／ｈ_fe）が入力される。

従って、光電流増幅部１のＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース間に接続された抵抗Ｒ１１を流れる電流Ｉｄ’は、下記の数式（８）に示すように、上記和電流（Ｉｄ＋Ｉｂ１−Ｉｂ１／ｈ_fe）からＮＰＮトランジスタＱ１１のベース電流Ｉｂ３を差し引いた電流になる。

Ｉｄ’＝Ｉｄ＋Ｉｂ１−Ｉｂ１／ｈ_fe−Ｉｂ３（８）

また、数式（７）、（８）に示すＮＰＮトランジスタＱ２２のベース電流Ｉｂ１とＮＰＮトランジスタＱ１１のベース電流Ｉｂ３とはほぼ等しくなるため、補正回路３を備えなかった場合に抵抗Ｒ１１を流れる電流Ｉｄ’は、数式（９）によって表される。

Ｉｄ’＝Ｉｄ−Ｉｂ２（９）

また、補正回路３を備えた場合に抵抗Ｒ１１を流れる電流Ｉｄ’は、数式（１０）によって表される。

Ｉｄ’＝Ｉｄ−Ｉｂ１／ｈ_fe （１０）

数式（９）、（１０）に示すように、補正回路３を備えなかった場合、電流Ｉｄと電流Ｉｄ’との誤差はＩｂ２になる。一方、補正回路３を備えた場合、その誤差はＩｂ１／ｈ_feとなり、補正回路３を備えなかった場合と比較して減少する。

即ち、補正回路３がＮＰＮトランジスタＱ２１，２２の差動入力端子間に生じた制御電圧Ｖｃｔｒｌを補正することにより、電流Ｉｄと電流Ｉｄ’との誤差が減少し、電流比として数式（６）で表される比に応じた電圧と、ＮＰＮトランジスタＱ１１とＮＰＮトランジスタＱ１２のベース端子間の制御電圧と、の誤差が小さくなる。さらに、言い換えれば、電流Ｉａと電流Ｉｂとのゲイン比と、電流Ｉoutと電流Ｉpdとのゲイン比と、の相対精度が改善される。

尚、ＰＮＰトランジスタＱ２４，Ｑ２５で構成されるミラー回路とＰＮＰトランジスタＱ４３，Ｑ４４で構成されるミラー回路におけるベース電流分の差は、これを補償したミラー回路を備えることにより排除することができる。このため、上記説明では、ミラー回路におけるベース電流分の差については考慮していない。

図１は、本発明にかかる光電流増幅回路を示す回路図である。図２は、差動入力端子の電位を設定する定電圧源と、フォトダイオードのアノード端子の電位を設定する定電圧源とを別々に設けた構成を示す回路図である。図３は、ＰＮＰトランジスタで差動回路を構成した一例を示す回路図である。図４は、制御電圧生成段が出力する電流に基づいて差動回路の制御電圧が設定される場合を示す回路図である。図５は、制御電圧を生成するための電流を複数の光電流増幅回路に供給する一例を示す回路図である。図６は、制御電圧生成段で生成された電流を、ミラー回路により複数の光電流増幅回路に供給する一例を示す回路図である。図７は、補正回路を備えた回路図である。

符号の説明

１、１ａ、１ｂ光電流増幅部
２制御電圧生成段
３補正回路
ＣＳ１１、ＣＳ１２、ＣＳ２２、ＣＳ３１可変電流源
ＣＳ２１定電流源
ＯＰ１１〜ＯＰ１３オペアンプ
ＰＤ１１、ＰＤ１２フォトダイオード
Ｑ１１、Ｑ１２、Ｑ２１〜Ｑ２３、Ｑ４１，Ｑ４２ＮＰＮトランジスタ
Ｑ１３、Ｑ１４、Ｑ２４〜Ｑ２８、Ｑ３１〜Ｑ３５、Ｑ４３，Ｑ４４
ＰＮＰトランジスタ
Ｒ１１〜Ｒ１３、Ｒ２１抵抗
ＧＮＤ接地電位
ＶＣＣ電源の電位
Ｖｃｔｒｌ制御電圧
Ｖｏｕｔ出力電圧
Ｖ１１〜Ｖ１４、Ｖ２１定電圧源
Ｉ２１〜Ｉ２４、Ｉ３１〜Ｉ３５、Ｉａ、Ｉｂコレクタ電流
Ｉｃエミッタ電流
Ｉｏｕｔ出力電流
Ｉｐｄフォトダイオード出力電流

Claims

第１の差動回路を構成する第１のトランジスタ及び第２のトランジスタと、
前記第１の差動回路の差動入力端子間に制御電圧を供給する制御電圧供給手段とを備え、
前記第１のトランジスタは、フォトダイオードの出力する光電流を、コレクタ電流若しくはドレイン電流として導入し、
前記第２のトランジスタは、前記光電流を増幅した電流を、コレクタ電流若しくはドレイン電流として導入する
ことを特徴とする光電流増幅回路。
前記制御電圧供給手段は、前記第１の差動回路の差動入力端子間に供給する前記制御電圧を第１の制御電圧として、前記第１の制御電圧を生成する制御電圧生成回路を含み、
前記制御電圧生成回路は、
第２の差動回路を構成する第３のトランジスタ及び第４のトランジスタと、
前記第３のトランジスタのコレクタ電流若しくはドレイン電流と、前記第４のトランジスタのコレクタ電流若しくはドレイン電流との電流比を設定する手段と、
前記第２の差動回路の差動入力端子間に、前記電流比に応じた前記第２の制御電圧を生じさせる手段と、
前記第２の差動回路の差動入力端子間に生じた前記第２の制御電圧を、前記第１の制御電圧として前記第１の差動回路の差動入力端子間に出力する第１のミラー回路と、
を備えることを特徴とする請求項１に記載の光電流増幅回路。
前記制御電圧生成回路は、さらに、
前記第２の差動回路の差動入力端子間として前記第３のトランジスタのベースと前記第４のトランジスタのベースとの間に接続され、前記電流比に従って流れる電流により、前記第２の制御電圧を生じさせる第１の抵抗と、
コレクタ端子が前記第１のミラー回路に接続され、エミッタ端子が前記第４のトランジスタのベース端子に接続され、かつ、ベース端子が前記第４のトランジスタのコレクタ端子に接続された第５のトランジスタと、
前記第５のトランジスタのベース電流に相当する電流を前記第１のミラー回路の出力電流に加えることにより、前記第１の抵抗に生じた前記第２の制御電圧を補正し、前記第１の制御電圧と前記第２の制御電圧との誤差を小さくする補正回路と、を備え、
前記補正回路は、
直列接続された第６のトランジスタと第７のトランジスタと、
前記第６のトランジスタのベース端子に接続され、出力が前記第１のミラー回路の出力に接続された第２のミラー回路と、
一端が前記第３のトランジスタのベース端子に接続され、他端が前記第７のトランジスタのエミッタ端子に接続された第２の抵抗とを有し、
前記第７のトランジスタのベース端子が前記第４のトランジスタのコレクタ端子に接続されることにより、前記第６のトランジスタに前記第５のトランジスタのベース電流に相当するベース電流を発生させ、このベース電流を前記第２のミラー回路を介して前記第１のミラー回路の出力電流に加えることを特徴とする請求項２に記載の光電流増幅回路。
前記制御電圧生成回路は、さらに、
前記第２の差動回路の差動入力端子間として前記第３のトランジスタのゲートと前記第４のトランジスタのゲートとの間に接続され、前記電流比に従って流れる電流により、前記第２の制御電圧を生じさせる第１の抵抗と、
ドレイン端子が前記第１のミラー回路に接続され、ソース端子が前記第４のトランジスタのゲート端子に接続され、かつ、ゲート端子が前記第４のトランジスタのドレイン端子に接続された第５のトランジスタと、
前記第５のトランジスタのゲート電圧に相当する電流を前記第１のミラー回路の出力電流に加えることにより、前記第１の抵抗に生じた前記第２の制御電圧を補正し、前記第１の制御電圧と前記第２の制御電圧との誤差を小さくする補正回路と、を備え、
前記補正回路は、
直列接続された第６のトランジスタと第７のトランジスタと、
前記第６のトランジスタのゲート端子に接続され、出力が前記第１のミラー回路の出力に接続された第２のミラー回路と、
一端が前記第３のトランジスタのゲート端子に接続され、他端が前記第７のトランジスタのソース端子に接続された第２の抵抗とを有し、
前記第７のトランジスタのゲート端子が前記第４のトランジスタのドレイン端子に接続されることにより、前記第６のトランジスタに前記第５のトランジスタのゲート電圧に相当する電流を発生させ、この電流を前記第２のミラー回路を介して前記第１のミラー回路の出力電流に加えることを特徴とする請求項２に記載の光電流増幅回路。